JPWO2004095682A1 - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JPWO2004095682A1 JPWO2004095682A1 JP2005505702A JP2005505702A JPWO2004095682A1 JP WO2004095682 A1 JPWO2004095682 A1 JP WO2004095682A1 JP 2005505702 A JP2005505702 A JP 2005505702A JP 2005505702 A JP2005505702 A JP 2005505702A JP WO2004095682 A1 JPWO2004095682 A1 JP WO2004095682A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power factor
- winding
- factor correction
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。
制御回路100は、誤差増幅器111、乗算器112、誤差増幅器113、発振器(OSC)114、PWMコンパレータ116を有して構成される。
誤差増幅器111は、基準電圧E1が+端子に入力され、平滑コンデンサC1の電圧が−端子に入力され、平滑コンデンサC1の電圧と基準電圧E1との誤差が増幅され、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の+端子に出力する。
誤差増幅器113は、電流検出抵抗Rで検出した入力電流に比例した電圧が−端子に入力され、乗算器112からの乗算出力電圧が+端子に入力され、電流検出抵抗Rによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンパレータ116に出力する。OSC114は、一定周期の三角波信号を生成する。
PWMコンパレータ116は、OSC114からの三角波信号が−端子に入力され、誤差増幅器113からのフィードバック信号FBが+端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチQ1のゲートに印加する。
即ち、PWMコンパレータ116は、スイッチQ1に対して、誤差増幅器113による電流検出抵抗Rの出力と乗算器112の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。
次に、このように構成された力率改善回路の動作を図2に示すタイミングチャートを参照しながら説明する。なお、図2では、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1iを示している。
まず、時刻t31において、スイッチQ1がオンし、全波整流回路B1から昇圧リアクトルL1を介してスイッチQ1に電流Q1iが流れる。この電流は、時刻t32まで時間の経過とともに直線的に増大していく。なお、時刻t31から時刻t32では、ダイオードD1に流れる電流D1iは零になる。
次に、時刻t32において、スイッチQ1は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルL1に誘起された励磁エネルギーによりスイッチQ1の電圧Q1vが上昇する。また、時刻t32〜時刻t33では、スイッチQ1がオフであるため、スイッチQ1に流れる電流Q1iは零になる。なお、時刻t32から時刻t33では、L1→D1→C1で電流D1iが流れて、負荷RLに電力が供給される。
また、スイッチQ1をオンした時(例えば時刻t31,t33,t35)には、C1→D1→Q1の経路にダイオードリカバリーによるスパイク電流RCが流れる。また、スイッチQ1をオフした時(例えば時刻t32,t34,t36)には、配線のインダクタンスによるスパイク電圧SPが発生する。
リカバリー時間の間は、ダイオードD1はショート状態のため、スイッチQ1の損失は増大する。また、スイッチQ1がオフ時のスパイク電圧を抑制するために抵抗及びコンデンサからなるCRアブソーバ等を追加するため、CRアブソーバによる損失も増大していた。
また、スパイク電圧及びスパイク電流は、ノイズを発生する。このノイズを低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高効率化の妨げとなっていた。
本発明は、スイッチのゼロ電流スイッチング及びゼロ電圧スイッチングを可能とし、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
本発明は前記課題を解決するために成されたものであり、本発明の第1の側面は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線とゼロ電流スイッチリアクトルと前記主スイッチとからなる第2直列回路と、前記主スイッチと前記ゼロ電流スイッチリアクトルとの接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段とを有することを特徴とする。
また、本発明の第2の側面は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流スイッチリアクトルと第1ダイオードと平滑コンデンサとからなる第1直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線と前記主スイッチとからなる第2直列回路と、前記昇圧リアクトルの昇圧巻線と巻き上げ巻線との接続点及び前記主スイッチと前記平滑コンデンサとの間に接続された第2ダイオードと、前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段とを有することを特徴とする。
図2は、従来の力率改善回路の各部における信号のタイミングチャートである。
図3は、第1の実施の形態に係る力率改善回路を示す回路構成図である。
図4は、第1の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
図5は、第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
図6は、第1の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。
図7は、第1の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。
図8は、第1の実施の形態に係る力率改善回路の変形例を示す回路構成図である。
図9は、第2の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
図10は、第2の実施の形態に係る力率改善回路を示す回路構成図である。
図11は、第2の実施の形態に係る力率改善回路に設けられた昇圧リアクトルの構造図である。
図12は、第2の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。
図13は、第3の実施の形態に係る力率改善回路を示す回路構成図である。
図14A,14Bは、第3の実施の形態に係る力率改善回路に設けられた昇圧リアクトルの構造図である。
図15は、第3の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
図16は、第3の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。
図17は、第3の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。
図18は、第3の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。
図19は、第4の実施の形態に係る力率改善回路を示す回路構成図である。
図20は、第3の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。
図21は、第5の実施の形態に係る力率改善回路の第1実施例を示す回路構成図である。
図22は、第5の実施の形態に係る力率改善回路の第1実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。
図23は、図22に示すタイミングチャートのA部における100KHzのスイッチング波形を示す図である。
図24は、図22に示すタイミングチャートのB部における20KHzのスイッチング波形を示す図である。
図25は、第5の実施の形態に係る力率改善回路の第1実施例に設けられたVCOの詳細な回路構成図である。
図26は、第5の実施の形態に係る力率改善回路の第1実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
図27は、第5の実施の形態に係る力率改善回路の第1実施例のVCOの特性を示す図である。
図28は、第5の実施の形態に係る力率改善回路の第1実施例のVCOの周波数の変化に応じてPWMコンパレータのパルス周波数が変化した様子を示す図である。
図29は、第5の実施の形態に係る力率改善回路の第2実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
図30は、第5の実施の形態に係る力率改善回路の第3実施例のVCOの詳細な回路構成図である。
図31は、第5の実施の形態に係る力率改善回路の第3実施例の交流電源電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
図32は、第5の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。
図33は、第6の実施の形態に係る力率改善回路を示す回路構成図である。
図34は、第6の実施の形態に係る力率改善回路の動作を説明するための図である。
図35は、第6の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
図36は、第6の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。
(第1の実施の形態)
第1の実施の形態に係る力率改善回路は、主スイッチに直列にゼロ電流スイッチリアクトルを接続し、主スイッチをオン時にZCS(ゼロ電流スイッチ)を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。
図3は第1の実施の形態に係る力率改善回路の回路構成図である。図3において、全波整流回路B1は、交流電源Vac1に接続され、交流電源Vac1からの交流電源電圧を整流して正極側出力端P1及び負極側出力端P2に出力する。
全波整流回路B1の正極側出力端P1と負極側出力端P2との間には、昇圧リアクトルL1に巻回された昇圧巻線5a(巻数n1)及び巻き上げ巻線5b(巻数n2)とダイオードD1と平滑コンデンサC1と電流検出抵抗R(本発明の電流検出手段に対応)とからなる第1直列回路が接続されている。
また、全波整流回路B1の正極側出力端P1と負極側出力端P2との間に接続され、昇圧リアクトルL1の昇圧巻線5aとZCSリアクトルL2とMOSFETからなるスイッチQ1(主スイッチ)と電流検出抵抗Rとからなる第2直列回路が接続されている。スイッチQ1とZCSリアクトルL2との接続点と平滑コンデンサC1との間にはダイオードD2が接続されている。
スイッチQ1は、制御回路10のPWM制御によりオン/オフする。ダイオードD1と平滑コンデンサC1とで整流平滑回路を構成する。平滑コンデンサC1には並列に負荷RLが接続され、平滑コンデンサC1はダイオードD1の整流電圧を平滑して直流出力を負荷RLに出力する。
電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。制御回路10は、誤差増幅器111、乗算器112、誤差増幅器113、OSC114、PWMコンパレータ116を有して構成され、図1に示す制御回路100の構成と同一構成であるので、ここでは、その詳細な説明は省略する。
次にこのように構成された第1の実施の形態に係る力率改善回路の動作を図4乃至図7に示すタイミングチャートを参照しながら説明する。図4は第1の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。図5は第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図6は第1の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。図7は第1の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。
なお、図4では、交流電源電圧Vi、整流出力電流IOを示している。図5では、図4のA部の詳細を示している。図5乃至図7では、交流電源に流れる入力電流Ii、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1i、ダイオードD2に流れる電流D2iを示している。Q1制御信号Q1gはスイッチQ1のゲートに印加される信号を示している。
まず、時刻t2(t21)において、スイッチQ1をオンさせると、交流電源電圧Viを整流した電圧により、Vac1→B1→5a→L2→Q1→R→B1→Vac1で電流が流れる。このため、ZCSリアクトルL2に電圧が印加されて、時刻t21から時刻t22まで、スイッチQ1に流れる電流Q1iはVac1/L2の傾きで増加する。従って、スイッチQ1の電流Q1iはゼロから始まるので、スイッチQ1はZCS動作となる。図6からわかるようにスイッチQ1がオンした後、電流が立ち上がり、ZCS動作を達成していることがわかる。
また、時刻t21から時刻t22において、ZCSリアクトルL2の電流が増加すると同時に、ダイオードD1に流れる電流D1iは減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリーによるスパイク電流がスイッチQ1に流れるが、このスパイク電流はZCSリアクトルL2のインピーダンスにより制限される。図6に示すように、時刻t22において、ダイオードリカバリーによるスパイク電流RCが僅かに見られる。
リカバリー時間が終了して、ダイオードD1の逆方向が回復し、ZCSリアクトルL2の電流の増加率は減少する。入力電圧は、昇圧リアクトルL1の昇圧巻線5aの電圧が加わり、Vac1→B1→5a→L2→Q1→R→B1→Vac1で電流Q1iが流れ、電流Q1iはVac1/5aの傾きで上昇する(時刻tt22〜時刻t3)。
次に、時刻t3(時刻t31)において、スイッチQ1をオフさせると、昇圧リアクトルL1の昇圧巻線5aに蓄えられたエネルギーにより、5a→5b→D1→C1→R→B1→Vac1→5aで、電流D1iが時刻t3から時刻t4まで流れる。このため、平滑コンデンサC1が充電されるとともに、負荷RLに電力が供給される。
同様に、時刻t3(時刻t31)において、ZCSリアクトルL2に蓄えられたエネルギーによりスイッチQ1の電圧Q1vが上昇する。また、ZCSリアクトルL2に蓄えられたエネルギーにより、L2→D2→C1→R→B1→Vac1→5a→L2で電流D2iが流れる。即ち、ダイオードD2を介してZCSリアクトルL2に蓄えられたエネルギーを負荷RLに回生する。この時のエネルギー量は、昇圧リアクトルL1の巻き上げ巻線5bに発生する電圧とZCSリアクトルL2の電流とで決定され、昇圧巻線5aと巻き上げ巻線5bとの接続点、即ちタップが入力に近いほど発生電圧は高くなり、短い時間で放電は終了する。
この放電が完了した時刻t32において、ダイオードD2の電流D2iがゼロとなり、逆特性が回復した後、再び、時刻t4において、スイッチQ1をオンすると、ZCS動作を継続できる。また、制御回路10は、スイッチQ1のオンデューティを、入力交流電源電圧Viに等しい波形となるように制御するので、昇圧型の力率改善回路を構成できる。
このように第1の実施の形態に係る力率改善回路によれば、スイッチQ1に直列にZCSリアクトルL2を接続したので、スイッチQ1をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
また、スイッチQ1をオン時にZCSを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。
図8は、第1の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図3に示す第1の実施の形態の力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電圧)を低減したことを特徴とする。
昇圧リアクトルL1の巻き上げ線5bとダイオードD1との接続点とスイッチQ1と電流検出抵抗Rとの接続点との間には、コンデンサCX1とダイオードDX1とからなる直列回路が接続されている。コンデンサCX1とダイオードDX1との接続点と平滑コンデンサC1との間にはダイオードDX2が接続されている。
なお、その他の構成は、図3に示す第1の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
次にこのように構成された第1の実施の形態に係るその他の力率改善回路の動作を図9に示すタイミングチャートを参照しながら説明する。図9は、第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
図9では、交流電源に流れる入力電流Ii、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1i、ダイオードD2に流れる電流D2i、コンデンサCX1の両端電圧VCX1、コンデンサCX1に流れる電流CX1iを示している。Q1制御信号Q1gはスイッチQ1のゲートに印加される信号を示している。
まず、時刻t2において、スイッチQ1をオンさせると、交流電源電圧Viを整流した電圧により、Vac1→B1→5a→L2→Q1→R→B1→Vac1で電流が流れる。このため、ZCSリアクトルL2に電圧が印加されて、スイッチQ1に流れる電流Q1iはVac1/L2の傾きで増加する。従って、スイッチQ1の電流Q1iはゼロから始まるので、スイッチQ1はZCS動作となる。
また、ZCSリアクトルL2の電流が増加すると同時に、ダイオードD1に流れる電流D1iは減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリーによるスパイク電流がスイッチQ1に流れるが、このスパイク電流はZCSリアクトルL2のインピーダンスにより制限される。
また、5b→L2→Q1→DX1→CX1→5bとコンデンサCX1に電流CX1iが流れ、コンデンサCX1が充電される。このとき、コンデンサCX1のダイオードDX1側が正極となるため、図9に示すように、コンデンサCX1の両端電圧VCX1が負電圧になり、コンデンサCX1に流れる電流CX1iが負電流になる。
即ち、ダイオードDX1のリカバリーによるスパイク電流がZCSリアクトルL2によってコンデンサCX1に充電されるため、スパイク電流をさらに小さくすることができる。
リカバリー時間が終了して、ダイオードD1の逆方向が回復し、ZCSリアクトルL2の電流の増加率は減少する。入力電圧は、昇圧リアクトルL1の昇圧巻線5aの電圧が加わり、Vac1→B1→5a→L2→Q1→R→B1→Vac1で電流Q1iが流れ、電流Q1iはVac1/5aの傾きで上昇する。
次に、時刻t3において、スイッチQ1をオフさせると、昇圧リアクトルL1の昇圧巻線5aに蓄えられたエネルギーにより、5a→5b→D1→C1→R→B1→Vac1→5aで、電流D1iが時刻t3から時刻t4まで流れる。このため、平滑コンデンサC1が充電されるとともに、負荷RLに電力が供給される。
同様に、時刻t3において、ZCSリアクトルL2に蓄えられたエネルギーによりスイッチQ1の電圧Q1vが上昇する。また、ZCSリアクトルL2に蓄えられたエネルギーにより、L2→D2→C1→R→B1→Vac1→5a→L2で電流D2iが流れる。即ち、ダイオードD2を介してZCSリアクトルL2に蓄えられたエネルギーを負荷RLに回生する。
また、Vac1→B1→5a→5b→CX1→DX2→C1→R→B1→Vac1と電流CX1iが流れて、コンデンサCX1が放電される。このとき、コンデンサCX1のダイオードDX1側が負極となるため、図9に示すように、コンデンサCX1の両端電圧VCX1が略ゼロ電圧になり、コンデンサCX1に流れる電流CX1iが正電流になる。
時刻t32において、ダイオードD2の電流D2iがゼロとなり、逆特性が回復した後、再び、時刻t4において、スイッチQ1をオンすると、ZCS動作を継続できる。
このように、第1の実施の形態に係る力率改善回路のその他の実施例によれば、第1の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
(第2の実施の形態)
図10は第2の実施の形態に係る力率改善回路を示す回路構成図である。図10に示す第2の実施の形態に係る力率改善回路は、図3に示す第1の実施の形態に係る力率改善回路に対して、ZCSリアクトルL2を昇圧リアクトルL1とダイオードD1との間に設けたことを特徴とする。ZCSリアクトルL2は、昇圧リアクトルL1の昇圧巻線5aと巻き上げ巻線5b間のリーケージインダクタで構成することもできる。
図11は、第2の実施の形態に係る力率改善回路に設けられた昇圧リアクトルL1の構造を示す構造図である。図11に示す昇圧リアクトルL1は、中央脚30c及び側脚30a,30bを有し、且つ磁気回路が形成された日の字状の磁性材料からなるコア(鉄心)30を有している。コア30は、フェライトのような高い透磁率で鉄損が少ない磁性体が用いられている。コア30の透磁率は、例えば3000〜4000である。コア30の中央脚30c及び側脚30a,30bの各脚には、同一の厚みのギャップ33a,33b,33cが設けられている。中央脚30cには昇圧巻線5aが巻回され、片方の側脚30aには巻き上げ線5bが巻回され、他の片方の側脚30bはパスコアとして用いられる。これにより、磁束は中央脚30cで作られ双方の側脚30a,30bに等しく分配される。このように、コア30に同一厚みのギャップ33a,33b,33cを設けたことで、中央脚30cの断面積を1とすると、双方の側脚30a,30bとも断面積は1/2となる。また、昇圧巻線5a,巻き上げ線5bの磁気結合が疎となるため、大きなリーケージインダクタンスが得られ、これらのリーケージインダクタンスでL2が構成できる。また、各ギャップ33a,33b,33cに、各巻線5a、5bに流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのような磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉末を混合したプラスチック磁性体などを用いればよい。これによって、小型で磁気飽和しにくい昇圧リアクトルを製作することができる。
なお、図10に示すその他の構成は図3に示すものと同一構成であり、同一部分には同一符号を付し、その詳細な説明は省略する。
図3に示す力率改善回路は、図10に示す力率改善回路と等価であり、図10に示す力率改善回路の動作と同様に動作するが、その動作を簡単に説明する。
まず、時刻t2において、スイッチQ1をオンさせると、交流電源電圧Viを整流した電圧により、Vac1→B1→5a→Q1→R→B1→Vac1で電流Q1iが流れる。スイッチQ1の電流Q1iはゼロから始まるので、スイッチQ1はZCS動作となる。
そして、ダイオードD1に流れる電流D1iは減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリーによるスパイク電流がスイッチQ1に流れるが、このスパイク電流はZCSリアクトルL2のインピーダンスにより制限される。
次に、時刻t31において、スイッチQ1をオフさせると、スイッチQ1をオンした時に昇圧リアクトルL1に蓄えられたエネルギーにより昇圧リアクトルL1に流れる電流は、急激にはZCSリアクトルL2には流れない。即ち、昇圧リアクトルL1に流れる電流とZCSリアクトルL2に流れる電流との差の電流が、ダイオードD2を介して平滑コンデンサC1に電流D2iとして流れて負荷RLに電力が供給される。電流D2iは、時刻t31から時刻t32において、直線的に減少する。
また、ZCSリアクトルL2に蓄えられたエネルギーによりZCSリアクトルL2に流れる電流は、ダイオードD1を介して平滑コンデンサC1に電流D1iとして流れて負荷RLに電力が供給される。電流D1iは、時刻t31から時刻t32において、直線的に増加する。
そして、ZCSリアクトルL2に流れる電流が昇圧リアクトルL1に流れる電流と等しくなったとき(時刻t32)、ダイオードD2に流れる電流D2iはゼロとなる。
次に、時刻t4(時刻t2も同じ)において、スイッチQ1をオンさせると、ZCSリアクトルL2の電流は直線的に減少し、ゼロとなった時にダイオードD1はオフとなる。図6に示すように、ZCSリアクトルL2に流れる電流(電流D1iと同じ)が減少するに従って、スイッチQ1に流れる電流Q1iは増加し、昇圧リアクトルL1に流れる電流と等しくなったときに、ZCSリアクトルL2の電流がゼロとなる。従って、図6と同様にZCS動作となる。
このように第2の実施の形態に係る力率改善回路によれば、第1の実施の形態に係る力率改善回路の効果と同様な効果が得られるとともに、昇圧リアクトルL1に直列に接続されたZCSリアクトルL2が昇圧リアクトルL1の昇圧巻線5aと巻き上げ巻線5b間のリーケージインダクタとすることもできるので、昇圧リアクトルL1及びZCSリアクトルL2が一体化して、リアクトルを製作しやすいという利点がある。
図12は、第2の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図10に示す力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリー(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電圧)を低減したことを特徴とする。
ZCSリアクトルL2とダイオードD1との接続点とスイッチQ1と電流検出抵抗Rとの接続点との間には、コンデンサCX1とダイオードDX1とからなる直列回路が接続されている。コンデンサCX1とダイオードDX1との接続点と平滑コンデンサC1との間にはダイオードDX2が接続されている。
なお、その他の構成は、図10に示す第2の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、説明を省略する。
次に、このように構成された第2の実施の形態に係るその他の力率改善回路の動作を説明する。
スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C1→D1→L2→5b→Q1→C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトルL2にダイオードD1を逆バイアスする方向に電圧が発生する。この電圧により、L2→5b→Q1→DX1→CX1→L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1→B1→L1→L2→CX1→DX2→C1→R→B1→Vac1の経路で電流が流れ、この電荷を負荷に還流させる。
このようにして、第2の実施の形態に係る力率改善回路のその他の実施例によれば、第2の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
(第3の実施の形態)
図13は第3の実施の形態に係る力率改善回路を示す回路構成図である。図13に示す第3の実施の形態に係る力率改善回路は、図10に示す第2の実施の形態に係る力率改善回路に対して、スイッチQ1をオン時にZCSを行わせ、同時にスナバコンデンサC2の電荷を回収させ、スイッチQ1をオフした時にZVS(ゼロ電圧スイッチ)を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。即ち、スイッチQ1をオフした時にダイオードD5を介してスナバコンデンサC2を充電することにより、スイッチQ1の電圧の立ち上がりを緩やかにしスイッチQ1のオフ時の損失を軽減するとともにノイズの発生も軽減する。
図13に示す力率改善回路において、スイッチQ1には並列に、ダイオードD3とスナバコンデンサC2とからなる第3直列回路が接続されている。また、スイッチQ1には並列に、ダイオードD6が接続されている。このダイオードD6及びスナバコンデンサC2はスイッチQ1の寄生ダイオード及び寄生容量であってもよい。
ダイオードD3とスナバコンデンサC2との接続点とダイオードD1のアノードとの間には、ダイオードD4と昇圧リアクトルL1に巻回された回生巻線5c(巻数n3)と減流リアクトルL3と回生コンデンサC3とからなる第4直列回路が接続されている。回生コンデンサC3と減流リアクトルL3との接続点とダイオードD1のカソードと平滑コンデンサC1との接続点との間には、ダイオードD5が接続されている。
ZCSリアクトルL2は、昇圧リアクトルL1の昇圧巻線5aと巻き上げ巻線5b間のリーケージインダクタからなる。減流リアクトルL3は、昇圧リアクトルL1の昇圧巻線5aと回線巻線5c間のリーケージインダクタからなる。
なお、図13に示すその他の構成は、図3に示す構成と同一構成であり、同一部部分には同一符号を付し、その詳細な説明は省略する。
図14A,14Bは第3の実施の形態に係る力率改善回路に設けられた昇圧リアクトルの構造図である。
図14Aに示す昇圧リアクトルL1は、口の字型のコア(鉄心)20を有し、コア20のA脚20aには、ギャップ21が1箇所形成され且つ昇圧巻線5aが巻回されている。コア20のB脚20bには、巻き上げ巻線5bと回生巻線5cとが巻回されている。昇圧巻線5aに対して、巻き上げ巻線5bと回生巻線5cとは、疎結合となるようにコア20に巻回されている。
このため、昇圧リアクトルL1の昇圧巻線5aと巻き上げ巻線5b間のリーケージインダクタが大きくなるので、このリーケージインダクタをZCSリアクトルL2に使用することができる。また、昇圧リアクトルL1の昇圧巻線5aと回線巻線5c間のリーケージインダクタが大きくなるので、このリーケージインダクタを減流リアクトルL3に使用することができる。
また、大きなインダクタンスが必要な場合には、昇圧リアクトルL1の巻き上げ巻線5bと、昇圧巻線5a及び回生巻線5cとの間にパスコア20c(図14Aに示す点線部分)等の磁束バイパスルートを形成しても良い。即ち、磁束バイパスルートを巻き上げ巻線5bのみに形成すべく、パスコア20cを巻き上げ巻線5bの近くに配置している。このようにすれば、磁束をパスコア20cにバイパスさせることにより、巻き上げ巻線5bを貫く磁束を減少させることができるので、さらに大きなリーケージインダクタを得ることができる。
また、ギャップ21に、各巻線5a、5bに流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのような磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉末を混合したプラスチック磁性体などを用いればよい。これによって、小型で磁気飽和しにくい昇圧リアクトルを製作することができる。
また、図14Bに示す昇圧リアクトルL1は、中央脚30c及び側脚30a,30bを有し、且つ磁気回路が形成された日の字状の磁性材料からなるコア(鉄心)30を有している。コア30は、フェライトのような高い透磁率で鉄損が少ない磁性体が用いられている。コア30の透磁率は、例えば3000〜4000である。コア30の中央脚30c及び側脚30a,30bには同一の厚みのギャップ33a,33b,33cが設けられている。中央脚には昇圧巻線5aが巻回され、片方の側脚30aには巻き上げ線5bが巻回され、他の片方の側脚30bには回生巻線5cが巻回されている。これにより、磁束は中央脚30cで作られ双方の側脚30a,30bに等しく分配される。このように、コア30に同一厚みのギャップ33a,33b,33cを設けたことで、中央脚30cの断面積を1とすると、双方の側脚30a,30bとも断面積は1/2となる。また、昇圧巻線5a,巻き上げ線5b及び昇圧巻線5a,回生巻線5cの磁気結合が疎となるため、大きなリーケージインダクタンスが得られ、これらのリーケージインダクタンスでL2,L3が構成できる。
また、各ギャップ33a,33b,33cに、各巻線5a、5b,5cに流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのような磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉末を混合したプラスチック磁性体などを用いればよい。これによって、小型で磁気飽和しにくい昇圧リアクトルを製作することができる。
次にこのように構成された第3の実施の形態に係る力率改善回路の動作を図15乃至図17に示すタイミングチャートを参照しながら説明する。図15は第3の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図16は第3の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。図17は第3の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。
なお、図15乃至図17では、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1i、ダイオードD2に流れる電流D2i、ダイオードD3に流れる電流D3i、ダイオードD4に流れる電流D4i、ダイオードD5に流れる電流D5i、スナバコンデンサC2の両端電圧Vc2を示している。Q1制御信号Q1gはスイッチQ1のゲートに印加される信号を示している。
まず、時刻t2(t21)において、スイッチQ1をオンさせると、交流電源電圧Viを整流した電圧により、Vac1→B1→5a→Q1→R→B1→Vac1で電流Q1iが流れる。スイッチQ1の電流Q1iはゼロから始まるので、スイッチQ1はZCS動作となる。
このとき、同時にスナバコンデンサC2の電荷がC2→D4→5c→L3→C3→L2→5b→Q1→C2で放出されて、電流D4iが流れる。このため、昇圧リアクトルL1の回生巻線5c及び巻き上げ巻線5bを介して昇圧リアクトルL1と回生コンデンサC3とにエネルギーが蓄えられる。即ち、スナバコンデンサC2の電荷が昇圧リアクトルL1と回生コンデンサC3とに回収される。
回生コンデンサC3の容量は、昇圧リアクトルL1の回生巻線5cの電圧がスナバコンデンサC2の電圧に加わるため、ほぼ同一の容量でスナバコンデンサC2の両端電圧Vc2をゼロまで放電することができる。このため、両端電圧Vc2は、減少していき時刻t23でゼロになる。
次に、時刻t3(t31)において、スイッチQ1をオフさせると、昇圧リアクトルL1のエネルギーにより、時刻t32において、電流D2iがダイオードD2を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。また、昇圧リアクトルL1のエネルギーにより、時刻t33において、電流D1iがダイオードD1を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。
また、時刻t31から時刻t33において、回生コンデンサC3のエネルギーにより、5a→5b→L2→C3→D5→C1→R→B1→Vac1→B1→5aで電流D5iが流れて負荷RLに電力が供給される。
また、時刻t31から時刻t32において、昇圧リアクトルL1のエネルギーにより、ダイオードD3を介してスナバコンデンサC2が充電されるため、スナバコンデンサC2の電圧Vc2がゼロから上昇する。このため、スイッチQ1の電圧Q1vもゼロから緩やかに立ち上がるため、スイッチQ1がオフした時にZVS動作となる。従って、スイッチQ1のオフ時の損失を軽減するとともにノイズの発生も軽減できる。図17では、スイッチQ1がオフした時にZVS動作が達成されていることがわかる。
このように第3の実施の形態に係る力率改善回路によれば、スイッチQ1をオン時にZCSを行わせ、同時にスナバコンデンサC2の電荷を回収させ、スイッチQ1をオフした時にZVSを行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせることができる。
また、スイッチQ1をオンした時に、ZCSリアクトルL2及び減流リアクトルL3により、電流を制限することができるため、ピークの小さい電流となる。
即ち、スパイク電圧RCが減少し、ダイオードの損失を軽減できる。また、減流リアクトルL3をZCSリアクトルL2より大きくすることにより、スイッチQ1をオンした時のダイオードD1の逆バイアス電圧(スパイク電圧RC)をさらに減少させることができる。
なお、図13に示す第3の実施の形態では、第2の実施の形態の構成に、さらに回生巻線5c、減流リアクトルL3、回生コンデンサC3、ダイオードD3〜D6、スナバコンデンサC2の新たな構成を追加したが、第3の実施の形態の変形例として、第1の実施の形態の構成に、さらに回生巻線5c、減流リアクトルL3、回生コンデンサC3、ダイオードD3〜D6、スナバコンデンサC2の新たな構成を追加しても同様な効果が得られる。
図18は、第3の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図13に示す第3の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電流)を低減したことを特徴とする。
なお、その他の構成は、図13に示す第3の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
次に、このように構成された第3の実施の形態に係るその他の実施例の力率改善回路の動作を説明する。
スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C1→D1→L2→5b→Q1→C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトルL2にダイオードD1を逆バイアスする方向に電圧が発生する。この電圧により、L2→5b→Q1→DX1→CX1→L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1→B1→L1→L2→CX1→DX2→C1→R→B1→Vac1の経路で電流が流れこの電荷を負荷に還流させる。
このようにして、第3の実施の形態に係る力率改善回路のその他の実施例によれば、第3の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
(第4の実施の形態)
図19は第4の実施の形態に係る力率改善回路を示す回路構成図である。図19に示す第4の実施の形態に係る力率改善回路は、図13に示す第3の実施の形態に係る力率改善回路の回生巻線5c、減流リアクトルL3に代えて、コンデンサC4を用いた点が異なる。即ち、ダイオードD3とスナバコンデンサC2との接続点とダイオードD1のアノードとの間には、ダイオードD4とコンデンサC4と回生コンデンサC3とからなる第4直列回路が接続されている。
なお、図19に示すその他の構成は、図13に示す構成と同一構成であり、同一部部分には同一符号を付し、その詳細な説明は省略する。
このように構成された第4の実施の形態に係る力率改善回路の動作は、第3の実施の形態に係る力率改善回路の動作で説明した図15乃至図17に示すタイミングチャートと同様なタイミングチャートで動作する。従って、第3の実施の形態に係る力率改善回路の効果と同様な効果が得られる。
但し、コンデンサC2の放電電流の減流はZCSリアクトルL2のみで行なわれるため、スイッチQ1がオン時にピーク電流が大きくなる。
なお、図19に示す第4の実施の形態では、第2の実施の形態の構成に、さらにコンデンサC4、回生コンデンサC3、ダイオードD3〜D6、スナバコンデンサC2の新たな構成を追加したが、第4の実施の形態の変形例として、第1の実施の形態の構成に、さらにコンデンサC4、回生コンデンサC3、ダイオードD3〜D6、スナバコンデンサC2の新たな構成を追加しても同様な効果が得られる。
図20は、第4の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図20は、図19に示す第4の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電流)を低減したことを特徴とする。
なお、その他の構成は、図19に示す第4の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
次に、このように構成された第4の実施の形態に係るその他の実施例の力率改善回路の動作を説明する。
スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C1→D1→L2→5b→Q1→C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトL2にD1を逆バイアスする方向に電圧が発生する。この電圧により、L2→5b→Q1→DX1→CX1→L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1→B1→L1→L2→CX1→DX2→C1→R→B1→Vac1の経路で電流が流れこの電荷を負荷に還流させる。
このようにして、第4の実施の形態に係る力率改善回路のその他の実施例によれば、第4の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
(第5の実施の形態)
第5の実施の形態に係る力率改善回路は、第2の実施の形態に係る力率改善回路に対して制御回路10aの構成のみが異なり、交流電源電圧値に応じて主スイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。
(第1実施例)
第1実施例では、交流電源電圧が下限設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、交流電源電圧が上限設定電圧以上の場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定し、交流電源電圧が下限設定電圧から上限設定電圧までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。
図21は第5の実施の形態に係る力率改善回路の第1実施例を示す回路構成図である。図22は第5の実施の形態に係る力率改善回路の第1実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図22は、交流電源電圧Viがゼロから最大値まで変化した場合に、スイッチQ1のスイッチング周波数fがゼロから例えば100KHzまで変化することを示している。
図23では、図22に示すタイミングチャートのA部(交流電源電圧Viが最大値付近)における100KHzのスイッチング波形を示している。図23に示すタイミングチャートは、スイッチング周波数fが100KHzであり、図5に示すタイミングチャートと同じである。図24では、図22に示すタイミングチャートのB部(交流電源電圧Viが低い部分)における20KHzのスイッチング波形を示している。
なお、図21に示すその他の構成は、図10に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
制御回路10aは、誤差増幅器111、乗算器112、誤差増幅器113、電圧制御発振器(VCO)115、PWMコンパレータ116を有して構成される。なお、誤差増幅器111、乗算器112、誤差増幅器113及びPWMコンパレータ116は、図10に示すものと同じであるので、それらの説明は省略する。
VCO115(本発明の周波数制御手段に対応)は、全波整流回路B1からの全波整流電圧の電圧値に応じてスイッチQ1のスイッチング周波数fを変化させた三角波信号(本発明の周波数制御信号に対応)を生成するもので、全波整流回路B1からの全波整流電圧が増加するに従ってスイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性を有している。
図25は第5の実施の形態に係る力率改善回路の第1実施例に設けられたVCOの詳細な回路構成図である。VCO115において、全波整流回路B1の正極側出力端P1に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。抵抗R1と抵抗R2との接続点にはツェナーダイオードZDのカソードが接続され、ツェナーダイオードZDのアノードは制御電源EBの正極及びヒステリシスコンパレータ115aの電源端子bに接続されている。抵抗R1と抵抗R2との接続点はヒステリシスコンパレータ115aの入力端子aに接続され、ヒステリシスコンパレータ115aの接地端子cは制御電源EBの負極と抵抗R2の他端に接続されている。ヒステリシスコンパレータ115aの出力端子dはPWMコンパレータ116の一端子に接続されている。ヒステリシスコンパレータ115aは、図27に示すように、入力端子aに印加される電圧Eaが増加するに従ってスイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性CVを有した三角波信号を発生する。
図25に示すVCO115では、図23に示す交流電源電圧Viが最大値付近(A部)に達したとき、ツェナーダイオードZDが降伏するので、入力端子aに印加される電圧Eaは、ツェナーダイオードZDの降伏電圧VZと制御電源電圧EBとの合計電圧(VZ+EB)、即ち上限設定電圧に設定される。また、交流電源電圧Viが低い部分(B部)に達したとき、制御電源EBからツェナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧Eaは、制御電源電圧EB、即ち下限設定電圧に設定される。さらに、交流電源電圧Viが最大値付近と低い部分までの範囲の場合には、入力端子aに印加される電圧Eaは、合計電圧(VZ+EB)と制御電源電圧EBとの範囲で徐々に変化する。
このため、図27に示すように、交流電源電圧Viが下限設定電圧EB以下の場合にスイッチQ1のスイッチング周波数fを下限周波数f12(例えば20KHz)に設定し、交流電源電圧Viが上限設定電圧(VZ+EB)以上の場合にスイッチQ1のスイッチング周波数fを上限周波数f11(例えば100KHz)に設定し、交流電源電圧Viが下限設定電圧EBから上限設定電圧(VZ+EB)までの範囲の場合にスイッチQ1のスイッチング周波数fを下限周波数f12から上限周波数f11まで徐々に変化させるようになっている。
PWMコンパレータ116(本発明のパルス幅制御手段に対応)は、VCO115からの三角波信号が−端子に入力され、誤差増幅器113からのフィードバック信号FBが+端子に入力され、図28に示すように、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。
また、PWMコンパレータ116は、平滑コンデンサC1の出力電圧が基準電圧E1に達して、フィードバック信号FBが低下すると、フィードバック信号FBの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。
なお、VCO115からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器113のフィードバック信号FBにより、周波数に関係なく、パルス信号のオン/オフのデューティ比が決定されるようになっている。また、スイッチング周波数fが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン/オフのデューティ比は変わらない。
次に、このように構成された第5の実施の形態に係る力率改善回路の第1実施例の動作を図22乃至図28を参照しながら説明する。ここでは、制御回路10aの動作についてのみ説明する。
まず、誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧E1との誤差を増幅して、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の+端子に出力する。
次に、誤差増幅器113は、電流検出抵抗R(本発明の電流検出手段に対応)による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンパレータ116に出力する。
一方、VCO115は、全波整流回路B1からの全波整流電圧の電圧値に応じてスイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。
ここで、図26のタイミングチャートを用いて説明すると、交流電源電圧Viが最大値付近(例えば時刻t2〜t3、時刻t6〜t7)に達したときには、図25に示すツェナーダイオードZDが降伏するので、入力端子aに印加される電圧Eaは、ツェナーダイオードZDの降伏電圧VZと制御電源電圧EBとの合計電圧(VZ+EB)、即ち上限設定電圧に設定される。このため、交流電源電圧Viが上限設定電圧(VZ+EB)以上の場合には、VCO115により、スイッチQ1のスイッチング周波数fは、上限周波数f11(例えば100KHz)に設定される。
次に、交流電源電圧Viが低い部分(例えば時刻t0〜t1、時刻t4〜t5)に達したときには、図25に示す制御電源EBからツェナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧Eaは、制御電源電圧EB、即ち下限設定電圧に設定される。このため、交流電源電圧Viが下限設定電圧EB以下の場合には、VCO115により、スイッチQ1のスイッチング周波数fは、下限周波数f12(例えば20KHz)に設定される。
さらに、交流電源電圧Viが最大値付近と低い部分までの範囲(例えば時刻t1〜t2、時刻t3〜t4、時刻t5〜t6)の場合には、入力端子aに印加される電圧Eaは、合計電圧(VZ+EB)と制御電源電圧EBとの範囲で徐々に変化する。このため、交流電源電圧Viが下限設定電圧EBから上限設定電圧(VZ+EB)までの範囲の場合には、スイッチQ1のスイッチング周波数fは下限周波数f12から上限周波数f11まで徐々に変化する。
次に、交流電源電圧Viが最大値付近(例えば時刻t2〜t3、時刻t6〜t7)の場合には、PWMコンパレータ116は、図28に示すように、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値未満のときにオフとなる上限周波数f11を持つパルス信号を生成し、該パルス信号をスイッチQ1に印加する。
一方、交流電源電圧Viが低い部分(例えば時刻t0〜t1、時刻t4〜t5)の場合には、PWMコンパレータ116は、図28に示すように、フィードバック信号FBの値が下限周波数f12を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が下限周波数f12を持つ三角波信号の値未満のときにオフとなる下限周波数f12を持つパルス信号を生成し、該パルス信号をスイッチQ1に印加する。
また、交流電源電圧Viが最大値付近と低い部分までの範囲(例えば時刻t1〜t2、時刻t3〜t4、時刻t5〜t6)の場合には、PWMコンパレータ116は、下限周波数f12から上限周波数f11までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号をスイッチQ1に印加する。
このように、第1実施例によれば、第2の実施の形態に係る力率改善回路の効果が得られるとともに、交流電源電圧Viに応じてスイッチQ1のスイッチング周波数fを変化させ、交流電源電圧Viの低い部分でのスイッチング周波数fを低下させることで、図24に示すように、スイッチQ1のオン時間も長くなり、電流も増加し負荷RLに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。
特に、スイッチQ1のスイッチング周波数fとして例えば100kHzを上限周波数とし、人間の聞こえない周波数、例えば20kHzを下限周波数とし、他の部分を交流電源電圧Viにスイッチング周波数fを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。
また、磁束は電流に比例するため、交流電源電圧Viの最大値の時(電流も最大)に最大周波数とし、他の部分は交流電源電圧Viに比例させて周波数を変化させても、昇圧リアクトルL1の磁束は最大値を上回ることはなく、昇圧リアクトルL1は大型化せず、スイッチング損失を低減できる。
また、スイッチQ1のスイッチング周波数fが下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。
(第2実施例)
図29は第5の実施の形態に係る力率改善回路の第2実施例の交流電源電圧波形とVCOにより変化するスイッチング周波数のタイミングチャートである。
図26に示す第1実施例では、交流電源電圧Viが低い部分に達したときに、VCO115により、スイッチQ1のスイッチング周波数fを下限周波数f12(例えば20KHz)に設定したが、図29に示す第2実施例では、交流電源電圧Viが低い部分の場合で、下限周波数f12未満では、VCO115により、主スイッチQ1の動作を停止させたことを特徴とする。この停止部分では、入力電流も少ないため、交流電源電流波形の歪みも最低限に抑えられる。
(第3実施例)
第3実施例では、交流電源電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定したことを特徴とする。
図30は第5の実施の形態に係る力率改善回路の第3実施例のVCOの詳細な回路構成図である。図30に示すVCO115Aにおいて、全波整流回路B1の正極側出力端P1に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧を+端子に入力し、基準電圧Er1を−端子に入力し、抵抗R1と抵抗R2との接続点の電圧が基準電圧Er1よりも大きいときHレベルをトランジスタTR1のベースに出力する。この場合、基準電圧Er1を前記設定電圧に設定する。
トランジスタTR1のエミッタは接地され、トランジスタTR1のコレクタは、抵抗R3を介してトランジスタTR2のベースと抵抗R4の一端と抵抗R5の一端とに接続されている。抵抗R4の他端は電源VBに接続され、抵抗R5の他端は接地されている。トランジスタTR2のエミッタは抵抗R6を介して電源VBに接続され、トランジスタTR2のコレクタはコンデンサCを介して接地されている。
コンパレータ115cにヒステリシスを持たせるために、+端子と出力端子との間には、抵抗R9を接続し、+端子は、抵抗R8を介して接地されるとともに、抵抗R10を介して電源VBに接続されている。
コンパレータ115cは、コンデンサCの電圧を−端子に入力している。また、コンデンサCの放電に、出力端子からダイオードD及び抵抗R7の直列回路が−端子に接続されている。図31に示すように、交流電源電圧Viが設定電圧以下の場合にスイッチQ1のスイッチング周波数fを下限周波数f12に設定した三角波信号を生成し、交流電源電圧Viが設定電圧を超えた場合にスイッチQ1のスイッチング周波数fを上限周波数f11に設定した三角波信号を生成する。
次に、このように構成された第5の実施の形態に係る力率改善回路の第3実施例の動作を図30及び図31を参照しながら説明する。ここでは、VCO115Aの動作についてのみ説明する。
まず、VCO115Aは、全波整流回路B1からの全波整流電圧の電圧値に応じてスイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。
ここで、図31のタイミングチャートを用いて説明すると、交流電源電圧Viが設定電圧を超えた場合(例えば時刻t2〜t3、時刻t5〜t6)、コンパレータ115bからのHレベルによりトランジスタTR1がオンする。このため、電源VBから抵抗R4及びトランジスタTR2のベースを介して抵抗R3に電流が流れるため、トランジスタTR2のコレクタ電流が増大する。すると、トランジスタTR2のコレクタに流れる電流によりコンデンサCが短時間で充電される。即ち、コンデンサCの電圧Ecが上昇して、この電圧Ecがコンパレータ115cに入力されるため、コンパレータ115cは、スイッチQ1のスイッチング周波数fを上限周波数f11(例えば100KHz)に設定した三角波信号を生成する。
一方、交流電源電圧Viが設定電圧以下の場合(例えば時刻t0〜t2、時刻t3〜t5)、コンパレータ115bからHレベルは出力されないため、トランジスタTR1はオフとなる。このため、トランジスタTR2のコレクタ電流が減少するため、コンデンサCの充電時間は長くなる。即ち、コンデンサCの電圧Ecはゆるやかに上昇して、この電圧Ecがコンパレータ115cに入力されるため、コンパレータ115cは、スイッチQ1のスイッチング周波数fを下限周波数f12(例えば20KHz)に設定した三角波信号を生成する。
次に、交流電源電圧Viが設定電圧を超えた場合(例えば時刻t2〜t3、時刻t5〜t6)、PWMコンパレータ116は、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値未満のときにオフとなる上限周波数f11を持つパルス信号を生成し、パルス信号をスイッチQ1に印加する。
一方、交流電源電圧Viが設定電圧以下の場合(例えば時刻t0〜t2、時刻t3〜t5)、PWMコンパレータ116は、フィードバック信号FBの値が下限周波数f12を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が下限周波数f12を持つ三角波信号の値未満のときにオフとなる下限周波数f12を持つパルス信号を生成し、パルス信号をスイッチQ1に印加する。
このように第3実施例によれば、交流電源電圧が設定電圧以下の場合にスイッチQ1のスイッチング周波数を下限周波数に設定し、交流電源電圧が設定電圧を超えた場合にスイッチQ1のスイッチング周波数を上限周波数に設定しても、第1実施例の効果とほぼ同等な効果が得られる。
なお、第5の実施の形態では、第2の実施の形態の制御回路10を制御回路10aに変更した力率改善回路であるが、本発明は、第5の実施の形態の第1変形例として、第1の実施の形態の制御回路10を制御回路10aに変更した力率改善回路にも適用できる。また、本発明は、第5の実施の形態の第2変形例として、第3の実施の形態の制御回路10を制御回路10aに変更した力率改善回路にも適用できる。
(その他の実施例)
図32は、第5の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図32は、図21に示す第5の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電流)を低減したことを特徴とする。
なお、その他の構成は、図21に示す第5の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
次に、このように構成された第5の実施の形態に係るその他の実施例の力率改善回路の動作を説明する。
スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C1→D1→L2→5b→Q1→C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトL2にD1を逆バイアスする方向に電圧が発生する。この電圧により、L2→5b→Q1→DX1→CX1→L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1→B1→L1→L2→CX1→DX2→C1→R→B1→Vac1の経路で電流が流れこの電荷を負荷に還流させる。
このようにして、第5の実施の形態に係る力率改善回路のその他の実施例によれば、第5の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
(第6の実施の形態)
次に第6の実施の形態に係る力率改善回路を説明する。第1乃至第5の実施の形態に係る力率改善回路では、主スイッチとして、ノーマリオフタイプのMOS FET等を用いた。このノーマリオフタイプのスイッチは、電源がオフ時にオフ状態となるスイッチである。
一方、SIT(static induction transistor、静電誘導トランジスタ)等のノーマリオンタイプのスイッチは、電源がオフ時にオン状態となるスイッチである。このノーマリオンタイプのスイッチは、スイッチングスピードが速く、オン抵抗も低くスイッチング電源等の電力変換装置に使用した場合、理想的な素子であり、スイッチング損失を減少させ高効率が期待できる。
しかし、ノーマリオンタイプのスイッチング素子にあっては、電源をオンすると、スイッチがオン状態であるため、スイッチが短絡する。このため、ノーマリオンタイプのスイッチを起動できず、特殊な用途以外には使用できない。
そこで、第6の実施の形態に係る力率改善回路は、第2の実施の形態に係る力率改善回路の構成を有すると共に、スイッチQ1にノーマリオンタイプのスイッチを使用するために、交流電源オン時に、コンデンサの突入電流を軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、ノーマリオンタイプのスイッチの逆バイアス電圧に使用し、電源オン時の問題をなくす構成を追加したことを特徴とする。
図33は第6の実施の形態に係る力率改善回路を示す回路構成図である。図33に示す力率改善回路は、図10に示す第2の実施の形態に係る力率改善回路の構成を有すると共に、交流電源Vac1から入力される交流電源電圧を全波整流回路B1で整流して、得られた電圧を別の直流電圧に変換して出力するもので、全波整流回路B1の負極側出力端P2と電流検出抵抗Rとの間には、突入電流制限抵抗R1が接続されている。
全波整流回路B1の正極側出力端P1には、昇圧リアクトルL1の昇圧巻線5aを介してSIT等のノーマリオンタイプのスイッチQ1nが接続され、スイッチQ1nは、制御回路11のPWM制御によりオン/オフする。
また、突入電流制限抵抗R1の両端にはスイッチS1が接続されている。このスイッチS1は、例えばノーマリオフタイプのMOSFET,BJT(バイポーラ接合トランジスタ)等の半導体スイッチであり、制御回路11からの短絡信号によりオン制御される。
突入電流制限抵抗R1の両端には、コンデンサC6と抵抗R2とダイオードD5とからなる起動電源部12が接続されている。この起動電源部12は、突入電流制限抵抗R1の両端に発生する電圧を取り出し、コンデンサC6の両端電圧をスイッチQ1nのゲートへの逆バイアス電圧として使用するために、制御回路11に出力する。また、平滑コンデンサC1に充電された充電電圧を制御回路11に供給する。
制御回路11は、交流電源Vac1をオンしたときに、コンデンサC6から供給された電圧により起動し、制御信号として端子bからスイッチQ1nのゲートに逆バイアス電圧を出力し、スイッチQ1nをオフさせる。この制御信号は、例えば、−15Vと0Vとのパルス信号からなり、−15Vの電圧によりスイッチQ1nがオフし、0Vの電圧によりスイッチQ1nがオンする。
制御回路11は、平滑コンデンサC1の充電が完了した後、端子bから制御信号として0Vと−15Vとのパルス信号をスイッチQ1nのゲートに出力し、スイッチQ1nをスイッチング動作させる。制御回路11は、スイッチQ1nをスイッチング動作させた後、所定時間経過後にスイッチS1のゲートに短絡信号を出力し、スイッチS1をオンさせる。
また、昇圧リアクトルL1に設けられた補助巻線5dの一端は、スイッチQ1nの一端とコンデンサC7の一端と制御回路11とに接続され、補助巻線5dの他端は、ダイオードD7のカソードに接続され、ダイオードD7のアノードはコンデンサC7の他端及び制御回路11の端子cに接続されている。補助巻線5dとダイオードD7とコンデンサC7とは通常動作電源部13を構成し、この通常動作電源部13は、補助巻線5dで発生した電圧をダイオードD7及びコンデンサC7を介して制御回路11に供給する。
なお、制御回路11は、第2の実施の形態の制御回路10の機能も有している。ここでは、図面の複雑化を避けるために、制御回路10を構成している、誤差増幅器111、乗算器112、誤差増幅器113、OSC114、PWMコンパレータ116を省略した。
次にこのように構成された第6の実施の形態に係る力率改善回路の動作を図33乃至図35を参照しながら説明する。
なお、図35において、Vac1は、交流電源Vac1の交流電源電圧を示し、入力電流は、交流電源Vac1に流れる電流を示し、R1電圧は、突入電流制限抵抗R1に発生する電圧を示し、C1電圧は、平滑コンデンサC1の電圧を示し、C6電圧は、コンデンサC6の電圧を示し、制御信号は、制御回路11の端子bからスイッチQ1nのゲートへ出力される信号を示す。
まず、時刻t0において、交流電源Vac1を印加(オン)すると、交流電源Vac1の交流電源電圧は全波整流回路B1で全波整流される。このとき、ノーマリオンタイプのスイッチQ1nは、オン状態であり、スイッチS1は、オフ状態である。このため、全波整流回路B1からの電圧は、平滑コンデンサC1を介して突入電流制限抵抗R1に印加される(図34中の▲1▼)。
この突入電流制限抵抗R1に発生した電圧は、ダイオードD5、抵抗R2を介してコンデンサC6に蓄えられる(図34中の▲2▼)。ここで、コンデンサC6の端子f側が例えば零電位となり、コンデンサC6の端子g側が例えば負電位となる。このため、コンデンサC6の電圧は、図34に示すように、負電圧(逆バイアス電圧)となる。このコンデンサC6の負電圧が端子aを介して制御回路11に供給される。
そして、コンデンサC6の電圧が、スイッチQ1nのスレッシホールド電圧THLになった時点(図35の時刻t1)で、制御回路11は、端子bから−15Vの制御信号をスイッチQ1nのゲートに出力する(図34、中の▲3▼)。このため、スイッチQ1nは、オフ状態となる。
すると、全波整流回路B1からの電圧により、平滑コンデンサC1は、充電されて(図34中の▲4▼)、平滑コンデンサC1の電圧が上昇していき、平滑コンデンサC1の充電が完了する。
次に、時刻t2において、制御回路11は、スイッチング動作を開始させる。
始めに、端子bから0Vの制御信号をスイッチQ1nのゲートに出力する(図34中の▲5▼)。このため、スイッチQ1nは、オン状態となるため、全波整流回路B1の正極側出力端P1から昇圧リアクトルL1の昇圧巻線5aを介してスイッチQ1nに電流が流れて(図34中の▲6▼)、昇圧リアクトルL1にエネルギーが蓄えられる。
また、昇圧リアクトルL1と電磁結合している補助巻線5dにも電圧が発生し、発生した電圧は、ダイオードD7及びコンデンサC7を介して制御回路11に供給される(図34中の▲7▼)。このため、制御回路11が動作を継続することができるので、スイッチQ1nのスイッチング動作を継続して行うことができる。
次に、時刻t3において、端子bから−15Vの制御信号をスイッチQ1nのゲートに出力する。このため、時刻t3にスイッチQ1nがオフして、電流D2iがダイオードD2を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。また、ZCSリアクトルL2に蓄えられたエネルギーにより電流D1iがダイオードD1を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。
また、時刻t3に制御回路11から短絡信号をスイッチS1に出力すると、スイッチS1がオンして(図34中の▲8▼)、突入電流制限抵抗R1の両端が短絡される。このため、突入電流制限抵抗R1の損失を減ずることができる。
なお、時刻t3は、交流電源Vac1をオンしたとき(時刻t0)からの経過時間として設定され、例えば平滑コンデンサC1と突入電流制限抵抗R1との時定数(τ=C1・R1)の約5倍以上の時間に設定される。以後、スイッチQ1nはオン/オフによるスイッチング動作を繰り返す。スイッチQ1nがスイッチング動作を開始した後には、スイッチQ1nは、図3に示す第1の実施の形態に係る力率改善回路のスイッチQ1の動作、即ち、図5乃至図7に示すタイミングチャートに従った動作と同様に動作する。
このように第6の実施の形態に係る力率改善回路によれば、第2の実施の形態の効果が得られるとともに、制御回路11は、交流電源Vac1がオンされたときに突入電流制限抵抗R1に発生した電圧によりスイッチQ1nをオフさせ、平滑コンデンサC1が充電された後、スイッチQ1nをオン/オフさせるスイッチング動作を開始させるので、電源オン時における問題もなくなる。従って、ノーマリオンタイプの半導体スイッチが使用可能となり、損失の少ない、即ち、高効率な力率改善回路を提供することができる。
なお、第6の実施の形態は、第2の実施の形態の構成に図33に示すようなノーマリオン回路を追加したが、例えば、本発明は、第1の実施の形態の構成に図31に示すようなノーマリオン回路を追加してもよく、また、第3の実施の形態又は第4の実施の形態又は第5の実施の形態の構成に図33に示すようなノーマリオン回路を追加してもよい。
図36は、第6の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図36は、図33に示す第6の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電流)を低減したことを特徴とする。
なお、その他の構成は、図33に示す第6の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
次に、このように構成された第6の実施の形態に係るその他の実施例の力率改善回路の動作を説明する。
スイッチQ1nがターンオンするとダイオードD1のリカバリーにより、C1→D1→L2→5b→Q1n→C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトL2にD1を逆バイアスする方向に電圧が発生する。この電圧により、L2→5b→Q1n→DX1→CX1→L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1nがターンオフすると、Vac1→B1→L1→L2→CX1→DX2→C1→R→B1→Vac1の経路で電流が流れこの電荷を負荷に還流させる。
このようにして、第6の実施の形態に係る力率改善回路のその他の実施例によれば、第6の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。
Claims (22)
- 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線とゼロ電流スイッチリアクトルと前記主スイッチとからなる第2直列回路と、
前記主スイッチと前記ゼロ電流スイッチリアクトルとの接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、
前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段と、
を有することを特徴とする力率改善回路。 - 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流スイッチリアクトルと第1ダイオードと平滑コンデンサとからなる第1直列回路と、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線と前記主スイッチとからなる第2直列回路と、
前記昇圧リアクトルの昇圧巻線と巻き上げ巻線との接続点及び前記主スイッチと前記平滑コンデンサとの間に接続された第2ダイオードと、
前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段と、
を有することを特徴とする力率改善回路。 - 前記主スイッチに並列に接続され、第3ダイオードとスナバコンデンサとからなる第3直列回路と、
前記第3ダイオードと前記スナバコンデンサとの接続点と前記第1ダイオードの一端との間に接続され、第4ダイオードと前記昇圧リアクトルに巻回された回生巻線と減流リアクトルと回生コンデンサとからなる第4直列回路と、
前記回生コンデンサと前記減流リアクトルとの接続点と前記第1ダイオードの他端と前記平滑コンデンサとの接続点との間に接続された第5ダイオードと、
をさらに有することを特徴とする請求項1又は請求項2記載の力率改善回路。 - 前記ゼロ電流スイッチリアクトル及び前記減流リアクトルは、前記昇圧リアクトルの巻線間のリーケージインダクタからなることを特徴とする請求項2又は請求項3記載の力率改善回路。
- 前記昇圧リアクトルは、前記昇圧巻線に対して、前記巻き上げ巻線及び前記回生巻線が疎結合となるようにコアに巻回されてなることを特徴とする請求項4記載の力率改善回路。
- 前記昇圧リアクトルは、前記巻き上げ巻線と前記昇圧巻線及び前記回生巻線との間に磁束のバイパスルートを設けてなることを特徴とする請求項4又は請求項5記載の力率改善回路。
- 前記主スイッチに並列に接続され、第3ダイオードとスナバコンデンサとからなる第3直列回路と、
前記第3ダイオードと前記スナバコンデンサとの接続点と前記第1ダイオードの一端との間に接続され、第4ダイオードとコンデンサと回生コンデンサとからなる第4直列回路と、
前記回生コンデンサと前記コンデンサとの接続点と前記第1ダイオードの他端と前記平滑コンデンサとの接続点との間に接続された第5ダイオードと、
をさらに有することを特徴とする請求項1又は請求項2記載の力率改善回路。 - 前記制御手段は、前記主スイッチのターンオン時にゼロ電流スイッチさせ、前記主スイッチのターンオフ時にゼロ電圧スイッチさせることを特徴とする請求項3乃至請求項7のいずれか1項記載の力率改善回路。
- 前記制御手段は、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御することを特徴とする請求項1乃至請求項8のいずれか1項記載の力率改善回路。
- 前記制御手段は、
前記出力電圧と基準電圧との誤差を増幅して第1誤差電圧信号を生成する第1誤差電圧生成手段と、
この第1誤差電圧生成手段の第1誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、
前記整流回路に流れる入力電流を検出する電流検出手段と、
この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第2誤差電圧信号を生成する第2誤差電圧生成手段と、
前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、
前記第2誤差電圧生成手段の第2誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
を有することを特徴とする請求項9記載の力率改善回路。 - 前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項9又は請求項10記載の力率改善回路。
- 前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項11記載の力率改善回路。
- 前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、
前記主スイッチは、ノーマリオンタイプのスイッチからなり、
前記制御手段は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン/オフさせるスイッチング動作を開始させることを特徴とする請求項1乃至請求項12のいずれか1項記載の力率改善回路。 - 前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御手段に供給する通常動作電源部を有することを特徴とする請求項13記載の力率改善回路。
- 前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、
前記制御手段は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする請求項13又は請求項14記載の力率改善回路。 - 前記昇圧リアクトルの巻き上げ線と前記第1ダイオードとの接続点と前記平滑コンデンサとの間に接続された第1コンデンサと第6ダイオードとからなる第5直列回路と、
前記第1コンデンサと前記第6ダイオードとの接続点と前記平滑コンデンサとの間に接続された第7ダイオードと、
をさらに有することを特徴とする請求項1記載の力率改善回路。 - 前記ゼロ電流スイッチリアクトルと前記第1ダイオードとの接続点と前記平滑コンデンサとの間に接続された第1コンデンサと第6ダイオードとからなる第5直列回路と、
前記第1コンデンサと前記第6ダイオードとの接続点と前記平滑コンデンサとの間に接続された第7ダイオードと、
をさらに有することを特徴とする請求項2記載の力率改善回路。 - 前記昇圧リアクトルは、磁気回路が形成された第1脚乃至第3脚からなるコアを有し、前記第1脚に前記昇圧巻線が巻回され、前記第2脚に前記巻き上げ巻線が巻回され、前記第3脚はパスコアとして用いられることを特徴とする請求項1又は請求項2記載の力率改善回路。
- 前記昇圧リアクトルは、磁気回路が形成された第1脚乃至第3脚からなるコアを有し、前記第1脚に前記昇圧巻線が巻回され、前記第2脚に前記巻き上げ巻線が巻回され、前記第3脚に前記回生巻線が巻回されてなることを特徴とする請求項3記載の力率改善回路。
- 前記コアの各々の脚は、同一厚みのギャップを有することを特徴とする請求項18又は請求項19記載の力率改善回路。
- 前記コアに形成された各ギャップには、各巻線に流れる電流に応じて透磁率が変化する磁性体が設けられることを特徴とする請求項20記載の力率改善回路。
- 前記コアに形成された各ギャップには、各巻線に流れる電流に応じて透磁率が変化する磁性体とエアーギャップとが設けられることを特徴とする請求項20記載の力率改善回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003117403 | 2003-04-22 | ||
JP2003117403 | 2003-04-22 | ||
PCT/JP2004/004515 WO2004095682A1 (ja) | 2003-04-22 | 2004-03-30 | 力率改善回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004095682A1 true JPWO2004095682A1 (ja) | 2006-07-13 |
JP3966351B2 JP3966351B2 (ja) | 2007-08-29 |
Family
ID=33308033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005505702A Expired - Fee Related JP3966351B2 (ja) | 2003-04-22 | 2004-03-30 | 力率改善回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7183753B2 (ja) |
JP (1) | JP3966351B2 (ja) |
KR (1) | KR100685722B1 (ja) |
CN (3) | CN100514812C (ja) |
DE (1) | DE112004000034T5 (ja) |
WO (1) | WO2004095682A1 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004070927A2 (en) * | 2003-02-04 | 2004-08-19 | Celetron Usa, Inc. | Power factor correction circuit |
JP4207938B2 (ja) * | 2005-02-01 | 2009-01-14 | セイコーエプソン株式会社 | ソフトウェア認証システム、ソフトウェア認証プログラム、およびソフトウェア認証方法 |
US7359224B2 (en) * | 2005-04-28 | 2008-04-15 | International Rectifier Corporation | Digital implementation of power factor correction |
TW200707891A (en) * | 2005-08-01 | 2007-02-16 | Niko Semiconductor Co Ltd | Boost continuous conduction mode power factor correction device under an average current control mode and method thereof |
JP4692155B2 (ja) * | 2005-08-25 | 2011-06-01 | サンケン電気株式会社 | スイッチング電源装置 |
US7375994B2 (en) * | 2005-10-11 | 2008-05-20 | Texas Instruments Incorporated | Highly efficient isolated AC/DC power conversion technique |
US20080123373A1 (en) * | 2006-11-29 | 2008-05-29 | General Electric Company | Current fed power converter system including normally-on switch |
JP4735547B2 (ja) * | 2007-01-15 | 2011-07-27 | パナソニック電工株式会社 | 巻線部品およびそれを備えた電源装置 |
SE533895C2 (sv) * | 2007-02-16 | 2011-02-22 | Nfo Drives Ab | Brytarstyrkrets |
US7843178B1 (en) * | 2007-12-14 | 2010-11-30 | Linear Technology Corporation | DC/DC converter startup with frequency ramping |
JP2009247121A (ja) * | 2008-03-31 | 2009-10-22 | Fuji Electric Device Technology Co Ltd | 電力変換装置 |
JP5191042B2 (ja) * | 2008-04-16 | 2013-04-24 | サンケン電気株式会社 | 双方向dc−dcコンバータ |
JP4382859B1 (ja) * | 2008-06-23 | 2009-12-16 | サンケン電気株式会社 | スナバ回路付きdc−dcコンバータ |
JP2010004704A (ja) * | 2008-06-23 | 2010-01-07 | Sanken Electric Co Ltd | Dc−dcコンバータ |
WO2010011219A2 (en) * | 2008-07-23 | 2010-01-28 | Semiconductor Components Industries, L.L.C. | Method of forming a switching regulator and structure therefor |
US8111053B2 (en) | 2008-07-24 | 2012-02-07 | Sanken Electric Co., Ltd. | DC-DC converter |
US8564269B2 (en) * | 2008-12-13 | 2013-10-22 | Hewlett-Packard Development Company, L.P. | Systems and methods for scaling a signal in a power factor correction circuit |
JP5347637B2 (ja) * | 2009-03-27 | 2013-11-20 | 富士電機株式会社 | スイッチング電源 |
JP2011239545A (ja) * | 2010-05-10 | 2011-11-24 | Sanken Electric Co Ltd | Dc−dcコンバータ |
CN101860194B (zh) * | 2010-05-14 | 2012-10-17 | 北方工业大学 | 多模式功率因数校正器的实现方法及装置 |
ES2353179B1 (es) * | 2010-08-25 | 2012-01-03 | Universitat Rovira I Virgili | Convertidor elevador y foco provisto de éste. |
CN103493352B (zh) * | 2011-03-22 | 2016-09-14 | 松下电器产业株式会社 | 电力转换装置 |
JP2013062954A (ja) * | 2011-09-13 | 2013-04-04 | Fujitsu Ltd | 電源装置 |
JP5846864B2 (ja) * | 2011-11-08 | 2016-01-20 | エヌ・ティ・ティ・データ先端技術株式会社 | バイアス励磁トランス及び電気回路 |
JP5934000B2 (ja) | 2012-03-16 | 2016-06-15 | サンケン電気株式会社 | 双方向dc−dcコンバータ |
KR20140062997A (ko) * | 2012-11-15 | 2014-05-27 | 삼성전기주식회사 | 역률 보정 장치, 이를 갖는 전원 공급 장치 및 모터 구동 장치 |
JP6135163B2 (ja) * | 2013-02-12 | 2017-05-31 | 株式会社デンソー | 電子装置 |
DE102013104529A1 (de) | 2013-05-03 | 2014-11-06 | Sma Solar Technology Ag | Hoch- oder Tiefsetzsteller mit Entlastungskondensator |
KR101481277B1 (ko) | 2013-06-10 | 2015-01-09 | 현대자동차주식회사 | 친환경 차량의 배터리 충전용 온보드 충전기 |
CN104467388B (zh) * | 2014-12-05 | 2017-03-08 | 中国船舶重工集团公司第七0九研究所 | 基于pfc的传导型谐波抑制的电源 |
CN107218176B (zh) | 2016-03-21 | 2020-05-19 | 通用电气公司 | 风力节距调整*** |
TWI581167B (zh) * | 2016-03-29 | 2017-05-01 | 矽創電子股份有限公司 | 雜訊抑制電路 |
CN106253661B (zh) * | 2016-08-05 | 2018-12-28 | 矽力杰半导体技术(杭州)有限公司 | 控制电路、控制方法及应用其的功率变换器 |
WO2018199228A1 (ja) * | 2017-04-28 | 2018-11-01 | パナソニックIpマネジメント株式会社 | 電源回路 |
CN110574267B (zh) * | 2017-04-28 | 2022-10-14 | 松下知识产权经营株式会社 | 电源电路 |
CN109980914A (zh) * | 2019-05-17 | 2019-07-05 | 广东美的制冷设备有限公司 | 功率因数校正电路和空调器 |
TWI746125B (zh) * | 2020-08-24 | 2021-11-11 | 宏碁股份有限公司 | 可改善零交越失真之電源轉換器和相關功率因數校正電路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8816774D0 (en) | 1988-07-14 | 1988-08-17 | Bsr Int Plc | Power supplies |
GB8817684D0 (en) * | 1988-07-25 | 1988-09-01 | Astec Int Ltd | Power factor improvement |
SE500589C2 (sv) * | 1992-10-22 | 1994-07-18 | Ericsson Telefon Ab L M | Boost-konverter med låga förluster genom begränsad backström i huvuddioden |
IL125328A0 (en) * | 1998-07-13 | 1999-03-12 | Univ Ben Gurion | Modular apparatus for regulating the harmonics of current drawn from power lines |
JP2000037072A (ja) * | 1998-07-17 | 2000-02-02 | Toshiba Corp | 電力変換回路 |
CN1170355C (zh) * | 2002-04-19 | 2004-10-06 | 艾默生网络能源有限公司 | 一种功率因数校正方法及电路 |
-
2004
- 2004-03-30 US US10/521,477 patent/US7183753B2/en not_active Expired - Fee Related
- 2004-03-30 CN CNB2004800008864A patent/CN100514812C/zh not_active Expired - Fee Related
- 2004-03-30 WO PCT/JP2004/004515 patent/WO2004095682A1/ja active Application Filing
- 2004-03-30 JP JP2005505702A patent/JP3966351B2/ja not_active Expired - Fee Related
- 2004-03-30 DE DE112004000034T patent/DE112004000034T5/de not_active Ceased
- 2004-03-30 KR KR1020057004587A patent/KR100685722B1/ko not_active IP Right Cessation
- 2004-03-30 CN CN2008101844539A patent/CN101436829B/zh not_active Expired - Fee Related
- 2004-03-30 CN CN2008101844524A patent/CN101436828B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE112004000034T5 (de) | 2005-09-01 |
CN101436828A (zh) | 2009-05-20 |
CN100514812C (zh) | 2009-07-15 |
JP3966351B2 (ja) | 2007-08-29 |
US20050226015A1 (en) | 2005-10-13 |
KR20050057401A (ko) | 2005-06-16 |
CN101436829A (zh) | 2009-05-20 |
WO2004095682A1 (ja) | 2004-11-04 |
CN101436828B (zh) | 2012-05-09 |
CN1701496A (zh) | 2005-11-23 |
CN101436829B (zh) | 2011-08-10 |
KR100685722B1 (ko) | 2007-02-26 |
US7183753B2 (en) | 2007-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3966351B2 (ja) | 力率改善回路 | |
TW497326B (en) | Zero-voltage and zero-current boosting-type converter | |
US6717827B2 (en) | Switching power supply | |
JP4254884B2 (ja) | 力率改善回路 | |
JP3475943B2 (ja) | スイッチング電源装置 | |
US10038383B2 (en) | Low forward voltage rectifier using capacitive current splitting | |
JP2006067730A (ja) | 力率改善回路 | |
JP4363067B2 (ja) | 力率改善回路 | |
JPH11150875A (ja) | 二次電池ユニット | |
JP2011019371A (ja) | Dc−dcコンバータ | |
JP2009261136A (ja) | 双方向dc−dcコンバータ | |
JPH06209574A (ja) | 電源回路 | |
JP4289000B2 (ja) | 力率改善回路 | |
JP3394574B2 (ja) | 単相高力率コンバータ | |
JP2005245127A (ja) | 力率改善回路 | |
JP3214687B2 (ja) | 降圧形高力率コンバータ | |
JP4269588B2 (ja) | スイッチング電源装置 | |
Yu et al. | A single stage ac/dc converter for low voltage energy harvesting | |
JP4329451B2 (ja) | スイッチング電源装置 | |
JP2005287257A (ja) | コンバータ | |
JPH09201051A (ja) | 直流電源装置 | |
JP4396108B2 (ja) | 力率改善回路 | |
JP4306234B2 (ja) | スイッチング電源装置 | |
JP2001286131A (ja) | 電源装置 | |
JP3633551B2 (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |