JP2000037072A - 電力変換回路 - Google Patents
電力変換回路Info
- Publication number
- JP2000037072A JP2000037072A JP10203458A JP20345898A JP2000037072A JP 2000037072 A JP2000037072 A JP 2000037072A JP 10203458 A JP10203458 A JP 10203458A JP 20345898 A JP20345898 A JP 20345898A JP 2000037072 A JP2000037072 A JP 2000037072A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】力率を限りなく1に近付け、入力電流の高調波
歪みを抑圧し、かつ起動時や無負荷時に安定した直流電
圧出力が可能な電力変換回路を提供すること。 【解決手段】整流器2は入力交流信号を全波整流した交
流電圧を出力する。コイル3とダイオード4とコンデン
サ5とMOSFETスイッチ7により、入力交流電力を
出力直流電力に変換し、直流負荷6に供給する。直流電
圧検出回路14により得られる直流出力に比例した信号
により、交流電流検出回路20で得られる交流電流相似
信号を、乗算器21により減衰制御する。この減衰制御
された交流電流相似信号と、交流電圧検出回路19で得
られる交流電圧相似信号とを比較回路22により比較
し、その誤差出力は、パルス幅変調器23の駆動を制御
する。パルス幅変調器23は、上記誤差出力に応じたデ
ューティパルスを出力し、MOSFETスイッチ7を制
御する。
歪みを抑圧し、かつ起動時や無負荷時に安定した直流電
圧出力が可能な電力変換回路を提供すること。 【解決手段】整流器2は入力交流信号を全波整流した交
流電圧を出力する。コイル3とダイオード4とコンデン
サ5とMOSFETスイッチ7により、入力交流電力を
出力直流電力に変換し、直流負荷6に供給する。直流電
圧検出回路14により得られる直流出力に比例した信号
により、交流電流検出回路20で得られる交流電流相似
信号を、乗算器21により減衰制御する。この減衰制御
された交流電流相似信号と、交流電圧検出回路19で得
られる交流電圧相似信号とを比較回路22により比較
し、その誤差出力は、パルス幅変調器23の駆動を制御
する。パルス幅変調器23は、上記誤差出力に応じたデ
ューティパルスを出力し、MOSFETスイッチ7を制
御する。
Description
【0001】
【発明の属する技術分野】この発明は、交流入力電力を
直流出力電力に変換する電力変換回路に関する。
直流出力電力に変換する電力変換回路に関する。
【0002】
【従来の技術】図5は、従来の昇圧型AC/DCコンバ
ータを示す回路ブロック図である。交流信号1を入力す
る整流器2の出力端子(2a,2b)間と、直流負荷6
の端子(6a,6b)間との間において、昇圧コイル3
と、ダイオード4と、出力コンデンサ5及び電流分路ス
イッチ7により、AC/DCコンバータを構成してい
る。
ータを示す回路ブロック図である。交流信号1を入力す
る整流器2の出力端子(2a,2b)間と、直流負荷6
の端子(6a,6b)間との間において、昇圧コイル3
と、ダイオード4と、出力コンデンサ5及び電流分路ス
イッチ7により、AC/DCコンバータを構成してい
る。
【0003】整流器2の一方出力端子2aと直流負荷6
の一方端子6aとの間に昇圧コイル3とダイオード4が
直列接続されている。整流器2の他方出力端子2bと直
流負荷6の他方端子6b間には抵抗8が接続されてい
る。直流負荷6の端子(6a,6b)間にはコンデンサ
5が接続されている。
の一方端子6aとの間に昇圧コイル3とダイオード4が
直列接続されている。整流器2の他方出力端子2bと直
流負荷6の他方端子6b間には抵抗8が接続されてい
る。直流負荷6の端子(6a,6b)間にはコンデンサ
5が接続されている。
【0004】昇圧コイル3とダイオード4の接続点と、
直流負荷6の他方端子6bと抵抗8の接続点の間に昇圧
コイル3と直列に接続する電流分路スイッチ(MOSF
ETスイッチ)7の導通路が設けられている。
直流負荷6の他方端子6bと抵抗8の接続点の間に昇圧
コイル3と直列に接続する電流分路スイッチ(MOSF
ETスイッチ)7の導通路が設けられている。
【0005】上記MOSFETスイッチ7の導通期間を
制御するパルス幅変調器を含む制御機構が設けられてい
る。交流電圧検出回路9は、整流器2の一方出力端子2
aの信号を入力する。交流電圧検出回路9の出力は乗算
器11の一方入力に供給される。
制御するパルス幅変調器を含む制御機構が設けられてい
る。交流電圧検出回路9は、整流器2の一方出力端子2
aの信号を入力する。交流電圧検出回路9の出力は乗算
器11の一方入力に供給される。
【0006】直流電圧検出回路14は、ダイオード4と
直流負荷6の一方端子6aの接続点である直流出力端子
16の信号を入力する。直流電圧検出回路14には基準
電圧発生回路15による基準電圧が供給される。これに
より、直流電圧検出回路14は、基準電圧と比較して得
られる直流出力に比例した信号出力を得る。この直流電
圧検出回路14の出力は、乗算器11の他方入力に供給
される。
直流負荷6の一方端子6aの接続点である直流出力端子
16の信号を入力する。直流電圧検出回路14には基準
電圧発生回路15による基準電圧が供給される。これに
より、直流電圧検出回路14は、基準電圧と比較して得
られる直流出力に比例した信号出力を得る。この直流電
圧検出回路14の出力は、乗算器11の他方入力に供給
される。
【0007】交流電流検出回路10は、整流器2の他方
出力端子2bの信号を入力する。交流電流検出回路10
の出力と上記乗算器11の出力は、比較回路12のそれ
ぞれの入力となる。比較回路12の出力はパルス幅変調
器13に入力される。このパルス幅変調器13の出力が
MOSFETスイッチ7のゲートを制御する。
出力端子2bの信号を入力する。交流電流検出回路10
の出力と上記乗算器11の出力は、比較回路12のそれ
ぞれの入力となる。比較回路12の出力はパルス幅変調
器13に入力される。このパルス幅変調器13の出力が
MOSFETスイッチ7のゲートを制御する。
【0008】パルス幅変調器13は、MOSFETスイ
ッチ7に対して、比較回路12による交流電流検出回路
10の出力と乗算器11の出力との差信号に応じたデュ
ーティパルスを提供する。デューティパルスは、入力交
流電圧及び直流負荷電圧の変動に対して一定周期で連続
的に補償するパルス幅制御信号である。このような構成
により、交流電流波形が交流電圧波形に一致するように
制御される。
ッチ7に対して、比較回路12による交流電流検出回路
10の出力と乗算器11の出力との差信号に応じたデュ
ーティパルスを提供する。デューティパルスは、入力交
流電圧及び直流負荷電圧の変動に対して一定周期で連続
的に補償するパルス幅制御信号である。このような構成
により、交流電流波形が交流電圧波形に一致するように
制御される。
【0009】
【発明が解決しようとする課題】上記構成では、パルス
幅制御を行う制御信号が、交流電圧検出回路9による入
力電圧と、直流電圧検出回路14による出力電圧との積
に比例したものとなる(電圧の2乗特性となってい
る)。起動時や無負荷状態では、入力交流電流はほぼ0
なので入力交流電流検出ができないことを考慮すると、
上記構成の場合、出力電圧が出力電圧自身で決まること
になる。この結果、起動時等で、出力電圧が変動し、不
安定状態にあると、不安定状態を持続してしまう問題が
ある。
幅制御を行う制御信号が、交流電圧検出回路9による入
力電圧と、直流電圧検出回路14による出力電圧との積
に比例したものとなる(電圧の2乗特性となってい
る)。起動時や無負荷状態では、入力交流電流はほぼ0
なので入力交流電流検出ができないことを考慮すると、
上記構成の場合、出力電圧が出力電圧自身で決まること
になる。この結果、起動時等で、出力電圧が変動し、不
安定状態にあると、不安定状態を持続してしまう問題が
ある。
【0010】この発明は、上記のような事情を考慮して
なされたものであり、その課題は、力率を限りなく1に
近付け、入力電流の高調波歪みを抑圧することはもとよ
り、起動時や無負荷時の条件においても安定した直流電
圧出力が可能な電力変換回路を提供することである。
なされたものであり、その課題は、力率を限りなく1に
近付け、入力電流の高調波歪みを抑圧することはもとよ
り、起動時や無負荷時の条件においても安定した直流電
圧出力が可能な電力変換回路を提供することである。
【0011】
【課題を解決するための手段】この発明では、負荷端子
間に接続される直流負荷に印加する、交流入力電力を直
流出力電力に変換する電力変換回路において、交流入力
電力を受ける入力、及び全波整流された交流電圧を発生
する出力を有する整流器と、前記整流器の出力と負荷端
子の一方の間に直列に接続された昇圧コイル及びダイオ
ードと、前記負荷端子の間に接続されたコンデンサと、
前記整流器の出力の間に前記昇圧コイルと直列に接続さ
れるスイッチング回路及び抵抗と、前記昇圧コイルを流
れる電流に相似した第1の信号を発生する電流検出回路
と、前記全波整流された交流電圧に相似した第2の信号
を発生する電圧検出回路と、前記負荷端子に現れる直流
電圧に相似した第3の信号を発生する電圧検出回路と、
前記第1の信号と第3の信号との積に相当する第4の信
号を発生する乗算器と、前記第2の信号と前記第4の信
号との差を表す第5の信号を発生する比較回路と、前記
第5の信号に応じてパルス幅を変化させた第6の信号を
発生するパルス幅変調器とを具備し、前記第6の信号に
よるパルス幅出力の期間に前記スイッチング回路を導通
させ、前記コイルに流れる電流波形を前記全波整流され
た交流電圧の波形と同形になるようにすることを特徴と
する。
間に接続される直流負荷に印加する、交流入力電力を直
流出力電力に変換する電力変換回路において、交流入力
電力を受ける入力、及び全波整流された交流電圧を発生
する出力を有する整流器と、前記整流器の出力と負荷端
子の一方の間に直列に接続された昇圧コイル及びダイオ
ードと、前記負荷端子の間に接続されたコンデンサと、
前記整流器の出力の間に前記昇圧コイルと直列に接続さ
れるスイッチング回路及び抵抗と、前記昇圧コイルを流
れる電流に相似した第1の信号を発生する電流検出回路
と、前記全波整流された交流電圧に相似した第2の信号
を発生する電圧検出回路と、前記負荷端子に現れる直流
電圧に相似した第3の信号を発生する電圧検出回路と、
前記第1の信号と第3の信号との積に相当する第4の信
号を発生する乗算器と、前記第2の信号と前記第4の信
号との差を表す第5の信号を発生する比較回路と、前記
第5の信号に応じてパルス幅を変化させた第6の信号を
発生するパルス幅変調器とを具備し、前記第6の信号に
よるパルス幅出力の期間に前記スイッチング回路を導通
させ、前記コイルに流れる電流波形を前記全波整流され
た交流電圧の波形と同形になるようにすることを特徴と
する。
【0012】この発明では、起動時や無負荷状態におい
て、入力交流電流はほぼゼロで入力交流電流検出ができ
なくても、パルス幅制御を行う制御信号は、入力電圧に
比例したものとなる(電圧の1乗特性)。この場合、出
力電圧は入力電圧に依存したものとなり、出力電圧は安
定度がよい。
て、入力交流電流はほぼゼロで入力交流電流検出ができ
なくても、パルス幅制御を行う制御信号は、入力電圧に
比例したものとなる(電圧の1乗特性)。この場合、出
力電圧は入力電圧に依存したものとなり、出力電圧は安
定度がよい。
【0013】
【発明の実施の形態】図1は、この発明の電力変換回路
に係る昇圧型AC/DCコンバータを示す回路ブロック
図である。交流入力1が入力される整流器2の出力端子
(2a,2b)間と、直流負荷6の端子(6a,6b)
間との間において、昇圧コイル3と、ダイオード4と、
出力コンデンサ5及び電流分路スイッチ7により、AC
/DCコンバータを構成している。
に係る昇圧型AC/DCコンバータを示す回路ブロック
図である。交流入力1が入力される整流器2の出力端子
(2a,2b)間と、直流負荷6の端子(6a,6b)
間との間において、昇圧コイル3と、ダイオード4と、
出力コンデンサ5及び電流分路スイッチ7により、AC
/DCコンバータを構成している。
【0014】整流器2の一方出力端子2aと直流負荷6
の一方端子6aとの間に昇圧コイル3とダイオード4が
直列接続されている。整流器2の他方出力端子2bと直
流負荷6の他方端子6b間には抵抗8が接続されてい
る。直流負荷6の端子(6a,6b)間にはコンデンサ
5が接続されている。
の一方端子6aとの間に昇圧コイル3とダイオード4が
直列接続されている。整流器2の他方出力端子2bと直
流負荷6の他方端子6b間には抵抗8が接続されてい
る。直流負荷6の端子(6a,6b)間にはコンデンサ
5が接続されている。
【0015】昇圧コイル3とダイオード4の接続点と、
直流負荷6の他方端子6bと抵抗8の接続点の間に昇圧
コイル3と直列に接続する電流分路スイッチ(MOSF
ETスイッチ)7の導通路が設けられている。
直流負荷6の他方端子6bと抵抗8の接続点の間に昇圧
コイル3と直列に接続する電流分路スイッチ(MOSF
ETスイッチ)7の導通路が設けられている。
【0016】上記MOSFETスイッチ7の導通期間を
制御するパルス幅変調器を含む制御機構が設けられてい
る。交流電流検出回路20は、整流器2の他方出力端子
2bの信号を入力する。交流電流検出回路20の出力は
乗算器21の一方入力に供給される。
制御するパルス幅変調器を含む制御機構が設けられてい
る。交流電流検出回路20は、整流器2の他方出力端子
2bの信号を入力する。交流電流検出回路20の出力は
乗算器21の一方入力に供給される。
【0017】直流電圧検出回路14は、ダイオード4と
直流負荷6の一方端子6aの接続点である直流出力端子
16の信号を入力する。直流電圧検出回路14には基準
電圧発生回路15による基準電圧が供給される。これに
より、直流電圧検出回路14は、基準電圧と比較して得
られる直流出力に比例した信号出力を得る。この直流電
圧検出回路14の出力は、乗算器21の他方入力に供給
される。
直流負荷6の一方端子6aの接続点である直流出力端子
16の信号を入力する。直流電圧検出回路14には基準
電圧発生回路15による基準電圧が供給される。これに
より、直流電圧検出回路14は、基準電圧と比較して得
られる直流出力に比例した信号出力を得る。この直流電
圧検出回路14の出力は、乗算器21の他方入力に供給
される。
【0018】交流電圧検出回路19は、整流器2の一方
出力端子2aの信号を入力する。交流電圧検出回路19
の出力と上記乗算器21の出力は、比較回路22のそれ
ぞれの入力となる。比較回路22の出力はパルス幅変調
器23に入力される。このパルス幅変調器23の出力が
MOSFETスイッチ7のゲートを制御する。
出力端子2aの信号を入力する。交流電圧検出回路19
の出力と上記乗算器21の出力は、比較回路22のそれ
ぞれの入力となる。比較回路22の出力はパルス幅変調
器23に入力される。このパルス幅変調器23の出力が
MOSFETスイッチ7のゲートを制御する。
【0019】パルス幅変調器23は、MOSFETスイ
ッチ7に対して、比較回路22による交流電圧検出回路
19の出力と乗算器21の出力との差信号に応じたデュ
ーティパルスを提供する。デューティパルスは、入力交
流電圧及び直流負荷電圧の変動に対して一定周期で連続
的に補償するパルス幅制御信号である。このような構成
により、交流電流波形が交流電圧波形に一致するように
制御される。
ッチ7に対して、比較回路22による交流電圧検出回路
19の出力と乗算器21の出力との差信号に応じたデュ
ーティパルスを提供する。デューティパルスは、入力交
流電圧及び直流負荷電圧の変動に対して一定周期で連続
的に補償するパルス幅制御信号である。このような構成
により、交流電流波形が交流電圧波形に一致するように
制御される。
【0020】この発明では、直流電圧検出回路14によ
り得られる直流出力に比例した信号により、交流電流検
出回路20で得られる交流電流相似信号を乗算器21に
より減衰制御する。この減衰制御された交流電流相似信
号と、交流電圧検出回路19で得られる交流電圧相似信
号とを比較回路22により比較する。比較回路22によ
り得られる誤差出力は、パルス幅変調器23の駆動を制
御する。パルス幅変調器23は、上記誤差出力に応じた
デューティのパルスを出力する。このパルス出力がAC
/DCコンバータ部のMOSFETスイッチ7を制御す
る。
り得られる直流出力に比例した信号により、交流電流検
出回路20で得られる交流電流相似信号を乗算器21に
より減衰制御する。この減衰制御された交流電流相似信
号と、交流電圧検出回路19で得られる交流電圧相似信
号とを比較回路22により比較する。比較回路22によ
り得られる誤差出力は、パルス幅変調器23の駆動を制
御する。パルス幅変調器23は、上記誤差出力に応じた
デューティのパルスを出力する。このパルス出力がAC
/DCコンバータ部のMOSFETスイッチ7を制御す
る。
【0021】電力変換の作用は次のようである。MOS
FETスイッチ7の導通時に、昇圧コイル3に、入力電
圧に比例したエネルギーを蓄え、スイッチ7が非導通の
ときに昇圧コイル3に蓄えたエネルギーを出力コンデン
サ5に放出する。このエネルギー伝達作用が電力伝達を
行っている。エネルギーを蓄える時と、放出する時に、
同じ大きさの回路電流が流れ、これが入力交流電流とな
る。
FETスイッチ7の導通時に、昇圧コイル3に、入力電
圧に比例したエネルギーを蓄え、スイッチ7が非導通の
ときに昇圧コイル3に蓄えたエネルギーを出力コンデン
サ5に放出する。このエネルギー伝達作用が電力伝達を
行っている。エネルギーを蓄える時と、放出する時に、
同じ大きさの回路電流が流れ、これが入力交流電流とな
る。
【0022】すなわち、整流器2の端子2b側に接続さ
れた抵抗8には、上記入力交流電流が流れる。従って、
抵抗8の端子2b側の端部において入力交流電流に比例
した波形が得られ、これを交流電流検出回路20により
第1の信号として取り出し、乗算器21により減衰ある
いは増幅して交流電流相似波形を得る。
れた抵抗8には、上記入力交流電流が流れる。従って、
抵抗8の端子2b側の端部において入力交流電流に比例
した波形が得られ、これを交流電流検出回路20により
第1の信号として取り出し、乗算器21により減衰ある
いは増幅して交流電流相似波形を得る。
【0023】一方、整流器2の出力と昇圧コイル3の間
には全波整流された交流電圧が発生しているので、交流
電圧検出回路19により、交流電圧相似波形の第2の信
号を得る。
には全波整流された交流電圧が発生しているので、交流
電圧検出回路19により、交流電圧相似波形の第2の信
号を得る。
【0024】交流電流検出回路20で得られた交流電流
相似波形の第1の信号は乗算器21に入力される。この
乗算器21を制御するのは、直流電圧検出回路14の出
力信号(第3の信号)である。乗算器21の出力(第4
の信号)は比較回路22の一方入力である。
相似波形の第1の信号は乗算器21に入力される。この
乗算器21を制御するのは、直流電圧検出回路14の出
力信号(第3の信号)である。乗算器21の出力(第4
の信号)は比較回路22の一方入力である。
【0025】比較回路22で、交流電流相似波形の第4
の信号と、交流電圧相似波形の第2の信号を比較して第
5の信号を得る。この第5の信号がパルス幅変調器23
の電圧信号を制御する。パルス幅変調器23の電圧信号
(第6の信号)は、一定周波数において変化するデュー
ティパルスとなり、MOSFETスイッチ7のオン/オ
フを制御する。
の信号と、交流電圧相似波形の第2の信号を比較して第
5の信号を得る。この第5の信号がパルス幅変調器23
の電圧信号を制御する。パルス幅変調器23の電圧信号
(第6の信号)は、一定周波数において変化するデュー
ティパルスとなり、MOSFETスイッチ7のオン/オ
フを制御する。
【0026】従って、上記交流電流相似波形の第4信号
と交流電圧相似波形の第2信号が一致するように、MO
SFETスイッチ7のオン/オフが制御されるので、交
流入力電流は交流入力電圧と相似することになり、力率
が限りなく1に近づくことになる。これにより、高調波
電流を減少させる。同時に、直流出力は基準電圧に比例
した値になるように制御されるので、安定した直流電圧
となる。
と交流電圧相似波形の第2信号が一致するように、MO
SFETスイッチ7のオン/オフが制御されるので、交
流入力電流は交流入力電圧と相似することになり、力率
が限りなく1に近づくことになる。これにより、高調波
電流を減少させる。同時に、直流出力は基準電圧に比例
した値になるように制御されるので、安定した直流電圧
となる。
【0027】なお、上記パルス幅変調器23の電圧信号
(第6の信号)は、力率改善を目的とする平滑用のコン
デンサ5への交流入力のチョッピング制御信号であるの
で、上記一定周波数は、当然、交流入力1の周波数より
大きい。
(第6の信号)は、力率改善を目的とする平滑用のコン
デンサ5への交流入力のチョッピング制御信号であるの
で、上記一定周波数は、当然、交流入力1の周波数より
大きい。
【0028】また、このパルス幅変調器23の電圧信号
(第6の信号)は、外部からの一定の周波数信号に同期
させると好ましい場合がある。例えば、電源波形をモニ
タでディスプレイする場合、その水平走査周波数とこの
パルス幅変調器23の電圧信号を同期させる。これによ
り、水平走査のブランキング期間にMOSFETスイッ
チ7におけるスイッチングノイズを挿入することがで
き、スイッチングノイズの影響でディスプレイが乱れる
ことはない。
(第6の信号)は、外部からの一定の周波数信号に同期
させると好ましい場合がある。例えば、電源波形をモニ
タでディスプレイする場合、その水平走査周波数とこの
パルス幅変調器23の電圧信号を同期させる。これによ
り、水平走査のブランキング期間にMOSFETスイッ
チ7におけるスイッチングノイズを挿入することがで
き、スイッチングノイズの影響でディスプレイが乱れる
ことはない。
【0029】図2は、この発明の第2の実施形態に係る
構成を示す回路ブロック図であり、図1の変形例を示し
ている。図1の構成に比べて、交流電圧検出回路20の
入力が、整流器2の入力間に接続している点が異なる。
その他の構成は図1と同様である。
構成を示す回路ブロック図であり、図1の変形例を示し
ている。図1の構成に比べて、交流電圧検出回路20の
入力が、整流器2の入力間に接続している点が異なる。
その他の構成は図1と同様である。
【0030】上記構成によっても、図1の構成と全く同
様の動作が実現でき、図1の構成と同様の効果が得られ
る。なお、上記2つの実施形態において乗算器21は減
衰作用を主に示したが、入力交流電圧が小さい場合、増
幅動作も可能である。
様の動作が実現でき、図1の構成と同様の効果が得られ
る。なお、上記2つの実施形態において乗算器21は減
衰作用を主に示したが、入力交流電圧が小さい場合、増
幅動作も可能である。
【0031】上記各実施形態の構成によれば、直流出力
電圧を検出し、基準電圧と比較して得られる第3の信号
に応じ、入力交流電流を検出した第1の信号を減衰また
は増幅して入力交流電流波形に相似した第4の信号を得
る。この第4の信号と入力交流電圧波形に相似した第2
の信号とを比較し、その誤差出力として第5の信号を得
る。第5の信号で、コンバータ部へのパルス幅制御を行
う第6の信号を生成する。デューティ制御パルスとなっ
た第6の信号により分路スイッチが切り換えられ、入力
交流電流が入力交流電圧に相似するように働き、入力電
力の力率を限りなく1に近づけ、入力高調波電流を削減
する。
電圧を検出し、基準電圧と比較して得られる第3の信号
に応じ、入力交流電流を検出した第1の信号を減衰また
は増幅して入力交流電流波形に相似した第4の信号を得
る。この第4の信号と入力交流電圧波形に相似した第2
の信号とを比較し、その誤差出力として第5の信号を得
る。第5の信号で、コンバータ部へのパルス幅制御を行
う第6の信号を生成する。デューティ制御パルスとなっ
た第6の信号により分路スイッチが切り換えられ、入力
交流電流が入力交流電圧に相似するように働き、入力電
力の力率を限りなく1に近づけ、入力高調波電流を削減
する。
【0032】さらに、この発明では、起動時や無負荷状
態において、入力交流電流はほぼゼロで入力交流電流検
出ができなくても、パルス幅制御を行う制御信号は、入
力電圧に比例したものとなる(電圧の1乗特性)。この
場合、出力電圧は入力電圧に依存したものとなり、出力
電圧は安定度がよい。
態において、入力交流電流はほぼゼロで入力交流電流検
出ができなくても、パルス幅制御を行う制御信号は、入
力電圧に比例したものとなる(電圧の1乗特性)。この
場合、出力電圧は入力電圧に依存したものとなり、出力
電圧は安定度がよい。
【0033】すなわち、従来の図5の構成の技術では、
図4に示すように、直流出力Voは、乗算器11に入力
される電圧系をx,z、比較回路12への電流系をyと
すると、Vo=K(z・ax+by)…(1)と表わす
ことができる。
図4に示すように、直流出力Voは、乗算器11に入力
される電圧系をx,z、比較回路12への電流系をyと
すると、Vo=K(z・ax+by)…(1)と表わす
ことができる。
【0034】起動時や無負荷時を考えると、負荷電流は
ゼロであるので、上記(1)式において、電流y=0と
おくと、 Vo=K・z・ax …(2) となり、出力電圧が入力電圧と出力電圧の積で決まる電
圧の2乗特性となり、不安定な回路となり、起動時など
は、安定するまで動作を待機したり、ダミーの負荷を接
続する等の方策が必要である。
ゼロであるので、上記(1)式において、電流y=0と
おくと、 Vo=K・z・ax …(2) となり、出力電圧が入力電圧と出力電圧の積で決まる電
圧の2乗特性となり、不安定な回路となり、起動時など
は、安定するまで動作を待機したり、ダミーの負荷を接
続する等の方策が必要である。
【0035】これに対して、本発明の構成の技術の図1
や図2では、図3に示すように、直流出力Voは、乗算
器21に入力される電流系y及び電圧系z、比較回路2
2への電圧系xとなるから、 Vo=K(z・ay+bx) …(3) と表わすことができる。
や図2では、図3に示すように、直流出力Voは、乗算
器21に入力される電流系y及び電圧系z、比較回路2
2への電圧系xとなるから、 Vo=K(z・ay+bx) …(3) と表わすことができる。
【0036】起動時や無負荷時を考えると、負荷電流は
ゼロであるので、上記(3)式において、電流y=0と
おくと、 Vo=K・bx …(4) となり、出力電圧が入力電圧のみに依存している(電圧
の1乗特性)。つまり、本発明の回路構成によれば、起
動時や無負荷時の条件において、回路の関数が単純であ
り、安定性に優れている。これにより、起動時や無負荷
時の上記従来の方策も必要ない。
ゼロであるので、上記(3)式において、電流y=0と
おくと、 Vo=K・bx …(4) となり、出力電圧が入力電圧のみに依存している(電圧
の1乗特性)。つまり、本発明の回路構成によれば、起
動時や無負荷時の条件において、回路の関数が単純であ
り、安定性に優れている。これにより、起動時や無負荷
時の上記従来の方策も必要ない。
【0037】上述のようにこの発明によれば、起動時や
無負荷状態において、入力交流電流はほぼゼロで入力交
流電流検出ができなくても、入力交流電流を入力交流電
圧に一致させるようにするためのパルス幅制御を行う制
御信号は、入力電圧に比例したものとなる。よって、出
力電圧は入力電圧に依存したものとなり、出力電圧は安
定度に優れる。
無負荷状態において、入力交流電流はほぼゼロで入力交
流電流検出ができなくても、入力交流電流を入力交流電
圧に一致させるようにするためのパルス幅制御を行う制
御信号は、入力電圧に比例したものとなる。よって、出
力電圧は入力電圧に依存したものとなり、出力電圧は安
定度に優れる。
【0038】
【発明の効果】以上、説明したようにこの発明によれ
ば、起動時や無負荷時の条件においても安定した直流電
圧出力が可能で、かつ、入力電流の高調波歪みを抑圧
し、力率を限りなく1に近付ける電力変換回路を提供す
ることができる。
ば、起動時や無負荷時の条件においても安定した直流電
圧出力が可能で、かつ、入力電流の高調波歪みを抑圧
し、力率を限りなく1に近付ける電力変換回路を提供す
ることができる。
【図1】この発明の第1の実施形態に係る昇圧型AC/
DCコンバータを示す回路ブロック図。
DCコンバータを示す回路ブロック図。
【図2】この発明の第2の実施形態であり、図1の構成
の変形例を示す回路ブロック図。
の変形例を示す回路ブロック図。
【図3】この発明の効果の一つを説明するための制御動
作に関するブロック概念図。
作に関するブロック概念図。
【図4】図3に比較して説明するための図5の従来技術
の制御動作に関するブロック概念図。
の制御動作に関するブロック概念図。
【図5】従来の昇圧型AC/DCコンバータを示す回路
ブロック図。
ブロック図。
1…交流入力 2…整流器 3…昇圧コイル 4…ダイオード 5…出力コンデンサ 6…直流負荷 7…電流分路スイッチ(MOSFETスイッチ) 8…抵抗 14…直流電圧検出回路 15…基準電圧発生回路 16…直流出力端子 19…交流電圧検出回路 20…交流電流検出回路 21…乗算器 22…比較回路 23…パルス幅変調器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 利光 東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内 Fターム(参考) 5H006 AA02 CA02 CA07 CB01 CB03 CC02 CC08 DA02 DA04 DC02 DC05 5H730 AA18 BB14 BB57 CC04 DD04 FD01 FD11 FD41 FG05
Claims (3)
- 【請求項1】 負荷端子間に接続される直流負荷に印加
する、交流入力電力を直流出力電力に変換する電力変換
回路において、 交流入力電力を受ける入力、及び全波整流された交流電
圧を発生する出力を有する整流器と、 前記整流器の出力と負荷端子の一方の間に直列に接続さ
れた昇圧コイル及びダイオードと、 前記負荷端子の間に接続されたコンデンサと、 前記整流器の出力の間に前記昇圧コイルと直列に接続さ
れるスイッチング回路及び抵抗と、 前記昇圧コイルを流れる電流に相似した第1の信号を発
生する電流検出回路と、 前記全波整流された交流電圧に相似した第2の信号を発
生する電圧検出回路と、 前記負荷端子に現れる直流電圧に相似した第3の信号を
発生する電圧検出回路と、 前記第1の信号と第3の信号との積に相当する第4の信
号を発生する乗算器と、 前記第2の信号と前記第4の信号との差を表す第5の信
号を発生する比較回路と、 前記第5の信号に応じてパルス幅を変化させた第6の信
号を発生するパルス幅変調器とを具備し、 前記第6の信号によるパルス幅出力の期間に前記スイッ
チング回路を導通させ、前記コイルに流れる電流波形を
前記全波整流された交流電圧の波形と同形になるように
することを特徴とする電力変換回路。 - 【請求項2】 前記乗算器は、前記第3の信号に応じて
前記第1の信号の増幅または減衰を行い、第4の信号を
出力することを特徴とする請求項1記載の電力変換回
路。 - 【請求項3】 パルス幅出力を有する第6の信号の周波
数が、外部からの一定の周波数信号に同期しており、そ
の周波数は交流入力電力の周波数を越えていることを特
徴とする請求項1記載の電力変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10203458A JP2000037072A (ja) | 1998-07-17 | 1998-07-17 | 電力変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10203458A JP2000037072A (ja) | 1998-07-17 | 1998-07-17 | 電力変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000037072A true JP2000037072A (ja) | 2000-02-02 |
Family
ID=16474468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10203458A Pending JP2000037072A (ja) | 1998-07-17 | 1998-07-17 | 電力変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000037072A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004095682A1 (ja) * | 2003-04-22 | 2004-11-04 | Sanken Electric Co., Ltd. | 力率改善回路 |
US7202640B2 (en) | 2003-09-30 | 2007-04-10 | Sanken Electric Co., Ltd. | Power factor improving circuit |
US7466110B2 (en) | 2004-08-27 | 2008-12-16 | Sanken Electric Co., Ltd. | Power factor improving circuit |
CN115189557A (zh) * | 2022-06-30 | 2022-10-14 | 中广核新能源六安有限公司 | 直流输电***的二次谐波电流抑制方法及装置 |
-
1998
- 1998-07-17 JP JP10203458A patent/JP2000037072A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004095682A1 (ja) * | 2003-04-22 | 2004-11-04 | Sanken Electric Co., Ltd. | 力率改善回路 |
US7183753B2 (en) | 2003-04-22 | 2007-02-27 | Sanken Electric Co., Ltd. | Power factor correction circuit |
US7202640B2 (en) | 2003-09-30 | 2007-04-10 | Sanken Electric Co., Ltd. | Power factor improving circuit |
US7466110B2 (en) | 2004-08-27 | 2008-12-16 | Sanken Electric Co., Ltd. | Power factor improving circuit |
CN115189557A (zh) * | 2022-06-30 | 2022-10-14 | 中广核新能源六安有限公司 | 直流输电***的二次谐波电流抑制方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050219871A1 (en) | Piecewise on-time modulation apparatus and method for a power factor corrector | |
JPH1169811A (ja) | Pfcコンバータ | |
JPH09131075A (ja) | インバータ装置 | |
JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
JP2000037072A (ja) | 電力変換回路 | |
JP4293350B2 (ja) | スイッチング電源 | |
JPH1032977A (ja) | 力率改善回路 | |
JP3463865B2 (ja) | Acーdcコンバータ | |
JP2001320880A (ja) | 整流電源 | |
JP2740495B2 (ja) | 電源回路 | |
JPH0731152A (ja) | Pwmコンバータにおける力率一定制御方法 | |
JP3215613B2 (ja) | 力率制御回路 | |
JP3211944B2 (ja) | インバータ装置 | |
JPH05292741A (ja) | 電源高調波特性を改善するフォワードコンバータ | |
JP3426824B2 (ja) | 増幅回路 | |
JPH0851774A (ja) | スイッチング電源回路 | |
JP2976603B2 (ja) | 直列共振コンバータ制御回路 | |
JP3459470B2 (ja) | 電源回路 | |
JP2002369537A (ja) | 力率改善電源回路 | |
JP3396126B2 (ja) | 電力変換器の制御装置 | |
JPH1075572A (ja) | 電源回路 | |
JP2001186756A (ja) | 昇圧コンバータ | |
JP3149361B2 (ja) | 安定化電源装置 | |
JPH0538137A (ja) | スイツチング電源装置の制御回路 | |
JPH08322248A (ja) | 負荷駆動回路 |