JPS63292113A - アクテイブマトリクス表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、大容量で高画質な表示が得られるアクティブ
マトリクス型の液晶等による表示装置の製造方法に関す
る。

（従来の技術） 第４図にアクティブマトリクスアレー基板上の電気的配
線模式図の一例を示す、８行９列のマトリクスの場合を
示し、ａ１〜ａ、が列電極線であり。

ｂ１〜ｂ、が行電極線である。また、各々の交点にａｌ
ｘで代表的に示される薄膜トランジスタ等のスイッチン
グ素子、ならびにａｎｔで代表的に示される絵素電極が
設置される。以上のような電気配線を施されたアクティ
ブマトリクスアレー基板と。

主面上の一部に透明電極が形成された別の基板（対向基
板と以後称する）とを平行対峙させ、その間に液晶を封
入することにより液晶表示装置が製造される。

第５図に液晶表示装置の一般的な製造工程のフローチャ
ートを示す、アレー基板製作工程（１）が完了後、断線
や短絡等の不良に関する検査工程（２）が入り２次に対
向基板とアレー基板を貼り合せて液晶を挟持させて成る
パネル組立工程（３）を行なう。パネル組立工程（３）
完了後、画像の検査工程（４）が入り、不良のものは救
済工程（５）後、出荷検査（６）を行なって出荷される
。

（発明が解決しようとする問題点） ところが、上述したようなアレー基板製作工程（１）や
パネル組立工程（３）及び救済工程（５）等の製造工程
においては、静電気が発生する機会が多く、アレー基板
の取り扱い時や移載に際して、特定の行電極線または列
電極線に静電気の充・放電が生じる。静電気の充・放電
の生じた特定の行電極線または列電極線に接続された薄
膜トランジスタ等のスイッチング素子は、静電気の充・
放電が生じなかった他の行電極線または列電極線との間
の静電気による大きな電位差に晒され、本来の性能が劣
化してしまうことが多かった。特に、アクティブマトリ
クスアレー基板と対向基板とに液晶配向処理をした後に
貼り合せて液晶を注入し、偏向板を貼添するというパネ
ルに組立てる工程（３）において、アレー基板が静電気
で破壊されることが多かった。

これらの問題を解決するために、特公昭６０−２０９７
８０号や特公昭６Ｌ−１２２６８号では、第６図に示す
ように、列電極線８１〜ａ、と行電極線ｂ１〜ｂ。

をＡ、、Ａ、、Ｂ、、Ｂ、、Ｃ，Ｄ、Ｅ、Ｆ部において
電気的に短絡させることにより、静電対策パターンを形
成し、行と列間に静電的気圧が印加されないようにして
、アレー基板の静電気による＠壊を防いでいた。

しかし、このような静電対策パターンでは、線端部をす
べて接続してあり、行と列に別々の信号を載せることが
できないので、トランジス・りの特性検査や短絡不良検
査及び画像検査等の検査がこのままでは不可能であり、
第５図に示すような静電対策パターンは、必要に応じて
最高３回の形成−除去を繰り返す必要があった。

本発明は１以上のような欠点を除去したものである。

（問題点を解決するための手段） 本発明のアクティブマトリクス表示装置の製造方法は、
複数本の列電極線、前記列電極線と交差する複数本の行
電極線及び前記列電極線と前記行電極線との交点にスイ
ッチング素子及び絵素電極とを有するアクティブマトリ
クスアレー基板と。

少なくとも一部に透明電極を有する対向基板と、前記基
板間に挾持された液晶を有してなるアクティブマトリク
ス表示装置の１１遣方法において、前記アレー基板の製
作中または製作が終了した後に、前記列電極線または前
記行電極線のどちらか一方または両方を、正の整数率ご
との列は列同士１行は行同士、互いに電気的に並列に短
絡させ、その後に前記アレー基板と前記対向基板とを貼
り合せて前記液晶を挟持させた後に、前記電気的短絡を
切り離すものである。

°　（作　用） 本発明によれば、行電極線または列電極線を、正の整数
率ごとの列は列同士１行は行同士を互いに電気的に並列
に短絡して液晶を挟持させるため、静電気による破壊を
なくすることができるとともに、その状態で表示装置の
画像による検査を行なうことが可能となる。

さらに、電気検査ならびに電子ビームテスター等による
行・列間の短絡不良や非線形素子不良等に関する検査が
可能となる。

なお１行は行同士１列は列同士、その一端のみを電気的
に並列に短絡する構成の場合、電気検査ならびに画像検
査において、断線不良に関する検査も可能となる。

（実施例） 上記の問題点を解決するために行なった本発明の表示装
置の製造方法の一実施例を、第１図を用いて説明する。

本発明は、アクティブマトリクスアレー基板製作中また
は製作を完了した後に、ａ□〜ａ、で示される複数本の
列電極線と、ｂ１〜ｂ、で示される複数本の行電極線の
少なくとも一方または両方を。

各々正の整数Ｎ及びＭ本毎に行は行同士、列は列同士を
導電材料を用いてＡ　１　ｇ　Ａｉ’　ｐ　Ａ２　＠　
Ａ２’　ｇＢ、、　Ｂ１’、　Ｂ、、　Ｂ、’のように
電気的に並列に短絡する。第１図では、正の整数Ｎ、Ｍ
が共に１の場合を示している。この状態のままで以後の
工程を流し、最終的にＡ□ｔ　Ａｘ’ｔ　Ａｘｅ　Ａｘ
’ｓ　ＢｌｔＢ、’、　Ｂ、、　Ｂ、’の導電材料の一
部または全部を除去することにより、ａ１〜ａｓｓ　ｂ
ユ〜ｂ、の複数本の行・列電極線を電気的短絡状態から
切り離すという表示装置の製造方法である。

本発明の効果のうちの耐静電気能力が最大限に発揮され
る構成は、第１図に示すごとく、行同士へ〇とＡ□′、
八つとＡ８′のごとく１本毎に両端で並列に電気的短絡
を行ない、かつ列においてもＢ１とＢ、’、Ｂ、とＢ　
、　／のごとく両端で並列に電気的に短絡を行なうもの
である。一方、第１図のＡｉ’。

Ａ　＊　’　ｐ　Ｂ　＊　’　ｔ　Ｂ　＠′の部分の短
絡のための導電材料をなくした構成（破線の接続のない
構成）においても、耐静電気能力が充分あり、かつこの
場合一端が開放されているため、電気検査や画像検査に
おいて断線不良の検査も施せる利点がある。以下、電気
的短絡のための導電材料としては、Ａ□、Ａ２゜Ｂｉ、
Ｂ、のみで本発明の詳細な説明を行なう。

以上のことを一般的に表現すると１次のようになる。た
だし、正の整数Ｍ、Ｎとしては１の場合で示す０本発明
は、ｍ本の行電極線とｎ本の列電極線を、第１図に示す
ように各々１本毎に並列に短絡し、ｍ２本及びｍ３本の
電気的に短絡された行電極線群と、ｎｉ及びｎ２本の電
気的に短絡された列電極線群とを形成する０行電極線２
列電極線各々の１本当たりの固有の容量をＣ□Ｃ１とし
た場合、行電極線群のＡ、、　Ａ、各々で短絡されたち
のの容量はｍ１Ｃ，、ｍ、Ｃ，であり１列電極線群のそ
れはｎ□Ｃ、、ｎ　、　Ｃ、となり、一本の時と比べて
ｍｕｇ　ｍａｐ　ｎａｇ　ｎ２倍大きな容量となる。こ
のように、大きな容量にすることによって静電気の影響
を低減し、静電気でアレー基板が破壊されることを低減
するものである。

つまり、静電気の充・放電を行電極線または列電極線の
それぞれ切り離された状態で特定の電極線において生じ
た場合は、静電気の電荷量をＱとした場合、行電極線及
び列電極線に生じる電位は各々 Ｖ、＝Ｑ／Ｃ，・・・・・・・・・・・・・・・（１）
Ｖゎ＝Ｑ　／　ｃ　ｈ・・・・・・・・・・・・・・・
（２）となる。一方、各々の電極線が並列に短絡された
場合は、行電極線及び列電極線に生じる電位は。

静電気の電荷が全体に分散され、各々 Ｖ　＠　’　”　Ｑ　／　ｍ　１Ｇ　ｍまたはＱ７ｍ、
Ｃ，”・（３）Ｖ　＞　’　＝　Ｑ　／　ｎ　ｘ　Ｃｈ
またはＱ　／　ｎ　＊　Ｃｂ　”・（４）となり、静電
気に対するアレー基板への影響が、行・列電極線番々に
おいて、行・列電極線の短絡した数の逆数だけ低減され
る。

一方、本発明は、パネル組立後の画像的検査においても
、Ａ、またはＡｓ、Ｂ、またはＢ、各々に液晶表示装置
を動作させるのに近い信号を印加することによって画像
模凝検査が行なえるため、バネ　　　　　−ルの選別を
行なった後より表示装置として組立てるまでの取り扱い
時に発生する静電気による破壊を防止することができる
。

さらに、本発明は、アレー電気検査の段階において、行
電極線及び列電極線がＡ１及びＡ、、　ＢＬ及びＢ８に
よって電気的に並列に短絡されているので、ＡＬ及びＡ
、、　Ｂ、及びＢ、の一部に信号を印加することにより
、アレー基板上の行・列間短絡不良その他の検査ができ
るため、アレー検査の電気的アドレス自身も簡略化され
る効果を有する。

具体的には、アレー完成後でＡ、、Ａ、、Ｂユ。

Ｂ２が形成された後、Ａ□〜Ｂｉ、　Ａ、〜Ｂ、、Ａ、
〜Ｂ２及びＡ、−Ｂ、間の抵抗検査により１行・列間の
クロスオーバー短絡不良の検査が行なえる。

Ａ、とＡ、、ＢユとＢ□が電気的に分離されていないよ
うな静電対策パターンの場合は、クロスオーバー短絡不
良をアレー基板一括で評価することになるが、本発明の
ように、正の整数Ｍ、Ｎ（＞Ｏ）本節に行または列がた
ばねられている場合は、Ａ□〜Ｂ０間２．Ａ１−Ｂ３間
、Ａ、〜Ｂ□間、Ａ、〜Ｂ３間のように、クロスオーバ
ー短絡の不良検査を複数ブロックに分けて検査できるた
め、検査基準の精度が上がり、良否判定における誤りが
小さくできる効果も有する。また、電子ビームテスター
等の検査装置において、Ａ、、Ａ、に走査信号を印加し
、Ｂｉ、Ｂ、に絵素に出力したい信号を印加する状態で
電子ビームのランディング状態を観察すれば、各行・列
電極線の断線不良及び非線形素子不良等の絵素の点欠陥
を検査することができる。さらに、パネル組立後にＡ工
ｅ　Ａｓｐ、　Ｂｔｐ　Ｂ＊に画像表示信号を各々印加
すれば、画像による検査も行なえる。

本発明は、第２図で示すように、パネル製造工程におい
て１本発明の静電対策パターンを有したままでほとんど
の検査が行なえるため、静電対策パターンの形成−除去
を第２図（Ａ）のごとく１回（または第２図（Ｂ）のご
とく２回）で済ませることができ、第５図に示萱従来の
ものの３回に比べ、製造工程を非常に簡略化できる効果
を有する。

特に、本発明は、第３図に２行２列の簡単な模式回路図
で示すようなアクティブマトリクスアレーに対して効果
を発揮する。第３図に示すアレーは１次段（ｂｓ）の各
絵素（ａｘ、ｂｚＬ　（ａａｔ　ｂｚ）が、前段（ｂ□
）のゲートラインと容量的にＣで結合しているような構
成である。このようなマトリクスアレーにおいて、第１
図に示すごとく、行電極線を１本毎に短絡してたばねた
Ａｉ及びＡ２に走査信号を時間的にずらして印加してや
ることによって、各絵素の非線形素子は駆動することが
でき、画像による検査を静電対策パターン付きで行なう
ことができる。

（発明の効果） 以上のように１本発明のアクティブマトリクス表示装置
の製造方法は、アレー基板の各電極線の形成と同時にま
たはアレー基板完成後に、行電極線及び列電極線の各々
が電気的に並列に短絡されているため、パネル組立や画
像検査その他のハンドリング時における静電気に対して
破壊を防ぐことが可能であり、かつその状態でアレー基
板及び表示パネルの特性の測定を可能にする。従って。

電気的・画像各々の検査によって、不良のアレー基板・
パネルを除去し、製造歩留りの低下を防ぐと共に、ロス
コストを低減することにより全体的なコストを低減する
効果を得ることができる。

【図面の簡単な説明】

第１図は本発明を実施したマトリクスアレーの要部平面
概略構成図、第２図は本発明におけるパネル製造工程図
、第３図は本発明における模式回路図、第４図はアクテ
ィブマトリクスアレー基板の配線模式図、第５図は一般
的な液晶表示装置の製造工程図、第６図は従来における
マトリクスアレーの要部平面概略構成図である。 ａ１〜ａ、・・・列電極線、　ｂ、〜ｂ、・・・行電極
線、ｃ１□・・・スイッチング素子、ｄｌ、・・・絵素
電極、　Ａ工、Ａ□ｔ　Ａｓｓ　Ａｚ’ｔ　ＢｔｔＢ、
’、Ｂ、、Ｂ、’・・・電気的短絡のための導電材料。 特許出、願人　松下電器産業株式会社 第１図 ａｌ−２９−夕１１１１Ｍ ｂ１〜ｂ８　−！テＵ基良 ＡＩ、Ａ＋’、Ａ２．Ａ２’、８ＬＢ＋’、Ｂ２，８２
−１ｔＪ才ｌ導第２図 第３図 第４図 第５図 第６図

Claims (3)

【特許請求の範囲】
1. （１）複数本の列電極線、前記列電極線と交差する複数
   本の行電極線及び前記列電極線と前記行電極線との交点
   にスイッチング素子及び絵素電極とを有するアクティブ
   マトリクスアレー基板と、少なくとも一部に透明電極を
   有する対向基板と、前記基板間に挟持された液晶を有し
   てなるアクティブマトリクス表示装置の製造方法におい
   て、前記アレー基板の製作中または製作が終了した後に
   、前記列電極線または前記行電極線のどちらか一方また
   は両方を、正の整数本ごとの列は列同士、行は行同士、
   互いに電気的に並列に短絡させ、その後に前記アレー基
   板と前記対向基板とを貼り合せて前記液晶を挟持させた
   後に、前記電気的短絡を切り離すことを特徴とするアク
   ティブマトリクス表示装置の製造方法。
2. （２）列電極線または行電極線のどちらか一方または両
   方を、正の整数本ごとの列は列同士、行は行同士、互い
   に電気的に両端を短絡させる特許請求の範囲第（１）項
   記載のアクティブマトリクス表示装置の製造方法。
3. （３）列電極線または行電極線のどちらか一方または両
   方を、正の整数本ごとの列は列同士、行は行同士、互い
   に電気的に一端のみを短絡させる特許請求の範囲第（１
   ）項記載のアクティブマトリクス表示装置の製造方法。