JPH02165066A - 液晶表示パネル検査装置および検査方法 - Google Patents
液晶表示パネル検査装置および検査方法Info
- Publication number
- JPH02165066A JPH02165066A JP63321018A JP32101888A JPH02165066A JP H02165066 A JPH02165066 A JP H02165066A JP 63321018 A JP63321018 A JP 63321018A JP 32101888 A JP32101888 A JP 32101888A JP H02165066 A JPH02165066 A JP H02165066A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- gate
- liquid crystal
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000007689 inspection Methods 0.000 title claims description 46
- 238000001514 detection method Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 55
- 238000012360 testing method Methods 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 abstract 2
- 230000007547 defect Effects 0.000 description 38
- 230000002950 deficient Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は主としてアクティブマトリックス型液晶表示パ
ネルまたはアレイの検査をこおなう液晶表示パネル検査
装置および検査方法に関するものである。
ネルまたはアレイの検査をこおなう液晶表示パネル検査
装置および検査方法に関するものである。
従来の技術
近年、液晶表示装置の給糸数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示パネルでは表示コントラストや応答速度が低下する
ため各給糸にスイッチング素子を配置したアクティブマ
トリックス型液晶表示パネルが利用されつつある。前記
液晶表示パネルには数万個以上のスイッチング素子とし
ての薄膜トランジスタ(以後、TPTと呼ぶ。)を形成
する必要がある。現在の技術では前記TPTをすべて無
欠陥で形成することは困難である。そこで、液晶表示パ
ネル形成後検査をおこない良否の判定をおこなう必要が
ある。したがって高速に検査が可能な検査装置および検
査方法が待ち望まれている。
増え、従来から用いられている単純マトリックス型液晶
表示パネルでは表示コントラストや応答速度が低下する
ため各給糸にスイッチング素子を配置したアクティブマ
トリックス型液晶表示パネルが利用されつつある。前記
液晶表示パネルには数万個以上のスイッチング素子とし
ての薄膜トランジスタ(以後、TPTと呼ぶ。)を形成
する必要がある。現在の技術では前記TPTをすべて無
欠陥で形成することは困難である。そこで、液晶表示パ
ネル形成後検査をおこない良否の判定をおこなう必要が
ある。したがって高速に検査が可能な検査装置および検
査方法が待ち望まれている。
以下、図面を参照しながら従来の液晶表示パネルの検査
装置について説明する。第5図は従来の液晶表示パネル
の検査装置(以後、検査装置と呼ぶ。)のブロック図で
ある。第5図において、17は液晶表示パネル、7は液
晶表示パネルを積載する台(以後、積載台と呼ぶ。)
、21.20は液晶表示パネルのゲート信号線またはソ
ース信号線と接続をとるためのプローブ、19.20は
前記プローブを任意の信号線と電気的接続をとるために
位置決めをおこなう位置決め手段、23はプローブ21
と22間の抵抗値を測定するための抵抗値測定手段、1
8は位置決め手段19.20および抵抗値測定手段23
を制御するための制御手段である。
装置について説明する。第5図は従来の液晶表示パネル
の検査装置(以後、検査装置と呼ぶ。)のブロック図で
ある。第5図において、17は液晶表示パネル、7は液
晶表示パネルを積載する台(以後、積載台と呼ぶ。)
、21.20は液晶表示パネルのゲート信号線またはソ
ース信号線と接続をとるためのプローブ、19.20は
前記プローブを任意の信号線と電気的接続をとるために
位置決めをおこなう位置決め手段、23はプローブ21
と22間の抵抗値を測定するための抵抗値測定手段、1
8は位置決め手段19.20および抵抗値測定手段23
を制御するための制御手段である。
以後、従来の検査装置の動作について説明する。
位置決め手段19.20は制御手段工8からの位置決め
開始信号に基づき移動をおこない、プローブ21および
22を所定のゲートまたはソース信号線に圧接・位置決
めをおこなう。位置決めが完了すると位置決め手段は位
置決め完了信号を制御手段18に転送する。次に制御手
段は抵抗計からなる抵抗値測定手段23に対し測定開始
信号を送る。前記信号に基づき、抵抗値測定手段23は
プローブ21と22間の抵抗値を測定し、前記抵抗値を
制御手段18に転送する。制御手段18は前記抵抗値の
大きさによりプローブ21.22が圧接している信号線
に欠陥が発生しているかどうかを比較・判断をおこなう
。以上の動作を位置決め手段19.20を用いて、すべ
ての信号線にプローブ21.20を圧接していくことに
より欠陥検出をおこなう。
開始信号に基づき移動をおこない、プローブ21および
22を所定のゲートまたはソース信号線に圧接・位置決
めをおこなう。位置決めが完了すると位置決め手段は位
置決め完了信号を制御手段18に転送する。次に制御手
段は抵抗計からなる抵抗値測定手段23に対し測定開始
信号を送る。前記信号に基づき、抵抗値測定手段23は
プローブ21と22間の抵抗値を測定し、前記抵抗値を
制御手段18に転送する。制御手段18は前記抵抗値の
大きさによりプローブ21.22が圧接している信号線
に欠陥が発生しているかどうかを比較・判断をおこなう
。以上の動作を位置決め手段19.20を用いて、すべ
ての信号線にプローブ21.20を圧接していくことに
より欠陥検出をおこなう。
以下、従来の検査装置を用いての液晶表示パネルの検査
方法(以後、検査方法と呼ぶ。)について説明する。第
6図は従来の検査方法の説明図である。第6図において
、G、〜G、はゲート信号線、S、〜S1゜はソース信
号線、TM、〜TM、。
方法(以後、検査方法と呼ぶ。)について説明する。第
6図は従来の検査方法の説明図である。第6図において
、G、〜G、はゲート信号線、S、〜S1゜はソース信
号線、TM、〜TM、。
はTFT、P、、−P、9は絵系電極、24はゲート信
号線G3とソース信号線S3の交点部に発生した短絡欠
陥(以後、クロスショートと呼ぶ。)である。なお、第
6図の液晶表示パネルはl給糸に1つのTPTを形成し
たものを示している。まず、プローブ21をソース信号
線S、に圧接し、またプローブ22をゲート信号線G、
に圧接する。次に抵抗値測定手段23を用いて、ゲート
信号線G、とソース信号線S、の交点部の抵抗値を測定
する。、正常な場合、抵抗値は無限大に、クロスショー
トが発生している場合、はぼ信号線の配線抵抗分が測定
される。以上の動作をプローブ22を移動させ順次すべ
てのゲート信号線に対しておこなう。また同様にプロー
ブ21をソース信号線S2に圧接し、プローブ22を順
次移動させてソース信号線S2とゲート信号線間の交点
部の抵抗値を測定していく。
号線G3とソース信号線S3の交点部に発生した短絡欠
陥(以後、クロスショートと呼ぶ。)である。なお、第
6図の液晶表示パネルはl給糸に1つのTPTを形成し
たものを示している。まず、プローブ21をソース信号
線S、に圧接し、またプローブ22をゲート信号線G、
に圧接する。次に抵抗値測定手段23を用いて、ゲート
信号線G、とソース信号線S、の交点部の抵抗値を測定
する。、正常な場合、抵抗値は無限大に、クロスショー
トが発生している場合、はぼ信号線の配線抵抗分が測定
される。以上の動作をプローブ22を移動させ順次すべ
てのゲート信号線に対しておこなう。また同様にプロー
ブ21をソース信号線S2に圧接し、プローブ22を順
次移動させてソース信号線S2とゲート信号線間の交点
部の抵抗値を測定していく。
以上の方法によりプローブ21.22を用いて、すべて
の液晶表示パネルのゲート信号線とソース信号線間の交
点の抵抗値を測定することにより検査をおこなう。第6
図の液晶表示パネルではプローブ21をソース信号線S
4に圧接し、プローブ22をゲ−ト信号線G3に圧接し
て、その抵抗値を測定した場合、通常よりも低い抵抗値
が測定されるため、クロスショート24を検出すること
ができる。
の液晶表示パネルのゲート信号線とソース信号線間の交
点の抵抗値を測定することにより検査をおこなう。第6
図の液晶表示パネルではプローブ21をソース信号線S
4に圧接し、プローブ22をゲ−ト信号線G3に圧接し
て、その抵抗値を測定した場合、通常よりも低い抵抗値
が測定されるため、クロスショート24を検出すること
ができる。
発明が解決しようとする課題
従来の検査装置および検査方法では、プローブを液晶表
示パネルの各信号線に圧接していくため、位置決め時間
に非常に長時間を要する。たとえばゲート信号線が20
0本、ソース信号線が200本とし、−点あたりの位置
決め時間が1秒とすると4万秒となり、1パネルあたり
10時間以上の長時間を要し、とても製造工程としては
用いることができない。
示パネルの各信号線に圧接していくため、位置決め時間
に非常に長時間を要する。たとえばゲート信号線が20
0本、ソース信号線が200本とし、−点あたりの位置
決め時間が1秒とすると4万秒となり、1パネルあたり
10時間以上の長時間を要し、とても製造工程としては
用いることができない。
また、プローブを信号線に圧接していくため、プローブ
の接触不良およびプローブによる液晶表示パネルの破損
が生じやすいという課題があった。
の接触不良およびプローブによる液晶表示パネルの破損
が生じやすいという課題があった。
その上、ゲート信号線およびソース信号線を周辺部に形
成されたショートリングから個々に分離して液晶表示パ
ネルの検査をおこなうため、液晶表示パネルが静電気に
対して弱くなる。したがって検査工程時に液晶表示パネ
ルの各信号線に静電気が飛びこみ、TPTなどを静電破
壊するという課題があった。
成されたショートリングから個々に分離して液晶表示パ
ネルの検査をおこなうため、液晶表示パネルが静電気に
対して弱くなる。したがって検査工程時に液晶表示パネ
ルの各信号線に静電気が飛びこみ、TPTなどを静電破
壊するという課題があった。
課題を解決するための手段
本発明の検査装置は、液晶表示パネルのソース信号線と
電気的に接続を取るための第1および第2の接続手段と
、前記接続手段を取り付けられた位置決め手段と、前記
第1の接続手段に接続されかつ任意のソース信号線に電
圧または電流を印加できるように構成された信号印加手
続と、前記第2の接続手段に接続されかつ任意のソース
信号線上の電圧または電流を検出測定できる信号検出手
段と、複数本短絡したソース信号線を個々にレーザ光な
どを用いて短絡部を焼失させることにより分離できる印
加手段と、゛ゲート信号線に前記ゲート信号線に接続さ
れたTPTを動作状態にする信号(以後、オン電圧と呼
ぶ。)またはTPTを動作しない状態にする信号(以後
、オフ電圧と呼ぶ、)を印加・制御するゲート信号線制
御手段を具備するものである。
電気的に接続を取るための第1および第2の接続手段と
、前記接続手段を取り付けられた位置決め手段と、前記
第1の接続手段に接続されかつ任意のソース信号線に電
圧または電流を印加できるように構成された信号印加手
続と、前記第2の接続手段に接続されかつ任意のソース
信号線上の電圧または電流を検出測定できる信号検出手
段と、複数本短絡したソース信号線を個々にレーザ光な
どを用いて短絡部を焼失させることにより分離できる印
加手段と、゛ゲート信号線に前記ゲート信号線に接続さ
れたTPTを動作状態にする信号(以後、オン電圧と呼
ぶ。)またはTPTを動作しない状態にする信号(以後
、オフ電圧と呼ぶ、)を印加・制御するゲート信号線制
御手段を具備するものである。
また、本発明の検査方法は液晶表示パネルのゲート信号
線にオン電圧またはオフ電圧を印加し、かつソース信号
線に複数本共通にした状態で、前記ソース信号線に重畳
される信号線を検出・測定する。信号が検出された場合
、前記ソース信号線を個々に分離していき、欠陥位置を
検出していくものである。
線にオン電圧またはオフ電圧を印加し、かつソース信号
線に複数本共通にした状態で、前記ソース信号線に重畳
される信号線を検出・測定する。信号が検出された場合
、前記ソース信号線を個々に分離していき、欠陥位置を
検出していくものである。
作用
本発明の検査装置および検査方法では、液晶表示パネル
のゲート信号線にゲート駆動用IC(以後、ゲートIC
と呼ぶ。)を接続し、前記ゲートICを動作させ、ゲー
ト信号線にオン電圧またはオフ電圧を印加する。したが
ってゲート信号線にはプローブなどの接続手段を用いて
電気的接続を取る必要がない。また、ソース信号線は1
0本以上周辺部で短絡・共通にし、前記共通部などにプ
ローブなどを圧接し、液晶表示パネルの欠陥箇所を通じ
て流れる電圧または電流(以後、欠陥信号と呼ぶ。)を
検出する。欠陥信号が検出された場合は、レーザ光など
を用い、各ソース信号線を分離し、どの信号線に欠陥信
号が発生しているのかを検出する。
のゲート信号線にゲート駆動用IC(以後、ゲートIC
と呼ぶ。)を接続し、前記ゲートICを動作させ、ゲー
ト信号線にオン電圧またはオフ電圧を印加する。したが
ってゲート信号線にはプローブなどの接続手段を用いて
電気的接続を取る必要がない。また、ソース信号線は1
0本以上周辺部で短絡・共通にし、前記共通部などにプ
ローブなどを圧接し、液晶表示パネルの欠陥箇所を通じ
て流れる電圧または電流(以後、欠陥信号と呼ぶ。)を
検出する。欠陥信号が検出された場合は、レーザ光など
を用い、各ソース信号線を分離し、どの信号線に欠陥信
号が発生しているのかを検出する。
実施例
以下、本発明の検査装置の一実施例について図面を参照
しながら説明する。第1区は本発明の検査装置のブロッ
ク図である。第1図において、17は液晶表示パネルま
たは対向電極などが形成されていないアレイ(以後、パ
ネルと呼ぶ。)、7はパネルを積載する台、4はパネル
上に形成されたゲート信号線、2はゲートICを制御す
るためのゲー)IC制御手段(以後、ゲート制御「手段
と呼ぶ。)、5.6は複数本がパネルの周辺部で短絡共
通にされたソース信号線、8,9はパネルのソース信号
線と電気的に接続をとるためのプローブなどの接続手段
(以後、プローブと呼ぶ。)、10はプローブ8に接続
され、直流電圧などを発生できる信号印加手段、11.
12にはプローブ8,9を任意のソース信号線に位置決
めおよび圧接するための位置決め手段、13はレーザ光
などの光学的手段を用いて、金属薄膜などを溶解・蒸発
させることができる加工手段、14は前記加工手段13
が発生させるレーザ光などを所定の加工箇所に照射され
るように位置決めをおこなう位置決め手段、15はプロ
ーブ9に接続され、プローブ9に印加される電圧または
電流を検出・測定するための信号検出手段、16はレー
ザ光などの光線、■は各位置決め手段などの制御をおこ
なう制御手段である。なお、各位置決め手段は積載台が
XYステージなどで構成され、位置決め機能がそなわっ
ている場合、必要がないことは明らかである。
しながら説明する。第1区は本発明の検査装置のブロッ
ク図である。第1図において、17は液晶表示パネルま
たは対向電極などが形成されていないアレイ(以後、パ
ネルと呼ぶ。)、7はパネルを積載する台、4はパネル
上に形成されたゲート信号線、2はゲートICを制御す
るためのゲー)IC制御手段(以後、ゲート制御「手段
と呼ぶ。)、5.6は複数本がパネルの周辺部で短絡共
通にされたソース信号線、8,9はパネルのソース信号
線と電気的に接続をとるためのプローブなどの接続手段
(以後、プローブと呼ぶ。)、10はプローブ8に接続
され、直流電圧などを発生できる信号印加手段、11.
12にはプローブ8,9を任意のソース信号線に位置決
めおよび圧接するための位置決め手段、13はレーザ光
などの光学的手段を用いて、金属薄膜などを溶解・蒸発
させることができる加工手段、14は前記加工手段13
が発生させるレーザ光などを所定の加工箇所に照射され
るように位置決めをおこなう位置決め手段、15はプロ
ーブ9に接続され、プローブ9に印加される電圧または
電流を検出・測定するための信号検出手段、16はレー
ザ光などの光線、■は各位置決め手段などの制御をおこ
なう制御手段である。なお、各位置決め手段は積載台が
XYステージなどで構成され、位置決め機能がそなわっ
ている場合、必要がないことは明らかである。
以下、本発明の検査装置の動作について説明する。パネ
ルは積載台に積載され、エアーチャック方法あるいはパ
ネルの周辺部を固定することにより固定される。制御手
段1はゲート制御手段2に対して制御信号を転送する。
ルは積載台に積載され、エアーチャック方法あるいはパ
ネルの周辺部を固定することにより固定される。制御手
段1はゲート制御手段2に対して制御信号を転送する。
ゲート制御手段2はパネルのゲート信号線に所定のオン
電圧またはオフ電圧が印加されるようにゲート駆動IC
の制御をおこなう。位置決め手段11.12は制御手段
1からの座標値データなどの位置決め信号に基づき、移
動をおこない、各所定位置にプローブを圧接・位置決め
をおこなう。加工手段は制御手段1からのレーザ照射信
号にもとづき、内部に具備するQスイッチあるいは励起
ランプを制御し、レーザ光照射のオン・オフをおこなう
。位置決め手段14は、制御手段1からの位置決め信号
にもとづき、内部に具備するガルバノメータまたはりニ
アモータを動作させて、所定箇所に光線16が照射され
るように制御をおこなう。信号検出手段は制御手段1か
らの測定開始信号にもとづき、各ソース信号線に印加さ
れる欠陥信号を検出・測定する。また信号印加手段は主
として直流電圧を発生させ、所定のソース信号線に前記
電圧を印加する。本発明の検査装置の基本的な動作とし
ては、ゲート制御手段2を制御して、ゲート信号線4に
所定のオン・オフ電圧を印加する。次にプローブ9と必
要に応じてプローブ8を各複数本共通にされたソース信
号線に圧接し電気的接続をとる。次に信号検出手段15
により欠陥信号を検出・測定し、欠陥信号が検出された
場合、加工手段13を用いて、ソース信号線を個々に分
離していき、前記ソース信号線にプローブ9を圧接する
。そして信号検出手段15で欠陥信号を検出・測定し、
欠陥信号が検出されると、ゲート制御手段2を制御し、
オン・オフ電圧の印加位置を可変させて、欠陥モード・
欠陥位置を検出する。
電圧またはオフ電圧が印加されるようにゲート駆動IC
の制御をおこなう。位置決め手段11.12は制御手段
1からの座標値データなどの位置決め信号に基づき、移
動をおこない、各所定位置にプローブを圧接・位置決め
をおこなう。加工手段は制御手段1からのレーザ照射信
号にもとづき、内部に具備するQスイッチあるいは励起
ランプを制御し、レーザ光照射のオン・オフをおこなう
。位置決め手段14は、制御手段1からの位置決め信号
にもとづき、内部に具備するガルバノメータまたはりニ
アモータを動作させて、所定箇所に光線16が照射され
るように制御をおこなう。信号検出手段は制御手段1か
らの測定開始信号にもとづき、各ソース信号線に印加さ
れる欠陥信号を検出・測定する。また信号印加手段は主
として直流電圧を発生させ、所定のソース信号線に前記
電圧を印加する。本発明の検査装置の基本的な動作とし
ては、ゲート制御手段2を制御して、ゲート信号線4に
所定のオン・オフ電圧を印加する。次にプローブ9と必
要に応じてプローブ8を各複数本共通にされたソース信
号線に圧接し電気的接続をとる。次に信号検出手段15
により欠陥信号を検出・測定し、欠陥信号が検出された
場合、加工手段13を用いて、ソース信号線を個々に分
離していき、前記ソース信号線にプローブ9を圧接する
。そして信号検出手段15で欠陥信号を検出・測定し、
欠陥信号が検出されると、ゲート制御手段2を制御し、
オン・オフ電圧の印加位置を可変させて、欠陥モード・
欠陥位置を検出する。
以後、図面を参照しながら、本発明の検査方法について
説明する。第2図、第3図および第4図は本発明の検査
方法の説明図である。第2図〜第4図において、G、−
G、はゲート信号線、S1〜S、。はソース信号線、T
S、、−TS、、、TM、。
説明する。第2図、第3図および第4図は本発明の検査
方法の説明図である。第2図〜第4図において、G、−
G、はゲート信号線、S1〜S、。はソース信号線、T
S、、−TS、、、TM、。
〜T M 4qはTFT、P、、〜P49は給糸電橋、
24はクロスショート、25はTFTのTS4zのゲー
ト・ドレイン間に発生した短絡欠陥(以後、G−Dショ
ートと呼ぶ。)、26はTFTのT M 3 gのソー
ス・ドレイン間に発生した短絡欠陥(以後、S−Dショ
ートと呼ぶ。)である。第2図〜第4図であきらかなよ
うに、パネルは1絵系に2つのTPTを形成し、一方が
不良の場合、他方のTPTで正常表示がおこなえるよう
に冗長構成をとっている。
24はクロスショート、25はTFTのTS4zのゲー
ト・ドレイン間に発生した短絡欠陥(以後、G−Dショ
ートと呼ぶ。)、26はTFTのT M 3 gのソー
ス・ドレイン間に発生した短絡欠陥(以後、S−Dショ
ートと呼ぶ。)である。第2図〜第4図であきらかなよ
うに、パネルは1絵系に2つのTPTを形成し、一方が
不良の場合、他方のTPTで正常表示がおこなえるよう
に冗長構成をとっている。
前述の冗長構成のパネルは欠陥位置を検出することが特
に重要である。なお、ソース信号線は1本おきに複数本
共通に短絡されて形成されており、図面では共通本数は
非常に少なく描かれているが、通常10数本以上の信号
線が共通にされる。またゲート信号線およびソース信号
線の本数は図面を簡略するため非常に少なく描かれてい
る。
に重要である。なお、ソース信号線は1本おきに複数本
共通に短絡されて形成されており、図面では共通本数は
非常に少なく描かれているが、通常10数本以上の信号
線が共通にされる。またゲート信号線およびソース信号
線の本数は図面を簡略するため非常に少なく描かれてい
る。
まず、第2図を用いてパネルのクロスショートの検出方
法および検査方法について説明する。まず、ゲート制御
手段2によりゲート駆動IC3を制御し、すべてのゲー
ト信号線にオフ電圧を印加する。なお、ここではオフ電
圧を負電圧、オン電圧を正電圧として説明する。すると
、すべてのTPTはオフ状態となる。次にプローブ9を
a端子に位置決めおよび圧接し、電気的接続をとる。こ
の時、信号検出手段を動作させ、欠陥信号が重畳されて
いないかを検出する。なお、前記欠陥信号としては、負
電圧または負極性の電流である。以上の動作をす、c、
d・・・・・・端子に対しておこなう。
法および検査方法について説明する。まず、ゲート制御
手段2によりゲート駆動IC3を制御し、すべてのゲー
ト信号線にオフ電圧を印加する。なお、ここではオフ電
圧を負電圧、オン電圧を正電圧として説明する。すると
、すべてのTPTはオフ状態となる。次にプローブ9を
a端子に位置決めおよび圧接し、電気的接続をとる。こ
の時、信号検出手段を動作させ、欠陥信号が重畳されて
いないかを検出する。なお、前記欠陥信号としては、負
電圧または負極性の電流である。以上の動作をす、c、
d・・・・・・端子に対しておこなう。
今、クロスショート24が発生しているため、プローブ
9をb端子に圧接した際、欠陥信号が検出される。した
がってゲート信号線とソース信号線SZ+S4からなる
ブロックとの交点にクロスショートが発生していること
を検出できる。次にプローブ9はb端子に位置決めした
ままで、加工手段13を用いて、ア点で切断しソース信
号線S2をb端子で切り離す。その後、信号検出手段で
、欠陥信号を測定する。欠陥信号が検出されればクロス
ショートは、ソース信号線S4に、検出されなくなれば
、前記切り離したソース信号線に欠陥が発生していたこ
とがわかる。以上の手続きにより、欠陥発生箇所を複数
本共通にされたソース信号線のうちから1本に限定する
ことができる。次にゲート制御手段2によりゲート駆動
IC3を制御し、ゲート信号線G、のみにオン電圧を印
加し、前記オン電圧印加位置をGt、Gs・・・・・・
とシフトさせる。
9をb端子に圧接した際、欠陥信号が検出される。した
がってゲート信号線とソース信号線SZ+S4からなる
ブロックとの交点にクロスショートが発生していること
を検出できる。次にプローブ9はb端子に位置決めした
ままで、加工手段13を用いて、ア点で切断しソース信
号線S2をb端子で切り離す。その後、信号検出手段で
、欠陥信号を測定する。欠陥信号が検出されればクロス
ショートは、ソース信号線S4に、検出されなくなれば
、前記切り離したソース信号線に欠陥が発生していたこ
とがわかる。以上の手続きにより、欠陥発生箇所を複数
本共通にされたソース信号線のうちから1本に限定する
ことができる。次にゲート制御手段2によりゲート駆動
IC3を制御し、ゲート信号線G、のみにオン電圧を印
加し、前記オン電圧印加位置をGt、Gs・・・・・・
とシフトさせる。
各状態で、欠陥信号を信号検出手段15を用いて測定す
る。オン電圧印加位置をゲート信号線G3に印加したと
き、信号検出手段15はオン電圧が検出される。したが
って、前記オン電圧印加したゲート信号線とプローブを
位置決めしたソース信号線から、ゲート信号線G3とソ
ース信号線S4の交点にクロスジa −トが発生してい
ることを検出できる。以上の方法をパネルのすべてにお
こなうことによりクロスショート検査はおこなわれる。
る。オン電圧印加位置をゲート信号線G3に印加したと
き、信号検出手段15はオン電圧が検出される。したが
って、前記オン電圧印加したゲート信号線とプローブを
位置決めしたソース信号線から、ゲート信号線G3とソ
ース信号線S4の交点にクロスジa −トが発生してい
ることを検出できる。以上の方法をパネルのすべてにお
こなうことによりクロスショート検査はおこなわれる。
次に第3図を用いてパネルのG−Dショートの検出方法
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うにオン・オフ電圧を印加する。今、ここでは奇数番目
のゲート信号線にオフ電圧を、偶数番目のゲート信号線
にオン電圧を印加したとして説明する。次にプローブ9
をa。
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うにオン・オフ電圧を印加する。今、ここでは奇数番目
のゲート信号線にオフ電圧を、偶数番目のゲート信号線
にオン電圧を印加したとして説明する。次にプローブ9
をa。
b、c、d・・・・・・端子に順次位置決めをおこない
、各状態で信号検出手段15に欠陥信号が検出されない
かを測定する。今、G−Dショート25が発生し、また
TFTのTS43がオン状態になっているため、G、→
G−Dショート25→TS43→S3なる電流経路が生
じるため、プローブ9をa端子に圧接したとき欠陥信号
が検出される。したがって、a端子に接続されたソース
信号線上のTPTに欠陥が発生していることがわかる。
、各状態で信号検出手段15に欠陥信号が検出されない
かを測定する。今、G−Dショート25が発生し、また
TFTのTS43がオン状態になっているため、G、→
G−Dショート25→TS43→S3なる電流経路が生
じるため、プローブ9をa端子に圧接したとき欠陥信号
が検出される。したがって、a端子に接続されたソース
信号線上のTPTに欠陥が発生していることがわかる。
次に加工手段、3を用いて、ア箇所より順にa端子から
ソース信号線を切断していく。今、ア箇所を切断しても
信号検出手段15に欠陥信号が検出される。イ箇所を切
断したとき欠陥信号が検出されなくなることにより、ソ
ース信号線S3に接続されたTPTに欠陥が発生してい
ることがわかる。次にプローブ9をソース信号線S3に
圧接する。また、ゲート駆動IC3を制御し、ゲート信
号線G、のみにオン電圧を印加し、前記オン電圧印加位
置を順次シフトさせながら、各状態で欠陥信号が検出さ
れるかを測定する。今、ゲート信号線G4にオン電圧を
印加したとき、前述の経路により、欠陥信号が検出され
ることにより欠陥発生箇所を検出できる。
ソース信号線を切断していく。今、ア箇所を切断しても
信号検出手段15に欠陥信号が検出される。イ箇所を切
断したとき欠陥信号が検出されなくなることにより、ソ
ース信号線S3に接続されたTPTに欠陥が発生してい
ることがわかる。次にプローブ9をソース信号線S3に
圧接する。また、ゲート駆動IC3を制御し、ゲート信
号線G、のみにオン電圧を印加し、前記オン電圧印加位
置を順次シフトさせながら、各状態で欠陥信号が検出さ
れるかを測定する。今、ゲート信号線G4にオン電圧を
印加したとき、前述の経路により、欠陥信号が検出され
ることにより欠陥発生箇所を検出できる。
ただし、この場合、TPTのTM3.にG−D欠陥が発
生していても G4→G−D欠陥→TMff□→S。
生していても G4→G−D欠陥→TMff□→S。
なる経路が発生するため、どちらかを判定するためにプ
ローブ9をb端子に圧接した上で、工箇所を加工手段1
3で切断する。次にゲート信号線G。
ローブ9をb端子に圧接した上で、工箇所を加工手段1
3で切断する。次にゲート信号線G。
にオン電圧を印加したとき、信号検出手段15に欠陥信
号が検出された場合、TFTのTS、、のG−Dショー
ト、検出されない場合、TFTのTM、□のG−Dショ
ートと限定・検出することができる。
号が検出された場合、TFTのTS、、のG−Dショー
ト、検出されない場合、TFTのTM、□のG−Dショ
ートと限定・検出することができる。
以上の方法にパネルのG−Dショートを検出・検査する
ことができる。
ことができる。
次に第4図を用いてパネルのS−Dショートの検出方法
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うに、それぞれのゲート信号線にオン・オフ電圧を印加
する。今、ここでは奇数番目のゲート信号線にオン電圧
を、偶数番目のゲート信号線にオフ電圧を印加したとし
て説明する。次にプローブ日をb端子に、プローブ9を
a端子に圧接する。また同様の方法により、プローブ8
をd端子に、プローブ8をC端子に圧接するというふう
に、測定ブロック内で1本とばしのソース信号線に信号
印加手段10からの信号が、前記ソース信号線に隣接し
たソース信号線が信号検出手段15に接続されるように
順次プローブ8゜9の移動をして検査を1テなう。通常
信号印加手段10から印加される信号としては正電圧の
直流電圧が印加される。プローブ8をb端子に、プロー
ブ9をa端子に圧接して、信号印加手段1oがら電圧を
印加したとき、TPTのTS3□がオン状態がっS−D
ショート26が発生しているため、S z −T S
sz= P ’rz” S Dシミ )26→S
3なる電流経路が生じ、信号検出手段15に欠陥信号が
検出される。次にこの測定ブロック内のどのソース信号
線に欠陥が発生しているかを検出するために、加工手段
13を用いて、ア箇所にレーザ光を照射し、a端子から
切断する。今、ア箇所を切断しても信号検出手段15に
欠陥信号が検出されるため、イ箇所を切断する。すると
欠陥信号が検出されなくなる。次にプローブ9をソース
信号線S。
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うに、それぞれのゲート信号線にオン・オフ電圧を印加
する。今、ここでは奇数番目のゲート信号線にオン電圧
を、偶数番目のゲート信号線にオフ電圧を印加したとし
て説明する。次にプローブ日をb端子に、プローブ9を
a端子に圧接する。また同様の方法により、プローブ8
をd端子に、プローブ8をC端子に圧接するというふう
に、測定ブロック内で1本とばしのソース信号線に信号
印加手段10からの信号が、前記ソース信号線に隣接し
たソース信号線が信号検出手段15に接続されるように
順次プローブ8゜9の移動をして検査を1テなう。通常
信号印加手段10から印加される信号としては正電圧の
直流電圧が印加される。プローブ8をb端子に、プロー
ブ9をa端子に圧接して、信号印加手段1oがら電圧を
印加したとき、TPTのTS3□がオン状態がっS−D
ショート26が発生しているため、S z −T S
sz= P ’rz” S Dシミ )26→S
3なる電流経路が生じ、信号検出手段15に欠陥信号が
検出される。次にこの測定ブロック内のどのソース信号
線に欠陥が発生しているかを検出するために、加工手段
13を用いて、ア箇所にレーザ光を照射し、a端子から
切断する。今、ア箇所を切断しても信号検出手段15に
欠陥信号が検出されるため、イ箇所を切断する。すると
欠陥信号が検出されなくなる。次にプローブ9をソース
信号線S。
のみに圧接する。また、ゲート駆動IC3を制御し、ゲ
ート信号線G、のみにオン電圧を印加し、前記オン電圧
印加位置を順次シフトさせながら、各状態で欠陥信号が
検出されるかを測定する。今、ゲート信号線G3にオン
電圧を印加したとき、前述の経路により欠陥信号が検出
されることにより欠陥発生箇所を検出できる。以上の方
法によりパネルのS−D:>ボートを検出・検査するこ
とができる。
ート信号線G、のみにオン電圧を印加し、前記オン電圧
印加位置を順次シフトさせながら、各状態で欠陥信号が
検出されるかを測定する。今、ゲート信号線G3にオン
電圧を印加したとき、前述の経路により欠陥信号が検出
されることにより欠陥発生箇所を検出できる。以上の方
法によりパネルのS−D:>ボートを検出・検査するこ
とができる。
なお、本発明の検査装置および検査方法では対象を液晶
表示パネルとしたが、これに限定されるものではなく、
液晶注入前の液晶表示アレイと考えても同様の効果が得
られることは明らかである。
表示パネルとしたが、これに限定されるものではなく、
液晶注入前の液晶表示アレイと考えても同様の効果が得
られることは明らかである。
発明の効果
本発明の検査装置および検査方法では、ゲート制御手段
を用いて、パネルのゲート信号線にオンまたはオフ電圧
を印加する。したがって、ゲート信号線にはプローブな
どを用いて電気的接続をとる必要がない。ゆえに、検査
装置ではプローブ使用本数の大幅な低減および接触不良
の課題を消去できるという効果があり、検査方法では非
常に高速に検査をおこなえるという大きな効果がある。
を用いて、パネルのゲート信号線にオンまたはオフ電圧
を印加する。したがって、ゲート信号線にはプローブな
どを用いて電気的接続をとる必要がない。ゆえに、検査
装置ではプローブ使用本数の大幅な低減および接触不良
の課題を消去できるという効果があり、検査方法では非
常に高速に検査をおこなえるという大きな効果がある。
また、ソース信号線への電気的接続はソース信号線を複
数本共通にして、ブロック化した上でプローブを圧接す
るものであるから、検査装置および検査方法では前述と
同様の効果が得られる。また、ソース信号線側はブロッ
ク化にして非常に高速に検査をおこなうにもかかわらず
、加工手段を用いて、各ソース信号線を分離することが
でき、欠陥信号が流れる欠陥位置まで特定することがで
きる。
数本共通にして、ブロック化した上でプローブを圧接す
るものであるから、検査装置および検査方法では前述と
同様の効果が得られる。また、ソース信号線側はブロッ
ク化にして非常に高速に検査をおこなうにもかかわらず
、加工手段を用いて、各ソース信号線を分離することが
でき、欠陥信号が流れる欠陥位置まで特定することがで
きる。
ソース信号線を共通短絡化しておくことは、静電気によ
るパネルの破壊を防止で大きな効果がある。
るパネルの破壊を防止で大きな効果がある。
本発明の検査装置および検査方法では必要最少限の箇所
しか分離をおこなわないため、パネルの最終工程まで対
静電気特性を高めたままでパネルの製造をおこなうこと
ができ、その効果は大である。
しか分離をおこなわないため、パネルの最終工程まで対
静電気特性を高めたままでパネルの製造をおこなうこと
ができ、その効果は大である。
第1図は本発明の検査装置のブロック図、第2図〜第4
図は本発明の検査方法の説明図、第5図は従来の検査装
置のブロック図、第6図は従来の検査方法の説明図であ
る。 1.18・・・・・・制御手段、2・・・・・・ゲート
IC制御手段、3・・・・・・ゲートIC14・・・・
・・ゲート信号線、5゜6・・・・・・ソース信号線、
7・・・・・・積載台、8,9・・・・・・接続手段、
10・・・・・・信号印加手段、11.12.14.1
9゜20・・・・・・位置決め手段、13・・・・・・
加工手段、15・・・・・・信号検出手段、16・・・
・・・光線、17・・・・・・液晶表示パネル、21、
22・・・・・・プローブ、23・・・・・・抵抗値測
定手段、24・・・・・・クロスショート、25・・・
・・・G−Dショート、26・・・・・・S−Dショー
ト、GI)G、・・・・・・ゲート信号線、S I ”
”’ S I O”’ ”’ソース信号線、TS、、、
TM+ I−T S −9、T M s q・・・・・
・TFT、P、、−P、、・・・・・・絵系電極。 代理人の氏名 弁理士 粟野重孝 はか1名1−制御子
役 2− ケー)IO別カ乍乎役 3−−−ゲート駅前LC 4−=ゲート慴1号8に 5.6−−−ソース信号課 7−・−積載台 8、9− 按境チ役 10−信号印太U手役 If、 !2.74− 411次の手段13−7jtr
二子役 15−信号検出′4−役 16−光、家 I7・−寝之品表ホバ木し 富5図 I8−一一卸I御手f夫 19、 20 −−− イ、立4 ラ犬め 手 役2
/、 22−−−7・ローフ
図は本発明の検査方法の説明図、第5図は従来の検査装
置のブロック図、第6図は従来の検査方法の説明図であ
る。 1.18・・・・・・制御手段、2・・・・・・ゲート
IC制御手段、3・・・・・・ゲートIC14・・・・
・・ゲート信号線、5゜6・・・・・・ソース信号線、
7・・・・・・積載台、8,9・・・・・・接続手段、
10・・・・・・信号印加手段、11.12.14.1
9゜20・・・・・・位置決め手段、13・・・・・・
加工手段、15・・・・・・信号検出手段、16・・・
・・・光線、17・・・・・・液晶表示パネル、21、
22・・・・・・プローブ、23・・・・・・抵抗値測
定手段、24・・・・・・クロスショート、25・・・
・・・G−Dショート、26・・・・・・S−Dショー
ト、GI)G、・・・・・・ゲート信号線、S I ”
”’ S I O”’ ”’ソース信号線、TS、、、
TM+ I−T S −9、T M s q・・・・・
・TFT、P、、−P、、・・・・・・絵系電極。 代理人の氏名 弁理士 粟野重孝 はか1名1−制御子
役 2− ケー)IO別カ乍乎役 3−−−ゲート駅前LC 4−=ゲート慴1号8に 5.6−−−ソース信号課 7−・−積載台 8、9− 按境チ役 10−信号印太U手役 If、 !2.74− 411次の手段13−7jtr
二子役 15−信号検出′4−役 16−光、家 I7・−寝之品表ホバ木し 富5図 I8−一一卸I御手f夫 19、 20 −−− イ、立4 ラ犬め 手 役2
/、 22−−−7・ローフ
Claims (7)
- (1)液晶表示パネルに形成されたソース信号線と電気
的に接続をとるための接続手段と、前記接続手段の位置
決めをおこなう位置決め手段と、接続手段に接続され所
定の信号を発生・印加する信号印加手段と、接続手段に
接続された信号検出手段と、複数本短絡した前記ソース
信号線を分離する加工手段と、前記加工手段の位置決め
をおこなう位置決め手段と、液晶表示パネルに形成され
たゲート信号線に所定電圧を印加するゲート信号線制御
手段とを具備することを特徴とする液晶表示パネル検査
装置。 - (2)ゲート信号線制御手段は液晶表示パネルのゲート
信号線に接続されたゲート駆動ICを制御することによ
り前記ゲート信号線に所定電圧を印加することを特徴と
する請求項(1)記載の液晶表示パネル検査装置。 - (3)加工手段はレーザ光発生手段を具備することを特
徴とする請求項(1)記載の液晶表示パネル検査装置。 - (4)信号検出手段は電流の大きさ・極性と、電圧の大
きさ・極性のうち少なくとも一方を測定できることを特
徴とする請求項(1)記載の液晶表示パネル検査装置。 - (5)ゲート信号線に前記信号線に接続されたスイッチ
ング素子を動作状態にする電圧または動作しない状態に
する電圧を印加し、ソース信号線を複数本共通にした状
態で前記信号線に重畳される信号を検出し、前記信号線
に信号が検出された場合、光学的・化学的あるいは機械
的手段を用いて前記ソース信号線を個々に分離し、各々
の信号線に重畳されている信号を検出することにより検
査をおこなうことを特徴とする液晶表示パネルの検査方
法。 - (6)ゲート信号線に接続されたゲート駆動用ICを動
作させることによりゲート信号線に所定電圧を印加する
ことを特徴とする請求項(5)記載の液晶表示パネルの
検査方法。 - (7)複数本共通されたソース信号線は光学的手段を用
いて分離することを特徴とする請求項(5)記載の液晶
表示パネルの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321018A JPH02165066A (ja) | 1988-12-19 | 1988-12-19 | 液晶表示パネル検査装置および検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321018A JPH02165066A (ja) | 1988-12-19 | 1988-12-19 | 液晶表示パネル検査装置および検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02165066A true JPH02165066A (ja) | 1990-06-26 |
Family
ID=18127874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63321018A Pending JPH02165066A (ja) | 1988-12-19 | 1988-12-19 | 液晶表示パネル検査装置および検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02165066A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146745A1 (ja) * | 2009-06-15 | 2010-12-23 | シャープ株式会社 | 表示パネルの検査方法、及び表示装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5895383A (ja) * | 1981-11-30 | 1983-06-06 | 株式会社東芝 | マトリクス形表示装置 |
JPS63292113A (ja) * | 1987-05-26 | 1988-11-29 | Matsushita Electric Ind Co Ltd | アクテイブマトリクス表示装置の製造方法 |
-
1988
- 1988-12-19 JP JP63321018A patent/JPH02165066A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5895383A (ja) * | 1981-11-30 | 1983-06-06 | 株式会社東芝 | マトリクス形表示装置 |
JPS63292113A (ja) * | 1987-05-26 | 1988-11-29 | Matsushita Electric Ind Co Ltd | アクテイブマトリクス表示装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146745A1 (ja) * | 2009-06-15 | 2010-12-23 | シャープ株式会社 | 表示パネルの検査方法、及び表示装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7545162B2 (en) | Method and apparatus for inspecting and repairing liquid crystal display device | |
JP5628410B2 (ja) | 欠陥検査方法、欠陥検査装置、及び基板の製造方法 | |
JP3150324B2 (ja) | 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法 | |
KR0142014B1 (ko) | 표시장치의 검사장치 및 검사방법 | |
JP5352066B2 (ja) | 電子回路基板の製造装置 | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
JPH02165066A (ja) | 液晶表示パネル検査装置および検査方法 | |
WO2017168530A1 (ja) | 基板の配線経路の検査方法及び検査システム | |
KR20070033699A (ko) | 박막트랜지스터 기판 및 그 검사와 수리방법 | |
JP2012078127A (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
JPH02135490A (ja) | アクティブマトリックスアレイおよびその検査方法 | |
KR20080000157A (ko) | 액정패널용 멀티 어레이 기판 | |
JPH03161947A (ja) | Lcdプローブ装置 | |
JP2000214423A (ja) | 液晶表示装置の検査方法および検査装置 | |
JPH02136761A (ja) | 液晶表示パネル検査装置 | |
JPH03259223A (ja) | 薄膜トランジスタ基板検査装置 | |
JPH03259184A (ja) | 薄膜トランジスタ基板の検査装置 | |
JP3177330B2 (ja) | アクティブマトリクス表示装置の検査装置及び検査方法 | |
JP2507085B2 (ja) | アクティブマトリクス基板の検査方法 | |
JP2002040075A (ja) | アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法 | |
JPH1090359A (ja) | 波形プローブ装置およびこれを用いる検査方法 | |
JPH04219790A (ja) | 短絡欠陥位置検出方法および短絡欠陥修繕装置 | |
JPH087349B2 (ja) | 液晶表示パネルの検査装置およびその検査方法 |