JPWO2004109377A1 - アレイ基板およびアレイ基板の検査方法 - Google Patents

Abstract

アレイ基板（１０１）は基板と、基板上に金属で形成された配線（５０）と、を備えている。配線（５０）の幅領域（Ｗ）内には、金属部分を一部抜き取ることによりマーク（Ｍ）が形成されている。

Description

この発明は、アレイ基板およびアレイ基板の検査方法に関する。

液晶表示パネルは、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。液晶表示パネルは、複数の画素電極がマトリクス状に配置されるアレイ基板と、複数の画素電極に対向する対向電極を有した対向基板と、アレイ基板と対向基板との間に保持される液晶層と、を有する。
アレイ基板は、マトリクス状に配列される複数の画素電極、複数の画素電極の行に沿って配置される複数の走査線、複数の画素電極の列に沿って配列される複数の信号線、及びこれら走査線と信号線の交差位置近傍に配置される複数のスイッチング素子を有する。更に、アレイ基板の一部には、走査線および信号線と電気的な接続を得るために複数のパッドが配置されている。
一般に、アレイ基板は、アレイ基板より寸法の大きいマザー基板上に複数形成される。このマザー基板には、アライメントマークが形成されており、これはアレイ基板の外側に位置し、アレイ基板の位置を検出するために形成されている。例えば、特開２００３−４５８８号公報に示されるように、このアライメントマークは、アレイ基板を検査するとき、その基準となる位置決めを行なうために利用される。アライメントマークを確認する際は、モニタに写ったアライメントマークを見ることにより確認される。

上記のように、マザー基板上には複数のアレイ基板が面付けされている。しかしながら、アライメントマークを形成した場合、マザー基板上に面付けされる複数のアレイ基板の相互の間隔が広くなる。このことは、マザー基板の面積が効率良く利用されていないことである。
この発明は以上の点に鑑みなされたもので、その目的は、マザー基板上に複数形成されるアレイ基板の間隔を微小化することができ、このようにしてもアレイ基板の位置を確認することができるアレイ基板およびアレイ基板の検査方法を提供することにある。
上記課題を解決するため、本発明の態様に係るアレイ基板は、複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置され、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた規定パッド群と、前記基板の辺の内側に沿って金属で形成された配線と、を備え、前記配線の幅領域内には、金属部分を一部抜き取ることによりマークが形成されている。
また、本発明の他の態様に係るアレイ基板の検査方法は、複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置され、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた規定パッド群と、前記基板上であるとともにこの基板の辺の内側に沿って金属で形成された配線と、を備えたアレイ基板の検査方法において、前記基板上に形成された配線の幅領域内の金属部分を予め抜き取って、前記配線の幅領域内にマークを形成し、前記アレイ基板上を電子ビームで走査して前記マークの位置を検出し、前記検出したマークの位置の情報に基づいて、前記電子ビームの基準位置を制御する。

図１は本発明の実施の形態に係るアレイ基板の電源配線を示す概略平面図である。
図２はアレイ基板を備えた液晶表示パネルの概略断面図である。
図３は図２に示した液晶表示パネルの一部を示す斜視図である。
図４はマザー基板を利用して構成されたアレイ基板の配列例を示す平面図である。
図５は図４に示したアレイ基板の概略平面図である。
図６は図５に示したアレイ基板の画素領域の一部を拡大して示す概略平面図である。
図７は図６に示したアレイ基板を備えた液晶表示パネルの概略断面図である。
図８は本発明の実施の形態に係る電子ビームテスタの基本構成図である。
図９は本発明の実施の形態に係る電子ビームテスタを含むアレイ基板の検査装置の概略構成図である。
図１０はアレイ基板の検査方法を説明するために示したフローチャートの一例である。

以下、図面を参照しながらこの発明の実施の形態に係るアレイ基板およびアレイ基板の検査方法について詳細に説明する。始めに、アレイ基板を備えた液晶表示パネルについて説明する。
図２および図３に示すように、液晶表示パネルは、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３と、を備える。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合されており、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。
次に、図４を参照して、アレイ基板１０１について詳述する。図４には、アレイ基板１０１より大きな寸法の基板としてのマザー基板１００を示し、このマザー基板を利用して６つのアレイ基板１０１が構成された例を示している。このように、アレイ基板１０１は、一般に、マザー基板１００上に面付けされている。アレイ基板１０１は互いに所定の間隔を置いて配置されており、ここでは１つのアレイ基板１０１を代表してその構成を説明する。
図５に示すように、アレイ基板１０１はこの基板のほぼ中央に位置した矩形状の画素領域３０を含む。走査線駆動回路４０は、アレイ基板１０１の端部に位置するとともに画素領域３０の外側領域に配置されている。アレイ基板１０１は、規定パッド群ＰＤｐを備え、この規定パッド群ＰＤｐは、アレイ基板のエッジラインの一側に沿って並ぶ。規定パッド群ＰＤｐは、外部からこのアレイ基板に対して、駆動信号か映像信号を供給するために設けられている。規定パッド群ＰＤｐは、電子ビームテスタ（以下、ＥＢテスタと称する）を用いた検査用の信号を入出力するために設けられている。アレイ基板１０１の周縁には、パッド群ＰＤｐと接続された電源用の配線（以下、電源配線と称する）５０が配置されている。電源配線５０には、後述する対向基板１０２の対向電極に印加する電圧が入力される。
マザー基板上には、複数のアレイ基板が形成されており、複数のアレイ基板はエッジｅ（図４）に沿って並んでいる。後の工程で対向基板１０２と貼りあわされたあと、このエッジｅ部分でマザー基板が切断されることで、複数のセルが互いに切出されそして分離される。
図１を参照して、図５に示した円Ａで囲む部分を拡大して更に電源配線５０を説明する。金属部分として電源配線５０は、所定の幅領域Ｗを有している。電源配線５０の幅領域Ｗ内には、マークとして、例えば十字形のマークＭが形成されている。十字形のマークＭは、金属部分を予め一部抜き取ることにより形成されている。
図６、図７を参照して、図５に示した画素領域３０の一部をとり出して更に説明する。図６はアレイ基板の画素領域３０を拡大して示す平面図、図７は液晶表示パネルの画素領域を拡大して示す断面図である。アレイ基板１０１はガラス基板等の透明な絶縁基板としての基板１１１を有している。画素領域３０において、基板１１１上には、複数の信号線Ｘ、および複数の走査線Ｙがマトリクス状に配置され、信号線と走査線との各交差部近傍にスイッチング素子として薄膜トランジスタ（以下、ＴＦＴと称する）ＳＷ（図６の円１７１で囲む部分参照）が設けられている。
ＴＦＴＳＷは、ポリシリコンで形成されソース／ドレイン領域１１２ａ、１１２ｂを有した半導体膜１１２と、走査線Ｙの一部を延在したゲート電極１１５ｂと、を有している。ここで、信号線Ｘ、走査線Ｙを形成する際、電源配線５０（図１、図５参照）が形成され、これらは同一の材料で形成されている。
また、基板１１１上には、補助容量素子１３１を形成するストライプ状の補助容量線１１６が複数形成され、走査線Ｙと平行に延びている。この部分に画素電極Ｐが形成されている（図６の円１７２で囲む部分と図７参照）。
詳細に述べると、基板１１１上には、半導体膜１１２と、補助容量下部電極１１３と、が形成され、これら半導体膜および補助容量下部電極１１３を含む基板上にゲート絶縁膜１１４が成膜されている。ここで、補助容量下部電極１１３は、半導体膜１１２と同様ポリシリコンで形成されている。ゲート絶縁膜１１４上に、走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６が配設されている。補助容量線１１６および補助容量下部電極１１３はゲート絶縁膜１１４を介し対向配置されている。走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６を含むゲート絶縁膜１１４上には層間絶縁膜１１７が成膜されている。
層間絶縁膜１１７上には、コンタクト電極１２１、および信号線Ｘが形成されている。コンタクト電極１２１は、それぞれコンタクトホールを介して、半導体膜１１２のソース／ドレイン領域１１２ａ、および画素電極Ｐにそれぞれ接続されている。コンタクト電極１２１は補助容量下部電極１１３に接続されている。信号線Ｘはコンタクトホールを介して、半導体膜のソース／ドレイン領域１１２ｂと接続されている。
コンタクト電極１２１、信号線Ｘ、および層間絶縁膜１１７に重ねて保護絶縁膜１２２が形成され、更に、保護絶縁膜１２２上には、それぞれストライプ状の緑色の着色層１２４Ｇ、赤色の着色層１２４Ｒ、および青色の着色層１２４Ｂが隣接し交互に並んで配設されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂはカラーフィルタを構成している。
着色層１２４Ｇ、１２４Ｒ、１２４Ｂ上には、ＩＴＯ（インジウム・すず酸化物）等の透明な導電膜により画素電極Ｐがそれぞれ形成されている。そして、各画素電極Ｐは、着色層および保護絶縁膜１２２に形成されたコンタクトホール１２５を介してコンタクト電極１２１に接続されている。画素電極Ｐの周縁部は、補助容量線１１６および信号線Ｘに重なっている。ここで、画素電極Ｐに接続された補助容量素子１３１は、電荷を蓄積する補助容量として機能する。
着色層１２４Ｒ、１２４Ｇ上には、柱状スペーサ１２７が形成されている。全てを図示しないが、柱状スペーサ１２７は各着色層上に所望の密度で複数本形成されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂおよび画素電極Ｐ上には、配向膜１２８が形成されている。
対向基板１０２は、透明な絶縁基板として基板１５１を有している。この基板１５１上には、ＩＴＯ等の透明材料で形成された対向電極１５２および配向膜１５３が順次形成されている。
図８を参照して、ＥＢテスタを用いたアレイ基板１０１の検査方法について説明する。ここでは、基板上に形成されたＴＦＴＳＷ、補助容量素子１３１、および画素電極Ｐを含む画素部２０３の電圧に依存する２次電子を検出する場合について説明する。
まず、信号発生器および信号解析器３０２に接続される複数のプローブは対応する複数のパッド２０１に接続される。信号発生器および信号解析器３０２から出力される駆動信号は、プローブおよびパッド２０１を介して画素部２０３に供給される。駆動信号が画素部２０３に供給された後、この画素部には、電子線源３０１から放出される電子ビームＥＢが照射される。この照射によって画素部２０３の電圧を表す２次電子ＳＥが放出され、この２次電子ＳＥは、電子検出器ＤＥで検出される。２次電子ＳＥは、放出される個所の電圧に比例する。
電子検出器ＤＥで検出した２次電子の情報は、画素部２０３の解析のために信号発生器および信号解析器３０２に送られる。ここで、電圧変化は、画素部２０３の状態を示している。これにより、各画素部２０３の画素電極Ｐの電圧の状態を検査することが可能である。つまり画素部２０３に欠陥がある場合、ＥＢテスタによってその欠陥を検出することができる。ここでの検査は、画素電極Ｐ自体の不良だけではなく、画素電極に接続されているＴＦＴＳＷの不良、補助容量素子の不良、等々、画素電極に関する素子の検査を意味する。
図９を参照して、ＥＢテスタを用いたアレイ基板１０１の検査方法およびアレイ基板の検査装置について説明する。まず、アレイ基板１０１の検査に用いる検査装置の構成を説明する。この検査装置には、電気的テスタと電子ビームテスタとが一体化して設けられている。真空チャンバー３１０には、電子ビーム走査器３００が設けられている。真空チャンバー３１０内には、アレイ基板１０１を収容することができ、また取り出すこともできる。真空チャンバー３１０内には、電子検出器３５０が設けられている。真空チャンバー３１０内には、プローブユニット３４０も配置され、プローブユニット３４０は、その複数のプローブをアレイ基板１０１の対応するパッドに接触させることができる。このコントロールは、図示しないがロボットにより精度良く行なわれる。
真空チャンバー３１０の側壁には、封止コネクタ３１１が設けられている。この封止コネクタ３１１は、真空チャンバー３１０内部を気密状態に維持しながら、内部のプローブユニット３４０、電子検出器３５０などを外部の各対応するユニットに接続するためのものである。真空チャンバー３１０の外側には制御装置３２０が配置されている。制御装置３２０は、信号源部３２１、駆動回路制御部３２２、信号解析部３２３、これらを制御する制御部３２４、入出力部３２５を有する。
制御部３２４は、駆動回路制御部３２２を制御し、プローブユニット３４０を介してアレイ基板１０１上の駆動回路の検査を行うことができる。また駆動回路制御部３２２は、アレイ基板１０１上の規定パッド群を介して、アレイ基板１０１上の素子をドライブすることができる。このときは、信号源部３２１からの信号もアレイ基板上の規定パッド群に与えられ、各画素部の補助容量に対する電荷チャージを実現する。
駆動回路制御部３２２は、電子ビーム走査器３００を制御し、アレイ基板１０１の画素部を走査することができる。このとき画素部から放出される２次電子は、電子検出器３５０によって検出され、その検出情報は、信号解析部３２３に送られる。信号解析部３２３は、電子検出器３５０からの検出情報を解析し、また制御部３２４からの位置情報（検出した画素のアドレス）を参照し、画素部の状態を判断する。
上記した検査装置を用いて、アレイ基板１０１の画素部の検査を行うが、検査を行うに先立ってアレイ基板１０１と電子線源３０１との相対位置関係を把握しておく必要がある。この相対位置関係情報に基づいて、電子ビームを適宜偏向させ、アレイ基板１０１に存在する微小な画素電極Ｐのそれぞれに的確に電子ビームを照射する必要がある。以下に、この相対位置関係の検出方法を説明する。
真空チャンバ３１０内に大まかな位置を合わせた状態でアレイ基板１０１が配置され、アレイ基板１０１の規定パッド群ＰＤｐと検査装置のプローブユニット３４０とが接続し、アレイ基板１０１に駆動信号が供給され、画素電極Ｐに電荷がチャージされるが、このとき、同時にアレイ基板１０１の電源配線５０にも信号が供給され電荷がチャージされる。ここで、予め電源配線５０に形成してあるマークＭの近傍に電子ビームを照射しその２次電子を電子検出器３５０で検出することにより、電荷のチャージされていない部分、即ちマークＭの位置を検出する。この位置情報を基準にして相対位置の微調整及び電子ビームを走査する際の電子ビームの偏向の度合いを決定し、その後各画素電極Ｐに対して的確に電子ビームを照射して検査を行う。
制御部３２４は、マークＭの位置を基準として、電子ビームの走査エリアを制御することができる。
図１０には、制御部３２４に設定されたフローチャートの一例であり、このフローはマークＭを検出するための手順を示している。アライメントがスタートすると（ステップＳ１）、制御部３２４は、電子ビーム走査器３００を制御し、マークＭ近傍のエリアのビーム走査を実行させる（ステップＳ２）。２次電子ＳＥは、電子検出器３５０で検出され、検出情報は信号解析部３２３で解析され、解析結果が制御部３２４に送られる。
マークＭが検出されると（ステップＳ３）、制御部３２４は、ビーム走査エリアを修正し（ステップＳ４）、アレイ基板上を確実に電子ビームが走査するように制御する。アライメントが終了すると（ステップＳ５）、次に実際の検査が開始される。検査内容としては、各種の内容がある。
以上のように構成された、アレイ基板およびアレイ基板の検査方法によれば、マークＭをアレイ基板１０１内に形成することにより、マザー基板１００上に面付けされるアレイ基板の間隔を微小化することができる。これにより、マザー基板１００に面付けするアレイ基板の面付け数を増加させることができる。例えば、マザー基板１００上に品種の異なるアレイ基板を面付けする場合等に有効である。また、アレイ基板１０１の外側にはアライメントマークを形成しないため、アレイ基板の外側領域には、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）等のパターンを配置することができる。
アレイ基板１０１内に形成されたマークＭの位置をＥＢテスタで検出することにより、基板上の画素部の位置を把握することができる。このため、画素部の状態を検査する際、予め画素部の位置を把握した状態で検査することができる。マークＭはアレイ基板１０１の電源配線５０内に設けられるため、製造工程を増やすことなく形成することができる。
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、上記したマークＭの形状は十字形に限るものではなく、三角や四角等の形状でも良い。また、本実施の形態においては、製品となったときに対向電極へ電圧を供給するための電源配線５０にマークＭを形成したが、その他、例えばアレイ基板上に作りこまれた駆動回路へＶＤＤやＶＳＳ等の電源を供給するための配線でもかまわない。さらには、マークＭを形成するのは電源配線に限らず、その他の各種配線に形成してもかまわない。

この発明によれば、マザー基板上に複数形成されるアレイ基板の間隔を微小化することができ、このようにしてもアレイ基板の位置を確認することができるアレイ基板およびアレイ基板の検査方法を提供することができる。

Claims (5)

1. 複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置され、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた規定パッド群と、前記基板の辺の内側に沿って金属で形成された配線と、を備え、
   前記配線の幅領域内には、金属部分を一部抜き取ることによりマークが形成されているアレイ基板。
2. 前記マークは十字形である請求項１に記載のアレイ基板。
3. 前記マークが形成された配線は電源用の配線である請求項１に記載のアレイ基板。
4. 複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置され、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた規定パッド群と、前記基板上であるとともにこの基板の辺の内側に沿って金属で形成された配線と、を備えたアレイ基板の検査方法において、
   前記基板上に形成された配線の幅領域内の金属部分を予め抜き取って、前記配線の幅領域内にマークを形成し、
   前記アレイ基板上を電子ビームで走査して前記マークの位置を検出し、
   前記検出したマークの位置の情報に基づいて、前記電子ビームの基準位置を制御するアレイ基板の検査方法。
5. 前記アレイ基板はマザー基板に複数個形成されている請求項４に記載のアレイ基板の検査方法。

Images