JPS63181418A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63181418A JPS63181418A JP1471287A JP1471287A JPS63181418A JP S63181418 A JPS63181418 A JP S63181418A JP 1471287 A JP1471287 A JP 1471287A JP 1471287 A JP1471287 A JP 1471287A JP S63181418 A JPS63181418 A JP S63181418A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- temperature
- time
- implantation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000000137 annealing Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 abstract description 19
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract 2
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000004913 activation Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- AHOUBRCZNHFOSL-YOEHRIQHSA-N (+)-Casbol Chemical compound C1=CC(F)=CC=C1[C@H]1[C@H](COC=2C=C3OCOC3=CC=2)CNCC1 AHOUBRCZNHFOSL-YOEHRIQHSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、結晶欠陥の少ない、イオン注入層の形成方法
に関するものである。
に関するものである。
従来の技術
超LSIの半導体基板に素子を形成する方法として、半
導体基板にイオン注入法によりキャリア源となる不純物
を注入し、アニールによって活性化を行い、p型層ある
いはn型層を形成する方法は、不純物濃度および深さの
制御性が良いことから、広(用いられている。しかし、
イオン注入法は、不純物のイオン粒子を10keV〜5
00keVの高エネルギーで半導体基板中に注入するた
め、多(の結晶欠陥を生じさせる。したがって、良好な
結晶性を持つ注入層を形成するためには、1000℃以
上の高温の熱処理(アニール)が必要となる。例えば、
n−チャンネルMO3LSIのソース・ドレイン領域の
形成は、5i(100)面のp型10〜2oΩ・cmの
p型Si基板の(100)結晶方位面のものに砒素(A
s)イオンを、加速エネルギー40keVで、注入量5
X1015 個/ ciの注入を行って形成している。
導体基板にイオン注入法によりキャリア源となる不純物
を注入し、アニールによって活性化を行い、p型層ある
いはn型層を形成する方法は、不純物濃度および深さの
制御性が良いことから、広(用いられている。しかし、
イオン注入法は、不純物のイオン粒子を10keV〜5
00keVの高エネルギーで半導体基板中に注入するた
め、多(の結晶欠陥を生じさせる。したがって、良好な
結晶性を持つ注入層を形成するためには、1000℃以
上の高温の熱処理(アニール)が必要となる。例えば、
n−チャンネルMO3LSIのソース・ドレイン領域の
形成は、5i(100)面のp型10〜2oΩ・cmの
p型Si基板の(100)結晶方位面のものに砒素(A
s)イオンを、加速エネルギー40keVで、注入量5
X1015 個/ ciの注入を行って形成している。
注入後の活性化は、1000℃の温度で約30分の通常
の電気炉(FA)によるアニール法で行われている。こ
の場合の注入層の接合深さは約0.2μmでシート抵抗
値は約40Ω/口となり、この場合のAs原子の注入量
に対する電気的活性化率は60〜70%と低い。また注
入層のアニール後の残留欠陥も多い。
の電気炉(FA)によるアニール法で行われている。こ
の場合の注入層の接合深さは約0.2μmでシート抵抗
値は約40Ω/口となり、この場合のAs原子の注入量
に対する電気的活性化率は60〜70%と低い。また注
入層のアニール後の残留欠陥も多い。
発明が解決しようとする問題点
イオン注入後のアニール温度は、高温で行えば活性化が
良くなり、結晶欠陥も減少するが、注入層からの不純物
拡散が生じ、接合深さが深くなり、接合容量の増大、ゲ
ート実効長の減少など不都合を生じる。また低温で行え
ば、接合深さが浅(できるが、活性化が低く、結晶欠陥
が多量残留する。さらに微細化が進み、メガビットのダ
イナミック・ランダム・アクセスメモリ(DRAM)プ
ロセスでは、接合深さを浅くする必要がある。
良くなり、結晶欠陥も減少するが、注入層からの不純物
拡散が生じ、接合深さが深くなり、接合容量の増大、ゲ
ート実効長の減少など不都合を生じる。また低温で行え
ば、接合深さが浅(できるが、活性化が低く、結晶欠陥
が多量残留する。さらに微細化が進み、メガビットのダ
イナミック・ランダム・アクセスメモリ(DRAM)プ
ロセスでは、接合深さを浅くする必要がある。
この実施方法の一例として、イオン注入後のアニールを
アニール時間が20〜30分程度の長時間による通常の
電気炉を用いる方法ではその温度を900℃〜800℃
の低温にしなければならない。しかし、このような低温
では注入されたイオンの活性化は、900℃では約30
%、800℃テハ約25%であり、1000℃での60
〜70%、1100℃での90%という通常の場合の活
性化率と比較すると、非常に小さく、残留欠陥も多い。
アニール時間が20〜30分程度の長時間による通常の
電気炉を用いる方法ではその温度を900℃〜800℃
の低温にしなければならない。しかし、このような低温
では注入されたイオンの活性化は、900℃では約30
%、800℃テハ約25%であり、1000℃での60
〜70%、1100℃での90%という通常の場合の活
性化率と比較すると、非常に小さく、残留欠陥も多い。
このため、素子を形成した場合にこの接合での電流のリ
ークやキャリアのライフタイムの劣化が大きな問題とな
る。
ークやキャリアのライフタイムの劣化が大きな問題とな
る。
問題点を解決するための手段
本発明は、イオン注入後、1000℃以下の低温で長時
間の電気炉による第一のアニールで、注入−次欠陥の回
復と、注入により形成されたアモルファス層のエピタキ
シャル成長による単結晶化とを行い、次いで第一のアニ
ール時の温度より高温で1秒〜500秒程度の短時間ア
ニール(RTA)法、例えば、ランプアニール法による
第二のアニールを行う工程をそなえたものである。
間の電気炉による第一のアニールで、注入−次欠陥の回
復と、注入により形成されたアモルファス層のエピタキ
シャル成長による単結晶化とを行い、次いで第一のアニ
ール時の温度より高温で1秒〜500秒程度の短時間ア
ニール(RTA)法、例えば、ランプアニール法による
第二のアニールを行う工程をそなえたものである。
作用
この低温で長時間のアニールと高温で短時間の2段階ア
ニールによって、注入層からの不純物拡散を抑え、活性
化が高く、注入層の結晶欠陥を少なくする結晶性の良い
注入層を形成することができる。
ニールによって、注入層からの不純物拡散を抑え、活性
化が高く、注入層の結晶欠陥を少なくする結晶性の良い
注入層を形成することができる。
実施例
本発明の方法によるイオン注入層のアニール法について
、Si基板にAsイオン注入を行った注入層を例に、第
1図のプロセス・ステップにより、説明する。
、Si基板にAsイオン注入を行った注入層を例に、第
1図のプロセス・ステップにより、説明する。
第1図のステップ1で、p型10〜20Ω・備の5i(
100)基板を用い、次に、ステップ2で、選択酸化膜
の形成法によりイオン注入窓を形成する。次いで、ステ
ップ3で、イオン注入法により、Asイオンを加速エネ
ルギー40keVまたは20keVで注入量5X101
5個/cdの注入を行う。次に、ステップ4で、第一の
アニールとして電気炉(FA)によりN2ガス中で20
分のアニールを行った。この第一のアニール後に、残留
する欠陥を熱波信号を用いて測定した。この結果を第2
図のFA後の所にプロットした。縦軸の熱波信号強度(
単位TWユニット)は注入層の欠陥量にほぼ比例してい
る。この測定法ではSi基板の表面から深さ約3μmま
での欠陥量の積算値を測定している。熱波信号の測定値
は、40keVで注入した試料については20keVで
注入した試料よりかなり大きな値を示し、欠陥量が多い
ことを示している。次にステップ5では、第二のアニー
ルとして、短時間アニール法(RTA)の一つであるパ
ロゲンランプを用いたランプアニールにより、N2中で
1050℃の温度で10秒のアニールを行った。第二の
アニール後同じく残留欠陥を熱波信号により測定した。
100)基板を用い、次に、ステップ2で、選択酸化膜
の形成法によりイオン注入窓を形成する。次いで、ステ
ップ3で、イオン注入法により、Asイオンを加速エネ
ルギー40keVまたは20keVで注入量5X101
5個/cdの注入を行う。次に、ステップ4で、第一の
アニールとして電気炉(FA)によりN2ガス中で20
分のアニールを行った。この第一のアニール後に、残留
する欠陥を熱波信号を用いて測定した。この結果を第2
図のFA後の所にプロットした。縦軸の熱波信号強度(
単位TWユニット)は注入層の欠陥量にほぼ比例してい
る。この測定法ではSi基板の表面から深さ約3μmま
での欠陥量の積算値を測定している。熱波信号の測定値
は、40keVで注入した試料については20keVで
注入した試料よりかなり大きな値を示し、欠陥量が多い
ことを示している。次にステップ5では、第二のアニー
ルとして、短時間アニール法(RTA)の一つであるパ
ロゲンランプを用いたランプアニールにより、N2中で
1050℃の温度で10秒のアニールを行った。第二の
アニール後同じく残留欠陥を熱波信号により測定した。
第二のアニール後の熱波信号を第2図[FA十RTA(
II)]に示したが、第一アニール後の熱波信号値[F
A]に比較して、大幅な減少を示している。これは注入
層の欠陥量が大幅に減少したことを示している。この欠
陥量の減少は加速エネルギー40keVと20keVと
も見られた。比較のため第二の短時間アニールを900
℃の温度で実施した場合の熱波信号強度を[FA+RT
A(1)]に示したが、この場合には逆に増加を示した
。
II)]に示したが、第一アニール後の熱波信号値[F
A]に比較して、大幅な減少を示している。これは注入
層の欠陥量が大幅に減少したことを示している。この欠
陥量の減少は加速エネルギー40keVと20keVと
も見られた。比較のため第二の短時間アニールを900
℃の温度で実施した場合の熱波信号強度を[FA+RT
A(1)]に示したが、この場合には逆に増加を示した
。
このようにして形成されたAs注入層の接合深さは、F
Aのみの場合、FA+RTA(II)の場合も同じ0.
2μmであった。これは、第二のアニールでは短時間の
ため高温であってもほとんど注入層からのAsの拡散が
起らないことを示している。Asの拡散では第二のアニ
ール時間が500秒程度以上と大きくなれば第一の電気
炉アニールと同程度のアニール時間になることから接合
深さの増大が顕著になり、浅い接合形成には好ましくな
い。また1秒以下のアニール時間ではアニール効果は少
ない。
Aのみの場合、FA+RTA(II)の場合も同じ0.
2μmであった。これは、第二のアニールでは短時間の
ため高温であってもほとんど注入層からのAsの拡散が
起らないことを示している。Asの拡散では第二のアニ
ール時間が500秒程度以上と大きくなれば第一の電気
炉アニールと同程度のアニール時間になることから接合
深さの増大が顕著になり、浅い接合形成には好ましくな
い。また1秒以下のアニール時間ではアニール効果は少
ない。
発明の効果
本発明によれば、低温での第一のアニールの後、高温で
短時間の第二のアニールを行うことにより、浅い接合で
欠陥量の少い注入層を形成することができる。
短時間の第二のアニールを行うことにより、浅い接合で
欠陥量の少い注入層を形成することができる。
第1図は本発明の方法によりイオン注入層のアニールを
行うプロセスを説明するためのステップ分解図、第2図
は電気炉アニール(FA)による第一のアニール後と、
ランプアニール(RTA>による第二のアニール後に測
定した熱波信号強度の特性図である。 1・・・・・・Si基板準備ステップ、2・・・・・・
パターン形成ステップ、3・・・・・・イオン注入ステ
ップ、4・・・・・・第一アニールステップ、5・・・
・・・第ニアニールステップ。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図
行うプロセスを説明するためのステップ分解図、第2図
は電気炉アニール(FA)による第一のアニール後と、
ランプアニール(RTA>による第二のアニール後に測
定した熱波信号強度の特性図である。 1・・・・・・Si基板準備ステップ、2・・・・・・
パターン形成ステップ、3・・・・・・イオン注入ステ
ップ、4・・・・・・第一アニールステップ、5・・・
・・・第ニアニールステップ。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図
Claims (2)
- (1)半導体基板にイオン注入を行なった後、比較的低
温で長時間の第一の熱処理を行ない、その後、前記第一
の熱処理時の温度より高温で1秒〜500秒の短時間の
第二の熱処理を行なうことを特徴とする半導体装置の製
造方法。 - (2)第二の熱処理をランプアニール炉により実施する
工程をそなえたことを特徴とする特許請求の範囲第(1
)項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014712A JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014712A JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63181418A true JPS63181418A (ja) | 1988-07-26 |
JPH0795537B2 JPH0795537B2 (ja) | 1995-10-11 |
Family
ID=11868763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62014712A Expired - Lifetime JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0795537B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296583A (ja) * | 1988-09-30 | 1990-04-09 | Toshiba Silicone Co Ltd | アミノアルキルアルコキシシランの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211221A (ja) * | 1983-05-17 | 1984-11-30 | Nippon Denso Co Ltd | イオン注入した半導体の熱処理方法 |
JPS60119718A (ja) * | 1983-12-01 | 1985-06-27 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-01-23 JP JP62014712A patent/JPH0795537B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211221A (ja) * | 1983-05-17 | 1984-11-30 | Nippon Denso Co Ltd | イオン注入した半導体の熱処理方法 |
JPS60119718A (ja) * | 1983-12-01 | 1985-06-27 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296583A (ja) * | 1988-09-30 | 1990-04-09 | Toshiba Silicone Co Ltd | アミノアルキルアルコキシシランの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0795537B2 (ja) | 1995-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
JP3992211B2 (ja) | Cmosfetの製造方法 | |
JPS6362227A (ja) | P型ド−パントの特性のその他のp型ド−パントでの修正 | |
US4889819A (en) | Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate | |
JPH0817841A (ja) | 半導体基板,半導体装置及び半導体装置の製造方法 | |
JPS63181418A (ja) | 半導体装置の製造方法 | |
JPH09190984A (ja) | 半導体素子のウェル形成方法 | |
JP2943369B2 (ja) | 半導体基板の製造方法 | |
JPH0526343B2 (ja) | ||
JPH02224223A (ja) | 半導体装置 | |
JPH0575041A (ja) | Cmos半導体装置 | |
JP2744022B2 (ja) | 半導体装置の製造方法 | |
JPH0521461A (ja) | 半導体装置の製造方法 | |
JPH0368134A (ja) | 半導体装置の製造方法 | |
JPH10275779A (ja) | 半導体装置の製造方法 | |
JPH01220438A (ja) | 半導体装置の製造方法 | |
JPH05275362A (ja) | 半導体装置の製造方法 | |
KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
JPH0458524A (ja) | 半導体装置の製造方法 | |
JPS63155720A (ja) | 半導体装置の製造方法 | |
JPH05218069A (ja) | Mosトランジスタおよびその製造方法 | |
JPH0697424A (ja) | 半導体素子の製造方法 | |
JPH03265131A (ja) | 半導体装置の製造方法 | |
JPH06224380A (ja) | 半導体装置の製造方法 | |
JPH11145146A (ja) | 半導体基板及びその製造方法 |