JP2943369B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2943369B2 JP2943369B2 JP3058616A JP5861691A JP2943369B2 JP 2943369 B2 JP2943369 B2 JP 2943369B2 JP 3058616 A JP3058616 A JP 3058616A JP 5861691 A JP5861691 A JP 5861691A JP 2943369 B2 JP2943369 B2 JP 2943369B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gettering
- semiconductor substrate
- heat treatment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体単結晶基板の
製造方法において、重金属や化合物等の汚染物質をゲッ
タリングする技術に関する。
製造方法において、重金属や化合物等の汚染物質をゲッ
タリングする技術に関する。
【０００２】
【従来の技術】半導体技術においては、プロセスの微細
化がますます進行しており、プロセスによる汚染と、そ
れに伴う素子動作不良が重要な問題になっている。ゲッ
タリングは、汚染物質を素子形成領域外へ拡散させるこ
とによって素子特性の安定化をはかり歩留りを向上させ
る技術である。従来のゲッタリング技術としては大別し
て２種類ある。一つはイントリンシック・ゲッタリング
（以下、ＩＧ方法と略記する。例えば特開昭６３−５１
６４６号公報に記載）と呼ばれる方法であり、ＣＺ単結
晶中に含まれる格子間酸素の析出を利用するものであ
る。他の一つは、エクストリンシック・ゲッタリング
（以下、ＥＧ方法と略記する。例えば特開昭６０−１１
９７３３号公報に記載）と呼ばれる方法であり、基板に
機械的損傷等を与えてゲッタリングを行なうものであ
る。
化がますます進行しており、プロセスによる汚染と、そ
れに伴う素子動作不良が重要な問題になっている。ゲッ
タリングは、汚染物質を素子形成領域外へ拡散させるこ
とによって素子特性の安定化をはかり歩留りを向上させ
る技術である。従来のゲッタリング技術としては大別し
て２種類ある。一つはイントリンシック・ゲッタリング
（以下、ＩＧ方法と略記する。例えば特開昭６３−５１
６４６号公報に記載）と呼ばれる方法であり、ＣＺ単結
晶中に含まれる格子間酸素の析出を利用するものであ
る。他の一つは、エクストリンシック・ゲッタリング
（以下、ＥＧ方法と略記する。例えば特開昭６０−１１
９７３３号公報に記載）と呼ばれる方法であり、基板に
機械的損傷等を与えてゲッタリングを行なうものであ
る。
【０００３】上記のＩＧ方法においては、基板にある格
子間酸素をうまく素子形成領域外に析出させる技術が必
要となる。通常は、低温熱処理による析出核形成と高温
熱処理による核形成の２つの熱処理を組み合わせること
によって行なうのであるが、低温熱処理は数十時間に及
ぶので、製造時間、工数、コスト的に問題がある。さら
に、引き上げた単結晶インゴット中の酸素濃度は変化す
るので、すべての基板に対して同様の効果を得るには、
高度に制御された引上げ技術と熱処理技術が必要とな
る。逆に言うと効果を安定させるのが難しい。ただし、
外部から処理（成膜等）を行なわないので、クリーンな
技術といえる。
子間酸素をうまく素子形成領域外に析出させる技術が必
要となる。通常は、低温熱処理による析出核形成と高温
熱処理による核形成の２つの熱処理を組み合わせること
によって行なうのであるが、低温熱処理は数十時間に及
ぶので、製造時間、工数、コスト的に問題がある。さら
に、引き上げた単結晶インゴット中の酸素濃度は変化す
るので、すべての基板に対して同様の効果を得るには、
高度に制御された引上げ技術と熱処理技術が必要とな
る。逆に言うと効果を安定させるのが難しい。ただし、
外部から処理（成膜等）を行なわないので、クリーンな
技術といえる。
【０００４】一方、ＥＧ方法は、サンドブラストによる
機械的損傷やリン拡散、イオン注入、ポリＳiやＳi3Ｎ4
の裏面へのデポジット等によって半導体基板に機械的な
損傷あるいはストレスによる転位を与え、その転位やダ
メージにコットレル効果によって重金属をゲッタリング
させる方法である。このＥＧ方法は、手軽に行なうこと
ができ、かつ効果が当初は安定しているのであるが、素
子形成プロセスなどの熱処理を行なっていくうちにダメ
ージが回復してしまい、ゲッタリング効果が長続きしな
いという欠点がある。したがって、熱処理によって回復
しにくいダメージを形成することが、ＥＧ方法では重要
な要素となる。また、ポリＳiやＳi3Ｎ4層を形成して行
なうＥＧ方法の場合には、裏面ばかりではなく表面にも
成膜されてしまうので、その後に剥離や洗浄の工程が必
要となるため、工程増となるばかりでなく、汚染に対し
ても弱い方法である。
機械的損傷やリン拡散、イオン注入、ポリＳiやＳi3Ｎ4
の裏面へのデポジット等によって半導体基板に機械的な
損傷あるいはストレスによる転位を与え、その転位やダ
メージにコットレル効果によって重金属をゲッタリング
させる方法である。このＥＧ方法は、手軽に行なうこと
ができ、かつ効果が当初は安定しているのであるが、素
子形成プロセスなどの熱処理を行なっていくうちにダメ
ージが回復してしまい、ゲッタリング効果が長続きしな
いという欠点がある。したがって、熱処理によって回復
しにくいダメージを形成することが、ＥＧ方法では重要
な要素となる。また、ポリＳiやＳi3Ｎ4層を形成して行
なうＥＧ方法の場合には、裏面ばかりではなく表面にも
成膜されてしまうので、その後に剥離や洗浄の工程が必
要となるため、工程増となるばかりでなく、汚染に対し
ても弱い方法である。
【０００５】
【発明が解決しようとする課題】上記のように、従来の
ＩＧ方法においては、製造時間、工数、コスト的に問題
があると共に、高度に制御された引上げ技術と熱処理技
術が必要であり、効果を安定させるのが難しいという問
題がある。また、従来のＥＧ方法においては、機械的
損傷、イオン注入損傷による方法の場合は、素子形成プ
ロセス時の熱処理によって損傷がすぐに回復してしま
い、ゲッタリングが長続きしない。ポリＳiやＳi3Ｎ4
層を形成する方法では、表面の処理によってダメージの
残留や汚染によって素子特性が悪化する、という問題が
あった。
ＩＧ方法においては、製造時間、工数、コスト的に問題
があると共に、高度に制御された引上げ技術と熱処理技
術が必要であり、効果を安定させるのが難しいという問
題がある。また、従来のＥＧ方法においては、機械的
損傷、イオン注入損傷による方法の場合は、素子形成プ
ロセス時の熱処理によって損傷がすぐに回復してしま
い、ゲッタリングが長続きしない。ポリＳiやＳi3Ｎ4
層を形成する方法では、表面の処理によってダメージの
残留や汚染によって素子特性が悪化する、という問題が
あった。
【０００６】この発明は、上記のごとき従来技術の問題
を解決するためになされたものであり、従来のＩＧ方法
よりも製造時間が大幅に短く、低コストに出来、また、
従来のＥＧ方法よりもゲッタリングの作用が長続きする
と共にゲッタプロセス中のウエハの汚染が少ない、ゲッ
タリング作用を備えた半導体基板の製造方法を提供する
ことを目的とする。
を解決するためになされたものであり、従来のＩＧ方法
よりも製造時間が大幅に短く、低コストに出来、また、
従来のＥＧ方法よりもゲッタリングの作用が長続きする
と共にゲッタプロセス中のウエハの汚染が少ない、ゲッ
タリング作用を備えた半導体基板の製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、半導体
基板中へ高濃度のイオン注入を行ない、非晶質（アモル
ファス）層を形成したのち、ラピッド・サーマル・アニ
ーリング（Ｒapid Ｔhermal Ａnnealing：急速アニー
ル、以下、ＲＴＡと略記する）を行なうことにより、非
晶質と結晶界面に残留欠陥を多く残し、この残留欠陥を
ゲッターシンクの核にするように構成したものである。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、半導体
基板中へ高濃度のイオン注入を行ない、非晶質（アモル
ファス）層を形成したのち、ラピッド・サーマル・アニ
ーリング（Ｒapid Ｔhermal Ａnnealing：急速アニー
ル、以下、ＲＴＡと略記する）を行なうことにより、非
晶質と結晶界面に残留欠陥を多く残し、この残留欠陥を
ゲッターシンクの核にするように構成したものである。
【０００８】
【作用】上記の工程によって非晶質層と結晶質の界面に
出来た残留欠陥は、その後のプロセス熱処理によっても
２次欠陥が成長するため欠陥が回復しない。そのためゲ
ッタリングの作用が長続きする。また、イオン注入とＲ
ＴＡを行なうだけなので、ゲッタプロセス中のウエハの
汚染が他のＥＧ方法に比べて少なくなる。
出来た残留欠陥は、その後のプロセス熱処理によっても
２次欠陥が成長するため欠陥が回復しない。そのためゲ
ッタリングの作用が長続きする。また、イオン注入とＲ
ＴＡを行なうだけなので、ゲッタプロセス中のウエハの
汚染が他のＥＧ方法に比べて少なくなる。
【０００９】
【発明の実施例】図１は、本発明の一実施例の工程を示
す断面図である。図１において、まず、（ａ）に示すご
とく、Ｓiの単結晶基板１を用意する。この単結晶基板
１としては、大口径ウエハの場合にはＣＺ法によって作
られた基板が一般的である。次に、（ｂ）に示すごと
く、単結晶基板１の裏面からＳi、Ｃ等のIV族元素や基
板と同じ伝導型のドーパント、例えばｎ型基板の場合は
Ｓb+、Ａs+等の大きく重い元素（Ｐでも可能）などをイ
オン注入し、非晶質層２を形成する。次に、（ｃ）に示
すごとく、ＲＴＡ（ＲapidＴhermal Ａnnealing）を行
なう。温度は９００℃〜１１００℃程度、時間は数十秒
程度である。その結果、非晶質層２と結晶質の界面に残
留欠陥層３が残る。また、（ｄ）に示すごとく、その後
のプロセス熱処理によっても２次欠陥層４が成長するこ
とにより、残留欠陥はなかなか回復しない。
す断面図である。図１において、まず、（ａ）に示すご
とく、Ｓiの単結晶基板１を用意する。この単結晶基板
１としては、大口径ウエハの場合にはＣＺ法によって作
られた基板が一般的である。次に、（ｂ）に示すごと
く、単結晶基板１の裏面からＳi、Ｃ等のIV族元素や基
板と同じ伝導型のドーパント、例えばｎ型基板の場合は
Ｓb+、Ａs+等の大きく重い元素（Ｐでも可能）などをイ
オン注入し、非晶質層２を形成する。次に、（ｃ）に示
すごとく、ＲＴＡ（ＲapidＴhermal Ａnnealing）を行
なう。温度は９００℃〜１１００℃程度、時間は数十秒
程度である。その結果、非晶質層２と結晶質の界面に残
留欠陥層３が残る。また、（ｄ）に示すごとく、その後
のプロセス熱処理によっても２次欠陥層４が成長するこ
とにより、残留欠陥はなかなか回復しない。
【００１０】次に作用を説明する。ゲッタリングは、均
一に近い状態で存在している物質を逆濃度拡散させるこ
とであり、これを行なうためにコットレル（cottrell）
効果を利用している。コットレル効果とは転位が形成す
る歪場にＣu、Ｆeなどの重金属が引き寄せられることで
ある。したがって、いかに効率的に転位を形成し、安定
化させるかがゲッタリング、特にＥＧ方法の場合に重要
となる。シリコン基板中にイオン注入を行なうと、注入
イオンが格子サイトにあるＳi原子と衝突してシリコン
基板にダメージを与える。注入量が少ない場合は点欠陥
となるが、注入量が多くなるにつれてクラスタ状とな
り、臨界ドーズ量（Ｓi+の場合〜５×１０14／cm2）以
上ではアモルファス状（図１の２）になる。この状態の
ウエハにＲＴＡを行なう。温度は９００〜１１００℃程
度で、時間は多くても数十秒程度である。このようなＲ
ＴＡを行なった場合には、非晶質層と結晶層の間に残留
欠陥（図１の３）が残る。これは、急速、短時間の熱処
理によって、再結晶化がランダムに進むために、界面付
近に欠陥が残ってしまうからである。このような欠陥は
以後の熱処理によっても消えにくく、素子形成のプロセ
ス中に継続して残る。この欠陥付近に発生する歪場へ格
子間酸素が引き寄せられてＳiＯ2を析出させる。これに
よって発生した格子間シリコンがＯＳＦ（OxidationInd
ucet Stacking Fault：酸化誘起積層欠陥）を発生させ
る。これらの欠陥が総合してゲッターシンクとなって重
金属をゲッタリングさせる。特に、プロセスの低温化が
進んでいる微細化プロセスでは、強力なゲッターシンク
として作用する。上記のような工程の結果、素子形成領
域の汚染物質を確実にゲッタリングすることが出来たた
め、形成した素子の耐圧特性が向上した。特に、ｎチャ
ネルの素子の耐圧不良は、従来の６０％から５％へと大
幅に減少し、明確な効果を確認することが出来た。
一に近い状態で存在している物質を逆濃度拡散させるこ
とであり、これを行なうためにコットレル（cottrell）
効果を利用している。コットレル効果とは転位が形成す
る歪場にＣu、Ｆeなどの重金属が引き寄せられることで
ある。したがって、いかに効率的に転位を形成し、安定
化させるかがゲッタリング、特にＥＧ方法の場合に重要
となる。シリコン基板中にイオン注入を行なうと、注入
イオンが格子サイトにあるＳi原子と衝突してシリコン
基板にダメージを与える。注入量が少ない場合は点欠陥
となるが、注入量が多くなるにつれてクラスタ状とな
り、臨界ドーズ量（Ｓi+の場合〜５×１０14／cm2）以
上ではアモルファス状（図１の２）になる。この状態の
ウエハにＲＴＡを行なう。温度は９００〜１１００℃程
度で、時間は多くても数十秒程度である。このようなＲ
ＴＡを行なった場合には、非晶質層と結晶層の間に残留
欠陥（図１の３）が残る。これは、急速、短時間の熱処
理によって、再結晶化がランダムに進むために、界面付
近に欠陥が残ってしまうからである。このような欠陥は
以後の熱処理によっても消えにくく、素子形成のプロセ
ス中に継続して残る。この欠陥付近に発生する歪場へ格
子間酸素が引き寄せられてＳiＯ2を析出させる。これに
よって発生した格子間シリコンがＯＳＦ（OxidationInd
ucet Stacking Fault：酸化誘起積層欠陥）を発生させ
る。これらの欠陥が総合してゲッターシンクとなって重
金属をゲッタリングさせる。特に、プロセスの低温化が
進んでいる微細化プロセスでは、強力なゲッターシンク
として作用する。上記のような工程の結果、素子形成領
域の汚染物質を確実にゲッタリングすることが出来たた
め、形成した素子の耐圧特性が向上した。特に、ｎチャ
ネルの素子の耐圧不良は、従来の６０％から５％へと大
幅に減少し、明確な効果を確認することが出来た。
【００１１】図２および図３は、実際のシリコン基板内
部の結晶構造の電子顕微鏡写真（倍率約２３０００倍）
であり、図２はシリコン基板１にイオン注入し、ＲＴＡ
を行なった後のウエハ断面の電子顕微鏡写真、図３はそ
の後に熱処理を施したウエハ断面の電子顕微鏡写真を示
す。図２には残留欠陥層３が、図３には２次欠陥層４が
明瞭に示されている。
部の結晶構造の電子顕微鏡写真（倍率約２３０００倍）
であり、図２はシリコン基板１にイオン注入し、ＲＴＡ
を行なった後のウエハ断面の電子顕微鏡写真、図３はそ
の後に熱処理を施したウエハ断面の電子顕微鏡写真を示
す。図２には残留欠陥層３が、図３には２次欠陥層４が
明瞭に示されている。
【００１２】次に、図４は本発明の他の実施例の製造工
程を示す断面図である。この実施例は、非晶質層形成の
ためのイオン注入を数ＭeＶ程度の高エネルギーで行な
うことによって非晶質層２を裏面から深い位置に形成す
る。このようにすると非晶質層２と結晶層との界面が２
面出来るので、ＲＴＡを行なうことによって２つの残留
欠陥層３と３'が形成される。そのためより多くのゲッ
ターシンクを作ることが出来るので、より強力なゲッタ
リング作用を持たせることが出来る。また、イオンを深
く打ち込むことによってゲッターシンクと素子形成領域
を近づける効果もあり、それによってもさらに強力なゲ
ッタリング作用を得ることが出来る。
程を示す断面図である。この実施例は、非晶質層形成の
ためのイオン注入を数ＭeＶ程度の高エネルギーで行な
うことによって非晶質層２を裏面から深い位置に形成す
る。このようにすると非晶質層２と結晶層との界面が２
面出来るので、ＲＴＡを行なうことによって２つの残留
欠陥層３と３'が形成される。そのためより多くのゲッ
ターシンクを作ることが出来るので、より強力なゲッタ
リング作用を持たせることが出来る。また、イオンを深
く打ち込むことによってゲッターシンクと素子形成領域
を近づける効果もあり、それによってもさらに強力なゲ
ッタリング作用を得ることが出来る。
【００１３】次に、図５は、本発明の第３の実施例の製
造工程を示す断面図である。この実施例は、シリコン基
板１の表面から数ＭeＶ程度の高エネルギーのイオン注
入を行なうことによって表面の深い部分に非晶質層２を
形成し、ＲＴＡを行なって２層の残留欠陥層３と３'を
形成するものである。このように基板表面の素子形成領
域の下にゲッターシンクを形成すれば、ゲッターシンク
と素子形成領域との距離をさらに縮めることが出来る。
造工程を示す断面図である。この実施例は、シリコン基
板１の表面から数ＭeＶ程度の高エネルギーのイオン注
入を行なうことによって表面の深い部分に非晶質層２を
形成し、ＲＴＡを行なって２層の残留欠陥層３と３'を
形成するものである。このように基板表面の素子形成領
域の下にゲッターシンクを形成すれば、ゲッターシンク
と素子形成領域との距離をさらに縮めることが出来る。
【００１４】
【発明の効果】以上説明したように、本発明において
は、半導体基板にイオン注入によって非晶質層を形成
し、その後、ラピッド・サーマル・アニーリングによる
熱処理を行なって残留欠陥層を形成するように構成した
ことにより、欠陥層が後の素子形成プロセス時の熱処
理によってもなかなか回復しにくく、従来のＥＧ方法に
比べてゲッタリング作用が長続きする。ＩＧ方法に比
べると非常に短い時間でできるために、コストダウンす
ることが出来、かつＩＧ方法よりも安定している。ゲ
ッタプロセス中のウエハの汚染が他のＥＧ方法に比べて
少ない。等の優れた効果が得られる。また、図４に示し
た実施例においては、欠陥層が２層になるため、ゲッタ
作用がより強力になる。また、図５に示した実施例にお
いては、ゲッターシンクと素子形成領域が近くなるた
め、ゲッタリング作用がさらに強力になる、という効果
が得られる。
は、半導体基板にイオン注入によって非晶質層を形成
し、その後、ラピッド・サーマル・アニーリングによる
熱処理を行なって残留欠陥層を形成するように構成した
ことにより、欠陥層が後の素子形成プロセス時の熱処
理によってもなかなか回復しにくく、従来のＥＧ方法に
比べてゲッタリング作用が長続きする。ＩＧ方法に比
べると非常に短い時間でできるために、コストダウンす
ることが出来、かつＩＧ方法よりも安定している。ゲ
ッタプロセス中のウエハの汚染が他のＥＧ方法に比べて
少ない。等の優れた効果が得られる。また、図４に示し
た実施例においては、欠陥層が２層になるため、ゲッタ
作用がより強力になる。また、図５に示した実施例にお
いては、ゲッターシンクと素子形成領域が近くなるた
め、ゲッタリング作用がさらに強力になる、という効果
が得られる。
【図１】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図２】ＲＴＡ後のシリコン基板内部の結晶構造の電子
顕微鏡写真を示す図。
顕微鏡写真を示す図。
【図３】熱処理を行なった後のシリコン基板内部の結晶
構造の電子顕微鏡写真を示す図。
構造の電子顕微鏡写真を示す図。
【図４】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図５】本発明の第３の実施例の製造工程を示す断面
図。
図。
１…シリコン基板 ２…非晶質層 ３、３'…残留欠陥層 ４…２次欠陥層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/322 H01L 21/265
Claims (1)
- 【請求項１】半導体基板の素子形成領域としない深さの
部分にイオン注入によって非晶質層を形成する工程と、 上記半導体基板に、基板全体を一度に熱処理するラピッ
ド・サーマル・アニーリングによって上記非晶質層と単
結晶層との界面領域に残留欠陥層を形成する工程と、を
有し、 素子特性を悪化させる汚染物質を上記残留欠陥層によっ
てゲッタリングすることを特徴とする半導体基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058616A JP2943369B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058616A JP2943369B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04293241A JPH04293241A (ja) | 1992-10-16 |
| JP2943369B2 true JP2943369B2 (ja) | 1999-08-30 |
Family
ID=13089489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058616A Expired - Lifetime JP2943369B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943369B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910455B2 (en) | 2006-04-27 | 2011-03-22 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer |
| FR2933684B1 (fr) * | 2008-07-09 | 2011-05-06 | Commissariat Energie Atomique | Procede de purification d'un substrat en silicium cristallin et procede d'elaboration d'une cellule photovoltaique |
| JP6854516B2 (ja) * | 2017-07-19 | 2021-04-07 | 株式会社テンシックス | 化合物半導体基板及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180028A (ja) * | 1982-04-16 | 1983-10-21 | Oki Electric Ind Co Ltd | 半導体ウエハの処理方法 |
| JPS6351646A (ja) * | 1986-08-21 | 1988-03-04 | Fuji Photo Film Co Ltd | イントリンシツク・ゲツタリング法 |
-
1991
- 1991-03-22 JP JP3058616A patent/JP2943369B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 西沢潤一編「半導体研究３２超ＬＳＩ技術１４」（「３．５高エネルギーイオン注入の欠陥とアニール」） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04293241A (ja) | 1992-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| JPS62208638A (ja) | 半導体装置の製造方法 | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPS6255697B2 (ja) | ||
| JP2003163216A (ja) | エピタキシャルシリコンウエハおよびその製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| TWI313035B (ja) | ||
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP3066968B2 (ja) | 半導体ウエハのゲッタリング方法 | |
| JP2008270592A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| JPH02237033A (ja) | 半導体基板の製造方法 | |
| JPH0479228A (ja) | 半導体層の形成方法 | |
| JPH11145146A (ja) | 半導体基板及びその製造方法 | |
| JPH04368131A (ja) | 半導体装置の製造方法 | |
| JPH0645270A (ja) | 半導体基板の熱処理方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JPH0590272A (ja) | 半導体装置およびその製造方法 | |
| JPH10214843A (ja) | 半導体基板の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 |