JPS63155720A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63155720A JPS63155720A JP30330986A JP30330986A JPS63155720A JP S63155720 A JPS63155720 A JP S63155720A JP 30330986 A JP30330986 A JP 30330986A JP 30330986 A JP30330986 A JP 30330986A JP S63155720 A JPS63155720 A JP S63155720A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- ion implantation
- junction
- amorphous layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 41
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 14
- 230000005465 channeling Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- -1 BF2 ions Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 238000000137 annealing Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005280 amorphization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、微細ＬＳＩ製作に要求される、良好な電流−
電圧特性を持つ浅い接合形成方法に関するものである。
電圧特性を持つ浅い接合形成方法に関するものである。
ＬＳＩは高性能化、高集積化に向けてさらに微細化の研
究が進められているが、ゲート長０．５μｍ程度以下の
微細ＬＳＩを実現するためには、ＭＯ８ＦｇＴのソース
、ドレインとして用いられる接合として、深さが０．１
μｍ程度以下の浅い接合が必要不可欠である。従来、Ｓ
ｌ基板に接合を形成する方法としては、Ｐ＋Ｎ接合を形
成する場合にはＢを、Ｎ＋Ｐ接合を形成する場合にはＡ
ｍあるいはＰをイオン注入し、電気炉中でアニールする
という手法が用いられてきた。しかし、アニール時の不
純物の拡散のために、浅い接合を形成するのは困難であ
る。このため、従来の電気炉アニールの代わりに、不純
物の拡散をあま、り起こさせないで活性化できるランプ
アニールが、浅い接合形成な可能にする有力な手法とし
て用いられている。
究が進められているが、ゲート長０．５μｍ程度以下の
微細ＬＳＩを実現するためには、ＭＯ８ＦｇＴのソース
、ドレインとして用いられる接合として、深さが０．１
μｍ程度以下の浅い接合が必要不可欠である。従来、Ｓ
ｌ基板に接合を形成する方法としては、Ｐ＋Ｎ接合を形
成する場合にはＢを、Ｎ＋Ｐ接合を形成する場合にはＡ
ｍあるいはＰをイオン注入し、電気炉中でアニールする
という手法が用いられてきた。しかし、アニール時の不
純物の拡散のために、浅い接合を形成するのは困難であ
る。このため、従来の電気炉アニールの代わりに、不純
物の拡散をあま、り起こさせないで活性化できるランプ
アニールが、浅い接合形成な可能にする有力な手法とし
て用いられている。
従来の上述した浅い接合形成に不可欠な低エネルギイオ
ン注入を行なうと、特にイオン半径の小さいＢの場合に
は、低指数の結晶軸方向からずらしてイオン注入しても
、チャネリングが起き不純物が深くまで侵入し、接合を
浅くできないという問題がある。上記のチャネリングを
抑えるため、例えば８のイオン注入の前に電気特性に影
響を与えないイオン、例えばＳｔのイオン注入により、
ｓｉ基板の表面付近を非晶質化するという方法が提案さ
れている。この方法によれば、非晶質層へのイオン注入
であるためチャネリングを防止でき、浅い接合の形成が
可能であるが、チャネリングを完全に防止するために非
晶質層の深さを深くすると、非晶質化のためのイオン注
入により導入される結晶欠陥の影響のために、接合ダイ
オードのリーク電流が大きくなり、良好な電流−電圧特
性を持つ浅い接合を形成できないという欠点があった。
ン注入を行なうと、特にイオン半径の小さいＢの場合に
は、低指数の結晶軸方向からずらしてイオン注入しても
、チャネリングが起き不純物が深くまで侵入し、接合を
浅くできないという問題がある。上記のチャネリングを
抑えるため、例えば８のイオン注入の前に電気特性に影
響を与えないイオン、例えばＳｔのイオン注入により、
ｓｉ基板の表面付近を非晶質化するという方法が提案さ
れている。この方法によれば、非晶質層へのイオン注入
であるためチャネリングを防止でき、浅い接合の形成が
可能であるが、チャネリングを完全に防止するために非
晶質層の深さを深くすると、非晶質化のためのイオン注
入により導入される結晶欠陥の影響のために、接合ダイ
オードのリーク電流が大きくなり、良好な電流−電圧特
性を持つ浅い接合を形成できないという欠点があった。
本発明は、従来の接合形成技術の以上のような問題を解
決した、良好な電流−電圧特性を持つ０６１μｍ程度の
浅い接合を形成する手法を提供するもので、半導体装置
の製造方法＆Ｃおいて、半導体の電気特性に影響を与え
ない不活性な第一のイオンを注入し、半導体表面に非晶
質層を形成する工程と、前記第一のイオン注入により形
成された非晶質層の深さよりも浅く電気的に活性な第二
のイオンをイオン注入する工程と、前記第二のイオン注
入により導入した不純物を熱処理により拡散させ、前記
不純物の層の深さを前記非晶質層の深さよりも深くする
工程を含んでなることを特徴とし又いる。
決した、良好な電流−電圧特性を持つ０６１μｍ程度の
浅い接合を形成する手法を提供するもので、半導体装置
の製造方法＆Ｃおいて、半導体の電気特性に影響を与え
ない不活性な第一のイオンを注入し、半導体表面に非晶
質層を形成する工程と、前記第一のイオン注入により形
成された非晶質層の深さよりも浅く電気的に活性な第二
のイオンをイオン注入する工程と、前記第二のイオン注
入により導入した不純物を熱処理により拡散させ、前記
不純物の層の深さを前記非晶質層の深さよりも深くする
工程を含んでなることを特徴とし又いる。
本発明の詳細な説明する前に、まず、本発明に至った実
験事実について述べる。
験事実について述べる。
Ｓｔ基板にｓｉイオンを１５０ ｋｅｙ、 ２Ｘ １０
ｃｍ の条件でイオン注入した場合には、表面から
ｃＬ３μｍの深さまで非晶質化されることが断面ＴＥＮ
の観察から明らかとなった。このような試料を、例えば
９００℃、６０分の電気炉アニールあるいは、９５０
℃。
ｃｍ の条件でイオン注入した場合には、表面から
ｃＬ３μｍの深さまで非晶質化されることが断面ＴＥＮ
の観察から明らかとなった。このような試料を、例えば
９００℃、６０分の電気炉アニールあるいは、９５０
℃。
１５秒のランプアニールを行なうと、前記非晶質層とＳ
ｔ結晶の界面、すなわち０．６μｍの深さの所に結晶欠
陥が発生することがわかった。このような、非晶質化の
ためのイオン注入に伴う結晶欠陥の深さと接合のリーク
電流との関係を調べた結果、接合の深さが前記結晶欠陥
よりも深い場合は良好な接合特性を示し、接合の深さが
結晶欠陥の深さよりも浅い場合にはリーク電流が大きく
増大することがわかった。
ｔ結晶の界面、すなわち０．６μｍの深さの所に結晶欠
陥が発生することがわかった。このような、非晶質化の
ためのイオン注入に伴う結晶欠陥の深さと接合のリーク
電流との関係を調べた結果、接合の深さが前記結晶欠陥
よりも深い場合は良好な接合特性を示し、接合の深さが
結晶欠陥の深さよりも浅い場合にはリーク電流が大きく
増大することがわかった。
本発明は以上の実験事実に基いてなされたもので、チャ
ネリングを完全に防止するために、非晶質層の深さが８
のイオン注入深さよりも深くなるように形成し、その後
の熱処理によりＢを拡散させ、結晶欠陥の深さよりもや
や深い所を接合面とすることにより、良好な電流−電圧
特性を持つ接合を形成するものである。すなわち、本発
明は、第一のイオン注入により非晶質層を形成した後、
第二のイオン注入により不純物イオンを注入し接合を形
成する工程において、第二のイオンを、第一のイオン注
入により形成された非晶質層の深さよりも浅くイオン注
入した後、熱処理により、第二のイオン注入により導入
した不純物を拡散させ、不純物層の深さを前記非晶質層
の深さよりもやや深くすることを最も主要な特徴とする
。以下図面にもとづき実施例について説明する。
ネリングを完全に防止するために、非晶質層の深さが８
のイオン注入深さよりも深くなるように形成し、その後
の熱処理によりＢを拡散させ、結晶欠陥の深さよりもや
や深い所を接合面とすることにより、良好な電流−電圧
特性を持つ接合を形成するものである。すなわち、本発
明は、第一のイオン注入により非晶質層を形成した後、
第二のイオン注入により不純物イオンを注入し接合を形
成する工程において、第二のイオンを、第一のイオン注
入により形成された非晶質層の深さよりも浅くイオン注
入した後、熱処理により、第二のイオン注入により導入
した不純物を拡散させ、不純物層の深さを前記非晶質層
の深さよりもやや深くすることを最も主要な特徴とする
。以下図面にもとづき実施例について説明する。
第１図（ａ）乃至＋ｅ）は、本発明をＭＯ８ＬＳＩ製造
に適用した場合の一実施例であって、Ｐ−チャネルＭＯ
Ｓ Ｆ Ｅ Ｔの製造工程を示すものである。図中、１
はＮ型８１基板、２はフィールド酸化膜、３はゲート酸
化膜、４は低抵抗多結晶シリコンゲート電極、５は非晶
質層、６は２１層（ソース、ドレイン）、７は非晶質層
形成のためのイオン注入に伴う結晶欠陥、８は層間絶縁
膜、９はＡ／、電極である。まず、第１図（ａ）に示す
ように、Ｎ型Ｓｔ基板１上に通常のＭＯ８ＬＳＩ［造工
程に従って厚さ５ｏｏｏＸのフイ−ルド酸化膜２を形成
した後、厚さ１００Ｘのゲート酸化膜６を乾燥酸素中で
形成する。その後、ゲート電極として用いる低抵抗多結
晶シリコンを３０００ Ｘの厚さに堆積し、通常のフォ
トリソグラフィあるいは電子ビームリングラフィな用い
てゲート電極４を形成する。次に、第１図（ｂ）に示す
ように、ソース、ドレインとして用いるＰ＋Ｎ接合形成
のためのイオン注入に先立って、Ｓｌイオンを４０ｋｅ
Ｖ 、 ２ Ｘ１０”’＋＋ｓ−２の条件でイオン注入
し、Ｎ型Ｓ１基＆１中に非晶質層５を形成する。ここに
示した条件でイオン注入した場合、非晶質ｍ５の深さは
１０００Ｘである。次に、第１図（ｃ）に示すように、
ソース、ドレインとして用いるＰ←Ｎ接合形成のために
ＢＦ、イオンを１５ ｋａＶ 、 ２ Ｘ １０１５ｃ
ｒｎ−２の条件でイオン注入する。ここで、ＢＦ、イオ
ンを用いた理由は、低エネルギの８イオンを得るためで
、１５ｋｅＶのＢＦ冨イオン注入は！１．４ ｋｅＶの
Ｂイオン注入と同等でおる。上記のＢＦ、イオン注入の
条件で、Ｂの注入深さは９００ Ｋとなる。しかる後に
、９５０℃、１５秒のランプアニールを行ないイオン注
入により導入されたＢの活性化を行なうとともに、第１
図（ｄ）に示すように、Ｂを拡散させ、非晶質層形成の
ためのイオン注入に伴う結晶欠陥７の深さ１ｏｏｏＸよ
り深い所に接合面を形成する。本実施例では、アニール
後のＰ＋Ｎ接合を深さを１１００又とした。また、この
アニールで非晶質層５の結晶性は回復し単結晶となるの
で、Ｓｌイオン注入はＰ十層６の抵抗等の電気特性には
影響を与えなくなる。
に適用した場合の一実施例であって、Ｐ−チャネルＭＯ
Ｓ Ｆ Ｅ Ｔの製造工程を示すものである。図中、１
はＮ型８１基板、２はフィールド酸化膜、３はゲート酸
化膜、４は低抵抗多結晶シリコンゲート電極、５は非晶
質層、６は２１層（ソース、ドレイン）、７は非晶質層
形成のためのイオン注入に伴う結晶欠陥、８は層間絶縁
膜、９はＡ／、電極である。まず、第１図（ａ）に示す
ように、Ｎ型Ｓｔ基板１上に通常のＭＯ８ＬＳＩ［造工
程に従って厚さ５ｏｏｏＸのフイ−ルド酸化膜２を形成
した後、厚さ１００Ｘのゲート酸化膜６を乾燥酸素中で
形成する。その後、ゲート電極として用いる低抵抗多結
晶シリコンを３０００ Ｘの厚さに堆積し、通常のフォ
トリソグラフィあるいは電子ビームリングラフィな用い
てゲート電極４を形成する。次に、第１図（ｂ）に示す
ように、ソース、ドレインとして用いるＰ＋Ｎ接合形成
のためのイオン注入に先立って、Ｓｌイオンを４０ｋｅ
Ｖ 、 ２ Ｘ１０”’＋＋ｓ−２の条件でイオン注入
し、Ｎ型Ｓ１基＆１中に非晶質層５を形成する。ここに
示した条件でイオン注入した場合、非晶質ｍ５の深さは
１０００Ｘである。次に、第１図（ｃ）に示すように、
ソース、ドレインとして用いるＰ←Ｎ接合形成のために
ＢＦ、イオンを１５ ｋａＶ 、 ２ Ｘ １０１５ｃ
ｒｎ−２の条件でイオン注入する。ここで、ＢＦ、イオ
ンを用いた理由は、低エネルギの８イオンを得るためで
、１５ｋｅＶのＢＦ冨イオン注入は！１．４ ｋｅＶの
Ｂイオン注入と同等でおる。上記のＢＦ、イオン注入の
条件で、Ｂの注入深さは９００ Ｋとなる。しかる後に
、９５０℃、１５秒のランプアニールを行ないイオン注
入により導入されたＢの活性化を行なうとともに、第１
図（ｄ）に示すように、Ｂを拡散させ、非晶質層形成の
ためのイオン注入に伴う結晶欠陥７の深さ１ｏｏｏＸよ
り深い所に接合面を形成する。本実施例では、アニール
後のＰ＋Ｎ接合を深さを１１００又とした。また、この
アニールで非晶質層５の結晶性は回復し単結晶となるの
で、Ｓｌイオン注入はＰ十層６の抵抗等の電気特性には
影響を与えなくなる。
以上のような方法でソース、ドレイン用の浅いＰ＋Ｎ接
合を形成した後は、通常のＭＯ８ＬＳＩ製造工程に従っ
て第１図（ｅ）に示すように、層間絶縁膜８．ＡＡ電極
９を形成し、Ｐ−チャネルＭＯ８ＦＥＴが製造される。
合を形成した後は、通常のＭＯ８ＬＳＩ製造工程に従っ
て第１図（ｅ）に示すように、層間絶縁膜８．ＡＡ電極
９を形成し、Ｐ−チャネルＭＯ８ＦＥＴが製造される。
第２図ｔａ＋ 、 （ｂ）は、本実施例で示したＰ←Ｎ
接合のＢの深さ方向の濃度分布をＳＩＭＳで測定した結
果を示したもので、第２図（ａ）がイオン注入後熱処理
なしの場合、第２図（ｂ）が９５０℃、１５秒のランプ
アニール後である。また、第２図ｔａ＋に破線で示して
いるのは、比較のために測定したもので、Ｓｉイオン注
入を行なわないでＢＦ、イオン注入のみを行なつた場合
である。第２図（１）に示すように、本実施例で示した
Ｓ１イオン注入を行なった場合は、Ｂの濃度分布はガウ
ス分布で表わされる急峻な分布になっておシ、チャネリ
ングは完全に防止できていることがわかる。一方、Ｓ１
イオン注入を行なわないものは、図に示すように、チャ
ネリングのために分布が拡が４３０．１μｍ程度の浅い
接合を形成することは不可能でおる。このように、非晶
質層の深さを８の注入深さよりも深くすることにより、
チャネリングを完全に防止した浅いＰ＋Ｎ接合が形成で
きる。第２図（ｂ）に示すように、ランプアニール後の
接合深さくＢ濃度が１ｏ”ｍ−３になる深さで定義する
）は１１００Ｘとなる。次に、本実施例で示したＰ＋Ｎ
接合の逆方向の電流−電圧特性を第６図に示す。図に示
すように、−５ｖ印加時のリーク電流はＩ Ｘ １Ｏ−
９Ａ／ａｊと非常に小さい値であ）、良好な電流−電圧
特性を持つ浅い接合が得られている。前述したようにラ
ンプアニールでＢは若干拡散するので、接合深さは１ｔ
ｏｏＸと、非晶質層の深さ１ｏｏｏＸに比べてやや深く
なる。従って、本実施例では、非晶質層と結晶の界面に
発生する結晶欠陥の深さが接合の深さよりも浅くなるた
めに、第３図に示すような良好な電流−電圧特性が得ら
れる。比較のために、本発明によらない方法で形成した
Ｐ＋Ｎ接合の逆方向の電流−電圧特性を第４図に示す。
接合のＢの深さ方向の濃度分布をＳＩＭＳで測定した結
果を示したもので、第２図（ａ）がイオン注入後熱処理
なしの場合、第２図（ｂ）が９５０℃、１５秒のランプ
アニール後である。また、第２図ｔａ＋に破線で示して
いるのは、比較のために測定したもので、Ｓｉイオン注
入を行なわないでＢＦ、イオン注入のみを行なつた場合
である。第２図（１）に示すように、本実施例で示した
Ｓ１イオン注入を行なった場合は、Ｂの濃度分布はガウ
ス分布で表わされる急峻な分布になっておシ、チャネリ
ングは完全に防止できていることがわかる。一方、Ｓ１
イオン注入を行なわないものは、図に示すように、チャ
ネリングのために分布が拡が４３０．１μｍ程度の浅い
接合を形成することは不可能でおる。このように、非晶
質層の深さを８の注入深さよりも深くすることにより、
チャネリングを完全に防止した浅いＰ＋Ｎ接合が形成で
きる。第２図（ｂ）に示すように、ランプアニール後の
接合深さくＢ濃度が１ｏ”ｍ−３になる深さで定義する
）は１１００Ｘとなる。次に、本実施例で示したＰ＋Ｎ
接合の逆方向の電流−電圧特性を第６図に示す。図に示
すように、−５ｖ印加時のリーク電流はＩ Ｘ １Ｏ−
９Ａ／ａｊと非常に小さい値であ）、良好な電流−電圧
特性を持つ浅い接合が得られている。前述したようにラ
ンプアニールでＢは若干拡散するので、接合深さは１ｔ
ｏｏＸと、非晶質層の深さ１ｏｏｏＸに比べてやや深く
なる。従って、本実施例では、非晶質層と結晶の界面に
発生する結晶欠陥の深さが接合の深さよりも浅くなるた
めに、第３図に示すような良好な電流−電圧特性が得ら
れる。比較のために、本発明によらない方法で形成した
Ｐ＋Ｎ接合の逆方向の電流−電圧特性を第４図に示す。
これは、非晶質層の深さを３０［］ＯＸとした場合であ
るが、接合の深さは同様に１１００Ｘと浅い接合が得ら
れたが、結晶欠陥の深さが接合の深さよりも深いので、
第４図に示すように大きなＩＪ −り電流を示す。すな
わち、本発明を用いることにより、接合のリーク電流の
値を１７１０００に減少させることができた。以上のよ
うに、本発明によれば、チャネリングを完全に防止し、
しかも良好な電流−電圧特性を持つ浅い接合が形成でき
る。
るが、接合の深さは同様に１１００Ｘと浅い接合が得ら
れたが、結晶欠陥の深さが接合の深さよりも深いので、
第４図に示すように大きなＩＪ −り電流を示す。すな
わち、本発明を用いることにより、接合のリーク電流の
値を１７１０００に減少させることができた。以上のよ
うに、本発明によれば、チャネリングを完全に防止し、
しかも良好な電流−電圧特性を持つ浅い接合が形成でき
る。
なお、以上の説明では非晶質化のためのイオン注入のイ
オン種としてはＳｉの場合を述べたが、他にＧｅ Ｉ
Ａｒ等、最終的に電気特性に影響を与えないものであれ
ば何でもよい。また、接合形成のためのイオン種として
はＯＦ、の場合を述べたが、もちろんＰ＋Ｎ接合の場合
はＢ等他のものでもよく、Ｎ＋Ｐ接合の時には、Ａ＠、
Ｐ等を使用すればよい。
オン種としてはＳｉの場合を述べたが、他にＧｅ Ｉ
Ａｒ等、最終的に電気特性に影響を与えないものであれ
ば何でもよい。また、接合形成のためのイオン種として
はＯＦ、の場合を述べたが、もちろんＰ＋Ｎ接合の場合
はＢ等他のものでもよく、Ｎ＋Ｐ接合の時には、Ａ＠、
Ｐ等を使用すればよい。
さらに、熱処理としてはランプアニールを用いる場合を
述べたが、他のアニール方法、例えば電気炉アニール、
電子ビームアニール、レーザアニール等であってもよい
ことはいうまでもない。
述べたが、他のアニール方法、例えば電気炉アニール、
電子ビームアニール、レーザアニール等であってもよい
ことはいうまでもない。
以上説明したように、本発明によれば、接合を形成する
ためのイオンの注入深さよりも深い非晶質層を用いるの
で、イオン注入時のチャネリングを完全に防止でき、ま
たその後の拡散により、非晶質化のだめのイオン注入に
伴う結晶欠陥の影響がなくなるので、良好な電流−電圧
特性を持った浅い接合が形成できるという利点がある。
ためのイオンの注入深さよりも深い非晶質層を用いるの
で、イオン注入時のチャネリングを完全に防止でき、ま
たその後の拡散により、非晶質化のだめのイオン注入に
伴う結晶欠陥の影響がなくなるので、良好な電流−電圧
特性を持った浅い接合が形成できるという利点がある。
また、非晶質層へのイオン注入であるので、通常行なわ
れている斜めからのイオン注入を行なう必要がなく、垂
直方向からのイオン注入ができる。従って、斜め注入の
場合に問題となる素子特性の非対称性がない等、本発明
の効果は大きいものがおる。
れている斜めからのイオン注入を行なう必要がなく、垂
直方向からのイオン注入ができる。従って、斜め注入の
場合に問題となる素子特性の非対称性がない等、本発明
の効果は大きいものがおる。
第１図は本発明の一実施例を示した図、第２図は本発明
により形成した接合の８の深さ方向の濃度分布の測定結
果を示す図、 第６図は本発明により形成した接合の逆方向の電流−電
圧特性を示す図、 第４図は本発明によらない従来の方法で形成した接合の
逆方向の電流−電圧特性を示す図でろる。 １・・・Ｎ型Ｓｉ基板 ２・・・フィールド酸化膜 ６・・・ゲート酸化膜 ４・・・低抵抗多結晶シリコンゲート電極５・・・非晶
質層 ６・・・ソース、トレイン用ｐ＋ｍ ７・・・非晶質層形成のためのイオン注入に伴う結晶欠
陥 ８・・・層間絶縁膜 ９・・・Ａｔ＊極 深さくμｍ） 本発明により形成した接合のＢの深さ方自第 ２ 深さくμｍ） の濃度分布の測定結果を示す図 図
により形成した接合の８の深さ方向の濃度分布の測定結
果を示す図、 第６図は本発明により形成した接合の逆方向の電流−電
圧特性を示す図、 第４図は本発明によらない従来の方法で形成した接合の
逆方向の電流−電圧特性を示す図でろる。 １・・・Ｎ型Ｓｉ基板 ２・・・フィールド酸化膜 ６・・・ゲート酸化膜 ４・・・低抵抗多結晶シリコンゲート電極５・・・非晶
質層 ６・・・ソース、トレイン用ｐ＋ｍ ７・・・非晶質層形成のためのイオン注入に伴う結晶欠
陥 ８・・・層間絶縁膜 ９・・・Ａｔ＊極 深さくμｍ） 本発明により形成した接合のＢの深さ方自第 ２ 深さくμｍ） の濃度分布の測定結果を示す図 図
Claims (1)
- 【特許請求の範囲】 半導体装置の製造方法において、 半導体の電気特性に影響を与えない不活性な第一のイオ
ンを注入し、半導体表面に非晶質層を形成する工程と、 前記第一のイオン注入により形成された非晶質層の深さ
よりも浅く電気的に活性な第二のイオンをイオン注入す
る工程と、 前記第二のイオン注入により導入した不純物を熱処理に
より拡散させ、前記不純物の層の深さを前記非晶質層の
深さよりも深くする工程を含んでなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303309A JPH0795535B2 (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303309A JPH0795535B2 (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63155720A true JPS63155720A (ja) | 1988-06-28 |
| JPH0795535B2 JPH0795535B2 (ja) | 1995-10-11 |
Family
ID=17919408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61303309A Expired - Lifetime JPH0795535B2 (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795535B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254484A (en) * | 1990-11-10 | 1993-10-19 | Telefunken Electronic Gmbh | Method for recrystallization of preamorphized semiconductor surfaces zones |
| JPH07106276A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
| JPH08306923A (ja) * | 1995-05-09 | 1996-11-22 | Hyundai Electron Ind Co Ltd | 半導体素子のトランジスター製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204229A (ja) * | 1983-05-04 | 1984-11-19 | Sony Corp | 半導体装置の製造方法 |
-
1986
- 1986-12-19 JP JP61303309A patent/JPH0795535B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204229A (ja) * | 1983-05-04 | 1984-11-19 | Sony Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254484A (en) * | 1990-11-10 | 1993-10-19 | Telefunken Electronic Gmbh | Method for recrystallization of preamorphized semiconductor surfaces zones |
| JPH07106276A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
| JPH08306923A (ja) * | 1995-05-09 | 1996-11-22 | Hyundai Electron Ind Co Ltd | 半導体素子のトランジスター製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795535B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JP2997791B2 (ja) | 半導体素子の製造方法 | |
| JPS63155720A (ja) | 半導体装置の製造方法 | |
| JPH02270335A (ja) | 半導体装置及びその製造方法 | |
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6190431A (ja) | 半導体装置の製法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH0444432B2 (ja) | ||
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH06232066A (ja) | ｐ型層の形成方法 | |
| JPH06124960A (ja) | 半導体装置の製造方法 | |
| KR100263455B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH0415950A (ja) | 相補型電界効果半導体装置およびその製造方法 | |
| KR20010017518A (ko) | 모스전계효과트랜지스터 소자의 제조방법 |