JPH01220438A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特にイオン注
入のマスクとして使用される多結晶シリコン膜の改良に
関するものである。

〔従来の技術〕

従来のＭＯ３型半導体装置を一例として、その製造方法
を工程順に説明する。

まず第２図（ａｌに示すように、半導体基板１の一主面
上に各素子分離の目的でフィールド酸化膜２を形成した
後、ゲート酸化膜３を熱酸化法で２５０人生成し、さら
に気相成長法によりゲート電極となる多結晶シリコン膜
４を４５００人生成する。

次にこの多結晶シリコン膜４の抵抗を下げる目的で多結
晶シリコン膜４の中にリン５などの不純物を約９００℃
の温度で熱拡散し、多結晶シリコン膜４のシート抵抗値
を約２５Ω／Ｄ程度にする。

次に第２図（ｂ）に示すようにレジストをマスクとして
多結晶シリコン膜４及びゲート酸化膜３をエツチングし
、半導体基Ｆｉ１のソース・ドレイン領域となる部分を
露出させ、前記レジストを除去する。次にゲート電極で
ある多結晶シリコン膜４及びフィールド酸化膜２をマス
クとしてイオン注入技術を用いて半導体基板ｌと反対導
電型の不純物６をソース・ドレイン領域に注入する。

しかる後、第２図（Ｃ）に示すように約９００℃程度の
温度で熱処理することにより、注入した不純物６が半導
体基板１中で所定の深さに達するよう拡散し、ソース・
ドレイン層７を形成する。次に層間絶縁膜８を形成し、
コンタクトホール９を開口し、さらにアルミ配線１０を
施す。

〔発明が解決しようとする課題〕

以上のように、従来の技術はゲート電極となる多結晶シ
リコン膜４を生成した後、抵抗値を下げるため、熱拡散
により不純物５を多結晶シリコン膜４中に拡散していた
。この際、多結晶シリコン膜４を気相成長法で生成する
のは４００“Ｃ〜４５０℃程度の温度で行われるが、生
成した状態での多結晶シリコン膜４は結晶化しておらず
、シリコン原子がランダムに多結晶シリコンＷｉｄ中に
存在している。この状態で多結晶シリコン膜４の抵抗値
を下げるため、リン５などの不純物を約９００℃程度の
温度で多結晶シリコン膜４中に熱拡散すると、第３図に
示すように多結晶シリコン膜４はあるサイズ（例えば直
径０．５μ前後）のシリコン単結晶のかたまり　（グレ
イン）１）の集まりとなる。

このグレイン１）は多結晶シリコン膜４中に熱拡散させ
る不純物の濃度が多くなればなるほど、大きくなり、極
部的には多結晶シリコン膜の厚み方向に１つのグレイン
１）のみが存在するようになる。１つのグレイン１）は
シリコン単結晶であり、各々のグレイン１）はそれぞれ
別々のシリコン単結晶面方位を持っている。

このためソース・ドレイン領域に半導体基板１と反対導
電型の不純物６をイオン注入技術を用いて注入する際、
突き抜け（チャネリング）しやすい面方位のグレイン１
）中に注入された不純物６は多結晶シリコン膜に深く侵
入し、半導体基板１の表面であるチャネル部に達するも
のがある。

以前のＭＯ３型トランジスタのようにソース・ドレイン
間隔が広い場合（例えば２．０μ以上の場合）には、チ
ャネル部まで達する不純物６の量が少ないため、問題と
ならなかったが、最近ＭＯ３型トランジスタのソース・
ドレイン間隔が小さく（例えば２．０μ以下）なったた
め、前記の微量のチャネル部に達した不純物６の影響が
大きくなり、ＭＯ３型トランジスタのしきい値電圧等の
電気特性をばらつかせるなどの問題が出てきている。

この発明は上記のような問題点を解消するためになされ
たもので、イオン注入による突き抜けを防ぐことができ
、これにより安定な電気特性を有するＭＯ３型半導体装
置を製造することができる半導体装置の製造方法を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、多結晶シリコ
ン膜をマスクとしてイオン注入を行なう工程を、半導体
基板の一主面上に絶縁膜を形成した後その上に第１の多
結晶シリコン膜を生成する第１の工程と、この第１の多
結晶シリコン膜に不純物を熱拡散した後該第１の多結晶
シリコン膜上に第２の多結晶シリコン膜を生成する第２
の工程と、上記絶縁膜及び第１．第２の多結晶シリコン
膜をパターンニングした後これらの膜をマスクとして不
純物をイオン注入する第３の工程とから構成したもので
ある。

〔作用〕

この発明においては、不純物を拡散した下層の多結晶シ
リコン膜上に、不純物を拡散していない上層の多結晶シ
リコン膜を形成した後、これらの多結晶シリコン層をマ
スクとしてイオン注入するから、イオン注入時のマスク
効果を向上してイオン注入による突き抜けを防止できる
。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による半導体装置の製造方法
をその工程順に説明するための断面図であり、図におい
て第２図と同一符号は同一のものを示し、１２はゲート
電極の一部となる第１の多結晶シリコン膜、１３は該膜
１２上に形成された第２の多結晶シリコン膜である。

次に製造方法について説明する。

従来技術と同様にＰ型シリコン基板１の一主面上に各素
子分離の目的でフィールド酸化膜２を形成し、ゲート酸
化膜３を熱酸化法で２５０人生成し、さらに気相成長法
によりゲート電極の一部となる第１の多結晶シリコン膜
１２を約２０００人生成する。次にゲート電極の抵抗を
下げる目的で多結晶シリコン膜１２中にリン５を約９０
０℃の温度で熱拡散する。この熱拡散では膜厚２０００
人の多結晶シリコン膜１２の抵抗値は約３０Ω／Ｄ程度
となった。

次にリン５を熱拡散した多結晶シリコン膜１２上にさら
に同様の気相成長法で温度４２０℃程度で第２の多結晶
シリコン膜１３を約２５００人生成する。この多結晶シ
リコン膜１３を生成する温度は４２０℃と低いため、す
でに多結晶シリコン膜１２中に拡散しているリン５はほ
とんど拡散せず上側の多結晶シリコン膜１３中にはリン
がほとんど存在していない。

次に第１図（ｂ）に示すように、従来技術と同様レジス
トをマスクに第２の多結晶シリコン［１３゜第１の多結
晶シリコン膜１２及びゲート酸化膜３をエツチングし、
半導体基板１の、ソース・ドレイン領域となる部分を露
出させ、前記レジストを除去する。この後特に上側の第
２の多結晶シリコン膜１３及びフィールド酸化膜２をマ
スクとしてイオン注入技術を用いて砒素６を５０Ｋｅｙ
のエネルギーで４　Ｘ　１０　ｌＳ／ｃｄ注入する。

次に第１図（Ｃ）に示すように、従来技術と同様に、９
００℃の温度で４０分間の熱処理をすることにより注入
した砒素を拡散し、ソース・ドレイン層７を形成する。

しかる後、眉間絶縁膜８．コンタクトホール９及びアル
ミ配線１０を形成する。

ゲート電極の抵抗については、ソース・ドレイン層７を
形成する際の９００℃、４０分間の熱処理により、下側
の第１多結晶シリコン膜１２中に存在するリン５が上側
の第２多結晶シリコン１）！　１３中に十分熱拡散し、
最終仕上がり状態では、従来技術とほぼ同程度の２５Ω
／Ｄが得られた。

以上のように製造されたＭＯ３型半導体装置においては
、上側の多結晶シリコン膜１３を生成してからソース・
ドレイン層６を形成するためのイオン注入をするまでの
間の熱処理の温度は上側の多結晶シリコン膜１３を気相
成長法で生成する際の４２０℃が最も高い温度である。

この程度の温度では下側の多結晶シリコン膜１２中のリ
ンなどの不純物はほとんど拡散せず、上側多結晶シリコ
ン膜１３は非結晶状態のシリコン原子がランダムに存在
した状態で、ソース・ドレイン層６を形成するためのイ
オン注入のマスクとして使用できるため、従来技術のよ
うな極部的な不純物イオンのチャネル領域への突き抜け
が起こりにくくなる。

第４図はＭＯ３型トランジスタのしきい値電圧（Ｖｔｏ
）を、ソース・ドレイン層形成するだめの砒素のイオン
注入の注入エネルギーをパラメータとして示す。

従来技術の場合は、実線１４であるが、本実施例によれ
ば、点線１５のようになり、イオン注入によるチャネル
部へのイオンの突き抜けの防止に効果があることがわか
る。

第４図に示すサンプルは、ソース・ドレイン層形成の砒
素のイオン注入はすべて４　Ｘ　１０　、”／　ｃＩａ
で行った。又、１つのパラメータ、つまり１つの注入エ
ネルギーに対するしきい値は５００〜７００個のＭＯ３
型トランジスタのＶｔＵを測定し、その平均値で示して
いる。またＭＯ３型トランジスタはソース・ドレイン間
隔１．２μ、ソース・ドレイン幅２０μである。

このように本実施例によれば不純物を拡散した第１の多
結晶シリコン膜の上に、不純物を拡散していない第２の
多結晶シリコン膜を形成し、その後これらの多結晶シリ
コン膜をマスクとしてソース・ドレイン形成のためのイ
オン注入を行なうので、多結晶シリコン膜のマスク効果
を向上してイオン注入による突き抜けを防ぐことができ
る。

なお、上記実施例ではＰ型シリコン基板を使用し、ソー
ス・ドレインの注入に砒素を用いたＮチャネルＭＯ３型
トランジスタの場合を示したが、これは当然のことなか
らＰチャネルＭＯ３型トランジスタでもよ（、又注入す
る不純物も程度の差はあるが、ボロン、リン等の他の不
純物でもよく、この場合も同様の効果を有する。

また、上記実施例ではＭＯＳ型トランジスタのソース・
ドレイン形成のためにイオン注入する場合について説明
したが、本発明は多結晶シリコン膜をマスクに不純物を
イオン注入する方法ならどのようなものにでも適用でき
、この場合も上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明に係る半導体装置の製造方法に
よれば、不純物を拡散した下層の多結晶シリコン膜上に
、不純物を拡散していない上層の多結晶シリコン膜を形
成した後、これらの多結晶シリコン層をマスクとしてイ
オン注入するので、イオン注入時のマスク効果を向上し
てイオン注入による突き抜けを防止でき、この結果電気
特性の良い半導体装置を製造することができる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の製造方法
をその工程１）１ｆ￥に説明するための断面図、第２図
は従来の半導体装置の製造方法をその工程順に説明する
ための断面図、第３図は従来の方法における問題点を説
明するための図、第４図はＭＯＳトランジスタのしきい
値電圧と、ソース・ドレイン層形成のための不純物の注
入エネルギーとの関係を示す図である。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３・・・ゲート酸化膜、５・・・不純物のリン、１２
・・・第１の多結晶シリコン膜、１３・・・第２の多結
晶シリコン膜。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に選択的に多結晶シリコン膜を形成
   し、これをマスクとしてイオン注入を行なう工程を含む
   半導体装置の製造方法において、上記工程は、 上記半導体基板の一主面上に絶縁膜を形成した後その上
   に第１の多結晶シリコン膜を生成する第１の工程と、 この第１の多結晶シリコン膜に不純物を熱拡散した後、
   該第１の多結晶シリコン膜上に第２の多結晶シリコン膜
   を生成する第２の工程と、 上記絶縁膜及び第１、第２の多結晶シリコン膜をパター
   ンニングした後これらの膜をマスクとして不純物をイオ
   ン注入する第３の工程とからなるものであることを特徴
   とする半導体装置の製造方法。