JPH0368134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0368134A JPH0368134A JP20311089A JP20311089A JPH0368134A JP H0368134 A JPH0368134 A JP H0368134A JP 20311089 A JP20311089 A JP 20311089A JP 20311089 A JP20311089 A JP 20311089A JP H0368134 A JPH0368134 A JP H0368134A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- annealing treatment
- shallow
- oxide film
- lamp annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000137 annealing Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 26
- 238000011282 treatment Methods 0.000 abstract description 20
- 238000002513 implantation Methods 0.000 abstract description 17
- 150000002500 ions Chemical class 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造において、浅くかつ良好な
Ｐ”／ｎ接合を得る製造方法に関するものである。
Ｐ”／ｎ接合を得る製造方法に関するものである。
第２図、第３図、第４図は一般的な従来の注入プロセス
及びアニールプロセスによるＰ＋／ｎｇ合の断面図であ
る。第２図において、（１）はｎ型半導体基板、（２）
はｎ型半導体基板（１）上に形成された酸化膜で、非Ｐ
”／ｎ接合部分を示す。（３）は後工程の不純物注入の
際、ｎ型半導体基板（１）の損傷を緩和するための注入
前酸化膜である。第３図は１層を得るために通常のＢ＋
より質量の大きいＢＦ＋を注入した時の断面図であり１
図において、（１）はｎ型半導体基板、（２）は酸化膜
、（３）は注入前酸化膜、（４）はｎ型シリコン基板（
１）表面にＢＰ、＋注入によって形成されたＢＰ、注入
層である。
及びアニールプロセスによるＰ＋／ｎｇ合の断面図であ
る。第２図において、（１）はｎ型半導体基板、（２）
はｎ型半導体基板（１）上に形成された酸化膜で、非Ｐ
”／ｎ接合部分を示す。（３）は後工程の不純物注入の
際、ｎ型半導体基板（１）の損傷を緩和するための注入
前酸化膜である。第３図は１層を得るために通常のＢ＋
より質量の大きいＢＦ＋を注入した時の断面図であり１
図において、（１）はｎ型半導体基板、（２）は酸化膜
、（３）は注入前酸化膜、（４）はｎ型シリコン基板（
１）表面にＢＰ、＋注入によって形成されたＢＰ、注入
層である。
第４図は第２図のＢＰ、注入層（４）をアニール処理に
より活性化しＰ”／ｎ接合が得られた従来の半導体装置
の図であり１図において、（１）はｎ型半導体基板、（
２）は酸化膜、（５）はアニール処理によって得られた
Ｐ＋層である。
より活性化しＰ”／ｎ接合が得られた従来の半導体装置
の図であり１図において、（１）はｎ型半導体基板、（
２）は酸化膜、（５）はアニール処理によって得られた
Ｐ＋層である。
次に従来の浅いＰ”／ｎ接合の構造について説明する。
第２図に示すようにｎ型半導体基板（通常はシリコン）
（１）上にＰ”／ｎ接合部、非接合部を区別するための
酸化膜（２）を形成し、それら上面に、数１００オング
ストロームの注入前酸化膜覧３）を形成する。
（１）上にＰ”／ｎ接合部、非接合部を区別するための
酸化膜（２）を形成し、それら上面に、数１００オング
ストロームの注入前酸化膜覧３）を形成する。
次いで、第３図に示すように浅いＰ”／ｎ接合を得るた
めに、通常Ｐ型不純物Ｂ＋より質量の大きなりＰ、＋を
イオン注入によりｎ型半導体基板（１）に打ち込みＢＦ
、＋注入７１（４１が形成される。ここで、注入前酸化
膜（３）により、ｎ型半導体基板（１）表面がイオン注
入により受ける損傷は緩和される。次に、ＢＦ！＋注入
ｍ （４）をアニール処理することによって、ＢＦ、”
イオン中のＰ型不純物が活性化されてＰ＋層（５）が形
成される。不純物の活性化を向上させしかも、拡散を抑
制するためにランプアニール処理が試みられている。
めに、通常Ｐ型不純物Ｂ＋より質量の大きなりＰ、＋を
イオン注入によりｎ型半導体基板（１）に打ち込みＢＦ
、＋注入７１（４１が形成される。ここで、注入前酸化
膜（３）により、ｎ型半導体基板（１）表面がイオン注
入により受ける損傷は緩和される。次に、ＢＦ！＋注入
ｍ （４）をアニール処理することによって、ＢＦ、”
イオン中のＰ型不純物が活性化されてＰ＋層（５）が形
成される。不純物の活性化を向上させしかも、拡散を抑
制するためにランプアニール処理が試みられている。
以上のようにして、浅いＰ”／ｎ接合が形成されていた
。
。
従来の浅いＰ”／ｎ接合形成方法では、ＢＰ、“中の弗
素が半導体基板中ｌこ残ったままであったり、接合の深
さを意図的にコントロールするのが困難であるという問
題点があった。
素が半導体基板中ｌこ残ったままであったり、接合の深
さを意図的にコントロールするのが困難であるという問
題点があった。
この発明は上記のような問題点を解消するため直ζなさ
れたもので、半導体基板中に注入された弗素を半導体基
板外に散逸させられるとともに、接合の深さを意図的に
コントロールすることが可能となるような半導体装置の
製造方法を得ることを目的とする。
れたもので、半導体基板中に注入された弗素を半導体基
板外に散逸させられるとともに、接合の深さを意図的に
コントロールすることが可能となるような半導体装置の
製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、半導体装置中
に注入された元素を活性化させるのに用いるランプアニ
ール処理において、その前後に不純物が活性化するより
低温度でアニール処理を行なうようにしたものである。
に注入された元素を活性化させるのに用いるランプアニ
ール処理において、その前後に不純物が活性化するより
低温度でアニール処理を行なうようにしたものである。
この発明における半導体装置の製造方法は、不純物を活
性化させるためのアニールの前に、それより低温のアニ
ール処理において、半導体装置中では不活性な元素を半
導体装置外へ拡散させ、また不純物活性化のアニールの
後の、それより低温のアニール処理により、不純物注入
により半導体装置が受けた損傷を元の結晶状態に戻し、
かつ、不純物の拡散深さを制御する。
性化させるためのアニールの前に、それより低温のアニ
ール処理において、半導体装置中では不活性な元素を半
導体装置外へ拡散させ、また不純物活性化のアニールの
後の、それより低温のアニール処理により、不純物注入
により半導体装置が受けた損傷を元の結晶状態に戻し、
かつ、不純物の拡散深さを制御する。
以下、この発明の一実施例を図について説明する。第１
図、第２図１ｍ３図は本発明によるＰ”／ｎ接合形成工
程の断面図であり、第２図において、（１）はｎ型半導
体基板、（２）は酸化膜、（３）は注入前酸化膜である
。第３図において、（１）は半導体基板、（２）は酸化
膜、（３）は注入前酸化膜、（４）はＢＦ、＋注入層で
ある。第１図において、（１）は半導体基板、（２）は
酸化膜、（３）は注入前酸化膜、（６）は太実施例によ
り得られた結晶性の高いＰ＋層である。
図、第２図１ｍ３図は本発明によるＰ”／ｎ接合形成工
程の断面図であり、第２図において、（１）はｎ型半導
体基板、（２）は酸化膜、（３）は注入前酸化膜である
。第３図において、（１）は半導体基板、（２）は酸化
膜、（３）は注入前酸化膜、（４）はＢＦ、＋注入層で
ある。第１図において、（１）は半導体基板、（２）は
酸化膜、（３）は注入前酸化膜、（６）は太実施例によ
り得られた結晶性の高いＰ＋層である。
次に１本発明による半導体装置の製造方法の手順ｉこつ
いて説明する。第２図、第３図は前記従来のものと同一
であり、第２図のｎ型半導体基板（１）上にＰ”／ｎ接
合部、非接合部を区別するための酸化膜（２）を形成し
、それらの上向に数１００オングストロームの注入前酸
化膜（３）を形成する。次いで、第３図に示すように、
浅いＰ”／ｎ接合を得るために、 ＢＦ！＋をイオン注
入により、ｎ型半導体基板（１）に打ち込みＢＦ！＋注
入７ｍ（４）が形成される。従来と同様に前記注入前酸
化膜（３）により、ｎ型半導体基板（１）表面がイオン
注入により受ける損傷は緩和される。
いて説明する。第２図、第３図は前記従来のものと同一
であり、第２図のｎ型半導体基板（１）上にＰ”／ｎ接
合部、非接合部を区別するための酸化膜（２）を形成し
、それらの上向に数１００オングストロームの注入前酸
化膜（３）を形成する。次いで、第３図に示すように、
浅いＰ”／ｎ接合を得るために、 ＢＦ！＋をイオン注
入により、ｎ型半導体基板（１）に打ち込みＢＦ！＋注
入７ｍ（４）が形成される。従来と同様に前記注入前酸
化膜（３）により、ｎ型半導体基板（１）表面がイオン
注入により受ける損傷は緩和される。
次に、ＢＰ！＋注入層（４）をアニール処理することで
。
。
ＢＦ！イオノ中のボロンを活性化させ、Ｐ”／ｎ接合を
形成する。接合深さの浅い接合を得るためには通常ラン
プアニールを用いる。さらに、良好なＰ”／ｎ接合を得
るために、 ＢＰ！＋中の弗素をＢＦ２＋注入層（４）
から除外するために、ランプアニールにて低温ブクアニ
ール処理（５００−７００℃）を行なう。続いて、Ｐ型
不純物元素ボロンを活性化させるために、高温ランプア
ニール処理（９５０〜１１５０℃）ヲ行なう。引を続い
て、ランプアニールにより低温ボストアニール処理（５
００〜９００℃）を行ない、接合深さのコントロールと
Ｐ＋層の結晶性を向上させる。
形成する。接合深さの浅い接合を得るためには通常ラン
プアニールを用いる。さらに、良好なＰ”／ｎ接合を得
るために、 ＢＰ！＋中の弗素をＢＦ２＋注入層（４）
から除外するために、ランプアニールにて低温ブクアニ
ール処理（５００−７００℃）を行なう。続いて、Ｐ型
不純物元素ボロンを活性化させるために、高温ランプア
ニール処理（９５０〜１１５０℃）ヲ行なう。引を続い
て、ランプアニールにより低温ボストアニール処理（５
００〜９００℃）を行ない、接合深さのコントロールと
Ｐ＋層の結晶性を向上させる。
以上のランプアニール処理により、第１図に示す結晶性
の高いＰ＋層（６）が得られる。
の高いＰ＋層（６）が得られる。
なお、上記実施例では半導体基板に注入されたイオンを
低温−高温−低源の複合ランプアニール処理により浅く
かつ、結晶性の高いＰ＋／ｎ接合を得られる場合を示し
たが、半導体基板（１）中にＰ型不純物以外に他の不純
物が注入されている場合のアニール処理に用いても構わ
ない。その一実施例として、バイポーラトランジスタの
ようにｎ型シリコン基板中（ζＢＦ！＋等のＰ型不純物
を注入し、さらｌこＡａ十等のＮｇ不純物を注入をする
ような場合、本実施例による方法を用いることで、浅く
かつ結晶性の高い接合を得られるだけでなく、接合深さ
をコントロールが可能なため、目的とする電気的・特性
（例えばｈＦＥ 、 ｆＴ等）のコントロールも容易で
ある。
低温−高温−低源の複合ランプアニール処理により浅く
かつ、結晶性の高いＰ＋／ｎ接合を得られる場合を示し
たが、半導体基板（１）中にＰ型不純物以外に他の不純
物が注入されている場合のアニール処理に用いても構わ
ない。その一実施例として、バイポーラトランジスタの
ようにｎ型シリコン基板中（ζＢＦ！＋等のＰ型不純物
を注入し、さらｌこＡａ十等のＮｇ不純物を注入をする
ような場合、本実施例による方法を用いることで、浅く
かつ結晶性の高い接合を得られるだけでなく、接合深さ
をコントロールが可能なため、目的とする電気的・特性
（例えばｈＦＥ 、 ｆＴ等）のコントロールも容易で
ある。
また、本実施例による低温−高温一低混ランプアニール
処理の個々のランプアニール処理は、連続または分割処
理のいづれでも構わない。
処理の個々のランプアニール処理は、連続または分割処
理のいづれでも構わない。
以上のようにこの発明によれば、半導体基板中に注入さ
れた不純物のアニール処理に、低温−高温−低温からな
るランプアニール処理を用いることで、浅くかつ結晶性
の高いＰ”／ｎ接合を得られる効果がある。
れた不純物のアニール処理に、低温−高温−低温からな
るランプアニール処理を用いることで、浅くかつ結晶性
の高いＰ”／ｎ接合を得られる効果がある。
第】図はこの発明の一実施例により得られた結晶性の高
いＰ＋層の断面図、第２図、第３図はこの発明及び従来
の浅いＰ＋／ｎ接合形成工程の断面図。 ・邪４図は従来の方法で得られたＰ＋層の断面図である
。 図において、（１〉はｎ型半導体基板、（２）は酸化膜
、（３）は注入前酸化膜、（４）はＢＦ、＋注入層、（
６）は結晶性の高いＰ＋層である。 なお１図中、同一符号は同一、又は相当部分を示す。
いＰ＋層の断面図、第２図、第３図はこの発明及び従来
の浅いＰ＋／ｎ接合形成工程の断面図。 ・邪４図は従来の方法で得られたＰ＋層の断面図である
。 図において、（１〉はｎ型半導体基板、（２）は酸化膜
、（３）は注入前酸化膜、（４）はＢＦ、＋注入層、（
６）は結晶性の高いＰ＋層である。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体装置の浅い接合形成における不純物活性化のため
に、複数の温度と時間を組み合わせたランプアニール処
理を用いたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311089A JPH0368134A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311089A JPH0368134A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368134A true JPH0368134A (ja) | 1991-03-25 |
Family
ID=16468565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20311089A Pending JPH0368134A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368134A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770854A (ja) * | 1994-07-25 | 1995-03-14 | Kanegafuchi Chem Ind Co Ltd | 複合難燃繊維 |
| WO1999040619A1 (en) * | 1998-02-06 | 1999-08-12 | Advanced Micro Devices, Inc. | Reduced boron diffusion by use of a preanneal |
| JP2001516969A (ja) * | 1997-09-16 | 2001-10-02 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | 半導体ウェーハに浅い接合を形成する方法 |
| US7279405B2 (en) | 2003-11-06 | 2007-10-09 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device and manufacturing apparatus for the same |
-
1989
- 1989-08-05 JP JP20311089A patent/JPH0368134A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770854A (ja) * | 1994-07-25 | 1995-03-14 | Kanegafuchi Chem Ind Co Ltd | 複合難燃繊維 |
| JP2001516969A (ja) * | 1997-09-16 | 2001-10-02 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | 半導体ウェーハに浅い接合を形成する方法 |
| WO1999040619A1 (en) * | 1998-02-06 | 1999-08-12 | Advanced Micro Devices, Inc. | Reduced boron diffusion by use of a preanneal |
| US6159812A (en) * | 1998-02-06 | 2000-12-12 | Advanced Micro Devices, Inc. | Reduced boron diffusion by use of a pre-anneal |
| US7279405B2 (en) | 2003-11-06 | 2007-10-09 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device and manufacturing apparatus for the same |
| US8211785B2 (en) | 2003-11-06 | 2012-07-03 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device including flash lamp annealing processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| KR100233153B1 (ko) | 자기-정합 실리사이드 베이스 바이폴라 트랜지스터 및 저항과 그 제조 방법 | |
| US3895392A (en) | Bipolar transistor structure having ion implanted region and method | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| JPH0351309B2 (ja) | ||
| JP3727482B2 (ja) | 半導体装置の製造方法 | |
| JPH0212924A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPH077748B2 (ja) | 半導体装置の製造方法 | |
| JPS6245179A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 | |
| JPS62179766A (ja) | Ｍｉｓトランジスタ−の製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JPS63181418A (ja) | 半導体装置の製造方法 |