JPH05275362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275362A JPH05275362A JP4067385A JP6738592A JPH05275362A JP H05275362 A JPH05275362 A JP H05275362A JP 4067385 A JP4067385 A JP 4067385A JP 6738592 A JP6738592 A JP 6738592A JP H05275362 A JPH05275362 A JP H05275362A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- heat treatment
- temperature
- diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】イオン注入層のアニール処理方法に関し、アニ
ール処理でイオン注入直後の不純物分布が変化すること
なく、浅い拡散層を精度よく形成する。 【構成】半導体結晶基板にアモルファス領域を形成しな
い条件での一次イオン注入を行う第1工程と、800℃
以上900℃以下の温度の熱処理を含む第2工程と、前
記第1工程における一次イオン注入に対し基板に与える
ダメージがほぼ同じ、またはそれよりダメージの小さい
二次イオン注入を行う第3工程とを含む。また半導体結
晶基板にアモルファス領域を形成する条件でイオンを注
入する第1工程と、200℃を超え700℃を超えない
温度の熱処理を含む第3工程の前に行う、700℃以上
の温度の熱処理を含む第2工程を含む。
ール処理でイオン注入直後の不純物分布が変化すること
なく、浅い拡散層を精度よく形成する。 【構成】半導体結晶基板にアモルファス領域を形成しな
い条件での一次イオン注入を行う第1工程と、800℃
以上900℃以下の温度の熱処理を含む第2工程と、前
記第1工程における一次イオン注入に対し基板に与える
ダメージがほぼ同じ、またはそれよりダメージの小さい
二次イオン注入を行う第3工程とを含む。また半導体結
晶基板にアモルファス領域を形成する条件でイオンを注
入する第1工程と、200℃を超え700℃を超えない
温度の熱処理を含む第3工程の前に行う、700℃以上
の温度の熱処理を含む第2工程を含む。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。詳しくは、イオン注入層のアニール処理方法
に関する。近年、VLSI製造工程において、イオン注
入は不純物を半導体基板に導入する工程等に広く使用さ
れている。これは、イオン注入法が不純物注入量や注入
深さに関して、その制御性、再現性が高いためである。
に関する。詳しくは、イオン注入層のアニール処理方法
に関する。近年、VLSI製造工程において、イオン注
入は不純物を半導体基板に導入する工程等に広く使用さ
れている。これは、イオン注入法が不純物注入量や注入
深さに関して、その制御性、再現性が高いためである。
【0002】イオン注入は、Si結晶基板に不純物イオ
ンを注入する作用の他に、Si結晶構造を壊す作用も持
つ。 その破壊された結晶構造を回復させるために、あ
る一定温度以上でのアニール処理が必要となる。
ンを注入する作用の他に、Si結晶構造を壊す作用も持
つ。 その破壊された結晶構造を回復させるために、あ
る一定温度以上でのアニール処理が必要となる。
【0003】
【従来の技術】上記のアニール処理において、注入され
た不純物が拡散現象によって動き、注入直後の不純物分
布が保たれないことがある。MOSFETの短チャネル
効果やバイポーラトランジスタの高速化のために、浅い
拡散層形成が要求されており、この意味からイオン注入
された不純物の分布は、注入直後の分布を保つことが要
求される。
た不純物が拡散現象によって動き、注入直後の不純物分
布が保たれないことがある。MOSFETの短チャネル
効果やバイポーラトランジスタの高速化のために、浅い
拡散層形成が要求されており、この意味からイオン注入
された不純物の分布は、注入直後の分布を保つことが要
求される。
【0004】このため、従来よりアニール処理の温度の
低下や短時間化が要求されており、通常の熱処理温度は
900℃〜1000℃であり、特殊な用途おいては、1
200℃程度まで使用される。アニール処理時間は、処
理温度にもよって各種さまざまであるが、十数分から数
時間にまでおよぶ。特殊な用途においては、数秒程度の
短時間熱処理法が使用される場合もある。
低下や短時間化が要求されており、通常の熱処理温度は
900℃〜1000℃であり、特殊な用途おいては、1
200℃程度まで使用される。アニール処理時間は、処
理温度にもよって各種さまざまであるが、十数分から数
時間にまでおよぶ。特殊な用途においては、数秒程度の
短時間熱処理法が使用される場合もある。
【0005】また、特にイオン注入の欠陥回復工程のた
めのアニール処理の他に、化学気相堆積法(CVD法)
による工程中に、処理温度が400℃〜900℃程度に
上昇することで、加熱される場合もある。
めのアニール処理の他に、化学気相堆積法(CVD法)
による工程中に、処理温度が400℃〜900℃程度に
上昇することで、加熱される場合もある。
【0006】
【発明が解決しようとする課題】イオン注入により壊さ
れた結晶構造には、大きく分けて次の3種類あることが
明らかになった。アモルファス領域が形成されない構
造、アモルファス領域とダメージが導入された結晶領
域が混在する構造と、結晶構造を完全に失ったアモル
ファス層が形成される構造の3種類である。注入直後の
第1熱処理において、ある温度範囲の温度処理が成され
ると、その後の第2熱処理において拡散が増長される現
象が明らかになった。これは、第1熱処理により、イオ
ン注入ダメージが十分回復されていない、または、ダメ
ージより形成された欠陥が、不純物拡散を増長すること
が原因である。
れた結晶構造には、大きく分けて次の3種類あることが
明らかになった。アモルファス領域が形成されない構
造、アモルファス領域とダメージが導入された結晶領
域が混在する構造と、結晶構造を完全に失ったアモル
ファス層が形成される構造の3種類である。注入直後の
第1熱処理において、ある温度範囲の温度処理が成され
ると、その後の第2熱処理において拡散が増長される現
象が明らかになった。これは、第1熱処理により、イオ
ン注入ダメージが十分回復されていない、または、ダメ
ージより形成された欠陥が、不純物拡散を増長すること
が原因である。
【0007】第1熱処理で、イオン注入ダメージは十分
回復される温度は、前述の3種類のダメージ構造ごとに
異なる。この場合、十分に回復されると言う意味は、そ
のダメージやダメージより形成された欠陥が不純物拡散
に影響を与えないことを言う。また、熱処理条件によっ
ては、不純物拡散を増長する欠陥を発生させる場合もあ
る。
回復される温度は、前述の3種類のダメージ構造ごとに
異なる。この場合、十分に回復されると言う意味は、そ
のダメージやダメージより形成された欠陥が不純物拡散
に影響を与えないことを言う。また、熱処理条件によっ
ては、不純物拡散を増長する欠陥を発生させる場合もあ
る。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体結晶基板にアモルファス領域を形成し
ない条件での一次イオン注入を行う第1工程と、800
℃以上900℃以下の温度の熱処理を含む第2工程と、
前記第1工程における一次イオン注入に対し基板に与え
るダメージがほぼ同じ、またはそれよりダメージの小さ
い二次イオン注入を行う第3工程とを、含むことを特徴
とする。
造方法は、半導体結晶基板にアモルファス領域を形成し
ない条件での一次イオン注入を行う第1工程と、800
℃以上900℃以下の温度の熱処理を含む第2工程と、
前記第1工程における一次イオン注入に対し基板に与え
るダメージがほぼ同じ、またはそれよりダメージの小さ
い二次イオン注入を行う第3工程とを、含むことを特徴
とする。
【0009】また、半導体結晶基板にアモルファス領域
を形成する条件でイオンを注入する第1工程と、200
℃を超え、700℃を超えない温度の熱処理を含む第3
工程の前に行う、700℃以上の温度の熱処理を含む第
2工程を、含むことを特徴とする。更に、半導体結晶基
板に完全なアモルファス領域を形成しない一次イオン注
入を行う第1工程と、800℃を超えない温度の熱処理
を含む第2工程と、前記一次イオン注入工程での注入領
域の全部または一部を改質する二次イオン注入を行う第
3工程と、200℃を超え、700℃を超えない温度の
熱処理を含む第5工程の前に行う700℃以上の温度の
熱処理を含む第4工程を、含むことを特徴とする。
を形成する条件でイオンを注入する第1工程と、200
℃を超え、700℃を超えない温度の熱処理を含む第3
工程の前に行う、700℃以上の温度の熱処理を含む第
2工程を、含むことを特徴とする。更に、半導体結晶基
板に完全なアモルファス領域を形成しない一次イオン注
入を行う第1工程と、800℃を超えない温度の熱処理
を含む第2工程と、前記一次イオン注入工程での注入領
域の全部または一部を改質する二次イオン注入を行う第
3工程と、200℃を超え、700℃を超えない温度の
熱処理を含む第5工程の前に行う700℃以上の温度の
熱処理を含む第4工程を、含むことを特徴とする。
【0010】
【作用】上記の如く、第1熱処理の温度を上げること、
または、第1熱処理の前に、ある温度範囲以上の熱処理
を行うことで、イオン注入で発生した不純物拡散を増長
する作用を持つ種類の結晶欠陥の量が制御され、その後
の増速拡散が防止できる。また追加イオン注入を行うこ
とでダメージ構造が変化し、所望の第1熱処理におい
て、拡散が増長されない。
または、第1熱処理の前に、ある温度範囲以上の熱処理
を行うことで、イオン注入で発生した不純物拡散を増長
する作用を持つ種類の結晶欠陥の量が制御され、その後
の増速拡散が防止できる。また追加イオン注入を行うこ
とでダメージ構造が変化し、所望の第1熱処理におい
て、拡散が増長されない。
【0011】
【実施例】アモルファス領域が形成されない構造、
アモルファス領域とダメージが導入された結晶領域が混
在する構造と、結晶構造を完全に失ったアモルファス
層が形成される構造の3種類のSi基板を作製し、アニ
ールを行った後、その基板内での不純物拡散状態の分析
を行った。
アモルファス領域とダメージが導入された結晶領域が混
在する構造と、結晶構造を完全に失ったアモルファス
層が形成される構造の3種類のSi基板を作製し、アニ
ールを行った後、その基板内での不純物拡散状態の分析
を行った。
【0012】プロセス条件を以下に示す。 CZ−Si <100> n型 10Ωcm ダメージ形成イオン注入(第1イオン注入) Si+ 40 keV 1×1014cm-2、3×1014cm-2、1
×1015cm-2 (アモルファス領域なし、部分的になし、アモルファス
領域あり) ダメージ回復アニール処理(第1熱処理) 200〜
1000℃ 60分 不純物導入イオン注入 (第2イオン注入) BF2 + 10 keV 3×1013cm-2 不純物拡散アニール処理 (第2熱処理) 800℃
30分 B(ボロン)分布分析 2次イオン質量分析(SIM
S) 2次イオン質量分析法(SIMS)によるB分布を図1
〜4に示す。図1は、ダメージ形成イオン注入(Si+注
入)なしのサンプルで、点線が注入直後、実線が不純物
拡散アニール処理(800℃30分)後のB分布であ
る。図2〜4はダメージ形成イオン注入がSi+ 40 ke
V それぞれ、1×1014cm-2、3×101 4cm-2、1×
1015cm-2の場合である。 それぞれの条件は、前述の
ダメージ構造の〜に対応する。BF2 +注入後のアニー
ル処理が同じであるにも係わらず、拡散状況が大きく異
なる。
×1015cm-2 (アモルファス領域なし、部分的になし、アモルファス
領域あり) ダメージ回復アニール処理(第1熱処理) 200〜
1000℃ 60分 不純物導入イオン注入 (第2イオン注入) BF2 + 10 keV 3×1013cm-2 不純物拡散アニール処理 (第2熱処理) 800℃
30分 B(ボロン)分布分析 2次イオン質量分析(SIM
S) 2次イオン質量分析法(SIMS)によるB分布を図1
〜4に示す。図1は、ダメージ形成イオン注入(Si+注
入)なしのサンプルで、点線が注入直後、実線が不純物
拡散アニール処理(800℃30分)後のB分布であ
る。図2〜4はダメージ形成イオン注入がSi+ 40 ke
V それぞれ、1×1014cm-2、3×101 4cm-2、1×
1015cm-2の場合である。 それぞれの条件は、前述の
ダメージ構造の〜に対応する。BF2 +注入後のアニー
ル処理が同じであるにも係わらず、拡散状況が大きく異
なる。
【0013】Bの拡散深さとプリアニールの温度の関係
を図5に示す。この図5は図2〜4のデータを含む各温
度での熱処理を行った場合の測定結果を基に作成したも
のである。Bの拡散深さは、その濃度が5×1016cm-3
になった深さを定義した。黒丸(●)は、Si注入を行わ
ずBF2 +注入し、アニール処理800℃30分行った場合
のB拡散深さである。この深さを標準深さと呼ぶ。
を図5に示す。この図5は図2〜4のデータを含む各温
度での熱処理を行った場合の測定結果を基に作成したも
のである。Bの拡散深さは、その濃度が5×1016cm-3
になった深さを定義した。黒丸(●)は、Si注入を行わ
ずBF2 +注入し、アニール処理800℃30分行った場合
のB拡散深さである。この深さを標準深さと呼ぶ。
【0014】この標準深さよりBの拡散深さが深い時
は、Si注入とプリアニールにより形成された欠陥が、B
の拡散を増長させていることになる。この標準深さより
Bの拡散深さが浅い時は、Si注入とプリアニールにより
形成された欠陥が、Bの拡散を抑止していることにな
る。先ず、アモルファス領域が形成されない場合のイオ
ン注入ダメージの熱処理との関係について述べる。
は、Si注入とプリアニールにより形成された欠陥が、B
の拡散を増長させていることになる。この標準深さより
Bの拡散深さが浅い時は、Si注入とプリアニールにより
形成された欠陥が、Bの拡散を抑止していることにな
る。先ず、アモルファス領域が形成されない場合のイオ
ン注入ダメージの熱処理との関係について述べる。
【0015】実線は、Si+ 40keV 1×1014cm-2注入
したサンプルのB拡散深さである。700℃までは、B
の拡散深さが標準深さより深く、Si+ 注入ダメージによ
り、Bの増速拡散が起こっている。この時、ダメージ
は、B拡散を増長する格子間シリコン点欠陥を熱処理中
に発生させるためと考えられる。しかし、800℃に熱
処理温度を上げると、B拡散深さは標準深さと同じにな
っている。すなわち、800℃を越える温度処理で、ア
モルファス領域が形成されない場合のダメージ起因によ
る増速拡散は防止できることを示している。
したサンプルのB拡散深さである。700℃までは、B
の拡散深さが標準深さより深く、Si+ 注入ダメージによ
り、Bの増速拡散が起こっている。この時、ダメージ
は、B拡散を増長する格子間シリコン点欠陥を熱処理中
に発生させるためと考えられる。しかし、800℃に熱
処理温度を上げると、B拡散深さは標準深さと同じにな
っている。すなわち、800℃を越える温度処理で、ア
モルファス領域が形成されない場合のダメージ起因によ
る増速拡散は防止できることを示している。
【0016】このことから、アモルファス領域を形成し
ない場合にのイオン注入を行ったあとに、800℃の温
度で熱処理すると、ダメージ起因の拡散は防止されるこ
とが分かる。すなわち、半導体結晶基板にアモルファス
領域を形成しない条件でイオンを注入した後、そのイオ
ン注入より基板に与えるダメージがほぼ同じイオン注
入、または、ダメージがより小さいイオン注入を行うイ
オン注入を行う場合、その間に800℃以上の温度の熱
処理を行えば、1回目のイオン注入のダメージは、2回
目のイオン注入の不純物拡散に影響を与えなくなり、浅
い拡散層形成に有利である。その時、2回目のイオン注
入は、1回目のイオン注入と比較し、ドーズ量が同等す
なわち3倍程度を超えた場合には2回目のイオン注入ダ
メージが大きくなり、熱処理の効果はほとんどなくなる
と考えられる。
ない場合にのイオン注入を行ったあとに、800℃の温
度で熱処理すると、ダメージ起因の拡散は防止されるこ
とが分かる。すなわち、半導体結晶基板にアモルファス
領域を形成しない条件でイオンを注入した後、そのイオ
ン注入より基板に与えるダメージがほぼ同じイオン注
入、または、ダメージがより小さいイオン注入を行うイ
オン注入を行う場合、その間に800℃以上の温度の熱
処理を行えば、1回目のイオン注入のダメージは、2回
目のイオン注入の不純物拡散に影響を与えなくなり、浅
い拡散層形成に有利である。その時、2回目のイオン注
入は、1回目のイオン注入と比較し、ドーズ量が同等す
なわち3倍程度を超えた場合には2回目のイオン注入ダ
メージが大きくなり、熱処理の効果はほとんどなくなる
と考えられる。
【0017】また、これらの欠陥起因の拡散現象は、不
純物拡散の温度が900℃以下、特に750℃〜850
℃において顕著であるとされる。温度が高いと不純物自
信の持つ真性拡散係数項が大きくなるためである。次
に、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つ場合について述べる。
純物拡散の温度が900℃以下、特に750℃〜850
℃において顕著であるとされる。温度が高いと不純物自
信の持つ真性拡散係数項が大きくなるためである。次
に、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つ場合について述べる。
【0018】図5中の破線は、Si+ 40keV 3×1014
cm-2注入したサンプルのB拡散深さである。このSi+ イ
オン注入の条件では完全なアモルファス層は形成され
ず、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つことが明らかになっている。第1
熱処理なし(図中no-preANL)や200 ℃の熱処理、700
℃〜900℃の熱処理で、B拡散深さは、標準深さより
浅くなっている。浅くなっているのは、ダメージにより
形成された欠陥が、Bの拡散を防止するためである。こ
の欠陥は格子間シリコンの溜まり(sink)として作
用するため、B拡散を増長する格子間シリコン点欠陥の
量を減らす。従って、格子間シリコン点欠陥とBとの相
互作用による増速拡散を防止する。
cm-2注入したサンプルのB拡散深さである。このSi+ イ
オン注入の条件では完全なアモルファス層は形成され
ず、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つことが明らかになっている。第1
熱処理なし(図中no-preANL)や200 ℃の熱処理、700
℃〜900℃の熱処理で、B拡散深さは、標準深さより
浅くなっている。浅くなっているのは、ダメージにより
形成された欠陥が、Bの拡散を防止するためである。こ
の欠陥は格子間シリコンの溜まり(sink)として作
用するため、B拡散を増長する格子間シリコン点欠陥の
量を減らす。従って、格子間シリコン点欠陥とBとの相
互作用による増速拡散を防止する。
【0019】また、1000℃の熱処理ではB拡散深さ
は標準深さとほぼ同じになっている。これは、1000
℃以上の熱処理でダメージが回復し、B拡散に影響を及
ぼさないためである。400℃〜600℃の第1熱処理
によりBの拡散深さが標準深さより深くなっている。こ
れは、第1熱処理により、B拡散を抑止する成分の欠
陥、具体的には、多重型の空孔欠陥のみ回復されること
による。このため相対的に格子間シリコン点欠陥の量が
増えるため、拡散が増速される。
は標準深さとほぼ同じになっている。これは、1000
℃以上の熱処理でダメージが回復し、B拡散に影響を及
ぼさないためである。400℃〜600℃の第1熱処理
によりBの拡散深さが標準深さより深くなっている。こ
れは、第1熱処理により、B拡散を抑止する成分の欠
陥、具体的には、多重型の空孔欠陥のみ回復されること
による。このため相対的に格子間シリコン点欠陥の量が
増えるため、拡散が増速される。
【0020】すなわち、400℃〜600℃の熱処理に
より空孔欠陥と格子間シリコン点欠陥の量的なバランス
を崩すことが増速拡散の原因である。従って、アモルフ
ァス領域とダメージが導入された結晶領域が混在する構
造を形成する場合には、200℃を超え、700℃を超
えない温度の熱処理を含む工程を行う前に、700℃以
上の温度の熱処理を含む工程を行えば、不純物の増速拡
散を防止することができる。
より空孔欠陥と格子間シリコン点欠陥の量的なバランス
を崩すことが増速拡散の原因である。従って、アモルフ
ァス領域とダメージが導入された結晶領域が混在する構
造を形成する場合には、200℃を超え、700℃を超
えない温度の熱処理を含む工程を行う前に、700℃以
上の温度の熱処理を含む工程を行えば、不純物の増速拡
散を防止することができる。
【0021】また、Si+ 注入3×1014cm-2で拡散が防
止できるので、1×1014cm-2以下の注入の場合、更
に、イオン注入することでダメージ層の性質を改良する
ことができる。その時のドーズ量は積算して1×1014
cm-2を超え、1×1015cm-2を超えない量に設定する。
この時、現象を支配しているのは注入されたSi+ ではな
く、そのSi+ により動かされた格子中のSi原子である。
このため、第1イオン注入であるSi+ 注入は、どの様な
イオン種でも同じ効果が得られる。実用上は、SiやGe,C
の様な4 族元素、ハロゲンであるF等が使いやすい。
止できるので、1×1014cm-2以下の注入の場合、更
に、イオン注入することでダメージ層の性質を改良する
ことができる。その時のドーズ量は積算して1×1014
cm-2を超え、1×1015cm-2を超えない量に設定する。
この時、現象を支配しているのは注入されたSi+ ではな
く、そのSi+ により動かされた格子中のSi原子である。
このため、第1イオン注入であるSi+ 注入は、どの様な
イオン種でも同じ効果が得られる。実用上は、SiやGe,C
の様な4 族元素、ハロゲンであるF等が使いやすい。
【0022】また、第2イオン注入において注入される
イオンの導電型の反対導電型イオンのうち、質量の重い
イオンを選び少量注入することも有効である。第1イオ
ン種が重いイオンの場合、比較的少量でも基板にダメー
ジを与え、アモルファス領域形成のためのドーズ量も少
ない。第2イオン注入量の半分以下であれば、通常問題
なくその拡散層は使用できる。
イオンの導電型の反対導電型イオンのうち、質量の重い
イオンを選び少量注入することも有効である。第1イオ
ン種が重いイオンの場合、比較的少量でも基板にダメー
ジを与え、アモルファス領域形成のためのドーズ量も少
ない。第2イオン注入量の半分以下であれば、通常問題
なくその拡散層は使用できる。
【0023】また、本実施例の条件である、シリコン注
入を40keV 3×1014cm-2で注入したのち、700℃
以上の温度の熱処理を含む工程を行い拡散を抑止する欠
陥を形成しておく。そののち、 BF2 + やP+ 等のイオン
を注入し、それらの拡散移動する温度、例えば、900
℃以下、特に750℃〜850℃における熱処理を行っ
たとき、それらの拡散は抑止される。
入を40keV 3×1014cm-2で注入したのち、700℃
以上の温度の熱処理を含む工程を行い拡散を抑止する欠
陥を形成しておく。そののち、 BF2 + やP+ 等のイオン
を注入し、それらの拡散移動する温度、例えば、900
℃以下、特に750℃〜850℃における熱処理を行っ
たとき、それらの拡散は抑止される。
【0024】次に、結晶構造を完全に失ったアモルファ
ス層が形成される構造について述べる。図5中の2点破
線は、Si+ 40keV 1×1015cm-2注入したサンプルの
B拡散深さである。欠陥のB拡散への影響は、原理的に
は、Si+ 注入3×1014cm-2の場合と同じであるが、B
拡散深さは深くなっている。
ス層が形成される構造について述べる。図5中の2点破
線は、Si+ 40keV 1×1015cm-2注入したサンプルの
B拡散深さである。欠陥のB拡散への影響は、原理的に
は、Si+ 注入3×1014cm-2の場合と同じであるが、B
拡散深さは深くなっている。
【0025】これは、アモルファス化されることにより
形成されたアモルファス結晶界面(A/C界面)起因の
欠陥が、不純物を捕獲する作用を持つため、その欠陥の
ある深さにBのピークを発生させていることによる。A
/C界面欠陥は従来より格子間シリコン点欠陥を捕獲し
て、Bの増速拡散を防止するとされている。しかしなが
ら、この場合の様にA/C界面内にBが進入してしまう
と、その付近での拡散係数が低くなるため、Bは捕獲さ
れる。Si+ 40keV 1×1015cm-2の場合、捕獲位置が
80nm付近になるのでB拡散深さが深く見えてしま
う。すなわち、700℃〜900℃熱処理で発生した欠
陥は、その作用としてはBの拡散を抑止しているが、そ
の位置が深いため、Si+ 3×1014cm-2の場合より深く
見えている。
形成されたアモルファス結晶界面(A/C界面)起因の
欠陥が、不純物を捕獲する作用を持つため、その欠陥の
ある深さにBのピークを発生させていることによる。A
/C界面欠陥は従来より格子間シリコン点欠陥を捕獲し
て、Bの増速拡散を防止するとされている。しかしなが
ら、この場合の様にA/C界面内にBが進入してしまう
と、その付近での拡散係数が低くなるため、Bは捕獲さ
れる。Si+ 40keV 1×1015cm-2の場合、捕獲位置が
80nm付近になるのでB拡散深さが深く見えてしま
う。すなわち、700℃〜900℃熱処理で発生した欠
陥は、その作用としてはBの拡散を抑止しているが、そ
の位置が深いため、Si+ 3×1014cm-2の場合より深く
見えている。
【0026】B拡散深さを浅くするには、更にエネルギ
ーを低くし、A/C界面の深さを浅くすることが有効で
ある。1000℃の場合は、明らかに拡散が増速されて
おり、B拡散を増長する欠陥が残留していると考えられ
る。
ーを低くし、A/C界面の深さを浅くすることが有効で
ある。1000℃の場合は、明らかに拡散が増速されて
おり、B拡散を増長する欠陥が残留していると考えられ
る。
【0027】
【効果】第1熱処理の温度を上げること、または、第1
熱処理の前に、ある温度範囲以上の熱処理を行うこと
で、イオン注入で発生した不純物拡散を増長する作用を
持つ種類の結晶欠陥の量を制御し、その後の増速拡散を
防止する。追加イオン注入を行うことでダメージ構造を
変化させ、所望の第1熱処理において、拡散が増長され
ていようにする。 増速拡散が防止された拡散層によ
り、MOSFETのソースドレイン層やバイポーラトラ
ンジスタのベース層を浅く形成することが可能となり、
超LSIの製造が容易になった。
熱処理の前に、ある温度範囲以上の熱処理を行うこと
で、イオン注入で発生した不純物拡散を増長する作用を
持つ種類の結晶欠陥の量を制御し、その後の増速拡散を
防止する。追加イオン注入を行うことでダメージ構造を
変化させ、所望の第1熱処理において、拡散が増長され
ていようにする。 増速拡散が防止された拡散層によ
り、MOSFETのソースドレイン層やバイポーラトラ
ンジスタのベース層を浅く形成することが可能となり、
超LSIの製造が容易になった。
【図1】BF2 + 注入と800℃熱処理により形成された
Bの深さ分布を示すグラフである。
Bの深さ分布を示すグラフである。
【図2】Si+ 40keV 1×1014cm-2注入とプリアニー
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
【図3】Si+ 40keV 3×1014cm-2注入とプリアニー
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
【図4】Si+ 40keV 1×1015cm-2注入とプリアニー
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と800℃熱処理で形成されたBの
深さ分布を示すグラフである。
【図5】プリアニール処理とBの拡散深さの関係を示す
グラフである。
グラフである。
Claims (9)
- 【請求項1】半導体結晶基板にアモルファス領域を形成
しない条件での一次イオン注入を行う第1工程と、80
0℃以上900℃以下の温度の熱処理を含む第2工程
と、前記第1工程における一次イオン注入に対し基板に
与えるダメージがほぼ同じ、またはそれよりダメージの
小さい二次イオン注入を行う第3工程とを、含むことを
特徴とする半導体装置の製造方法。 - 【請求項2】前記第3工程における二次イオン注入のド
ーズ量が、前記第1工程における一次イオン注入のドー
ズ量の3倍を超えないことを特徴とする請求項1記載の
半導体装置の製造方法。 - 【請求項3】半導体結晶基板にアモルファス領域を形成
する条件でイオンを注入する第1工程と、200℃を超
え、700℃を超えない温度の熱処理を含む第3工程の
前に行う、700℃以上の温度の熱処理を含む第2工程
を、含むことを特徴とする半導体装置の製造方法。 - 【請求項4】前記第2工程における熱処理を700℃以
上900℃以下の温度で行うことを特徴とする請求項3
記載の半導体装置の製造方法。 - 【請求項5】半導体結晶基板にアモルファス領域を形成
する一次イオン注入を行う第1工程と、700℃以上の
温度の熱処理を含む第2工程と、該半導体中で電気的に
活性な元素やそれを含むイオンを注入する二次イオン注
入を行う第3工程と、二次イオン注入で注入されたイオ
ンが該半導体中で拡散移動する温度における熱処理を含
む第4工程を、含むことを特徴とする半導体装置の製造
方法。 - 【請求項6】前記第1工程における一次イオン注入工程
のイオン種がシリコンイオンであり、前記第4工程の温
度が900℃以下であることを特徴とする請求項5記載
の半導体装置の製造方法。 - 【請求項7】半導体結晶基板に完全なアモルファス領域
を形成しない一次イオン注入を行う第1工程と、800
℃を超えない温度の熱処理を含む第2工程と、前記一次
イオン注入工程での注入領域の全部または一部を改質す
る二次イオン注入を行う第3工程と、200℃を超え、
700℃を超えない温度の熱処理を含む第5工程の前に
行う700℃以上の温度の熱処理を含む第4工程を、含
むことを特徴とする半導体装置の製造方法。 - 【請求項8】前記第3工程における二次イオン注入工程
のイオン種がシリコンイオンまたは、ゲルマニウムイオ
ン、または、炭素イオン、または、フッ素イオンである
ことを特徴とする請求項7記載の半導体装置の製造方
法。 - 【請求項9】前記第4工程における熱処理が700℃以
上900℃以下の温度で行われることを特徴とする請求
項7または8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4067385A JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4067385A JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05275362A true JPH05275362A (ja) | 1993-10-22 |
Family
ID=13343484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4067385A Withdrawn JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05275362A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
JP2018029128A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社Screenホールディングス | ドーパント導入方法 |
-
1992
- 1992-03-25 JP JP4067385A patent/JPH05275362A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
JP2018029128A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社Screenホールディングス | ドーパント導入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6682980B2 (en) | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant | |
KR100305623B1 (ko) | 이온주입을이용한반도체장치의제조방법 | |
JP4065661B2 (ja) | 半導体ウェーハに浅い接合を形成する方法 | |
US6008099A (en) | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion | |
US20080149929A1 (en) | Method of producing a semiconductor element and semiconductor element | |
JPH09181012A (ja) | 集積回路及びその製造方法 | |
JPH07101677B2 (ja) | 半導体装置の製造方法 | |
US7071069B2 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
JPS6362227A (ja) | P型ド−パントの特性のその他のp型ド−パントでの修正 | |
CA1222835A (en) | Shallow-junction semiconductor devices | |
JPH08181085A (ja) | 半導体装置の製造方法 | |
JPH0642465B2 (ja) | 浅い接合の形成方法 | |
JPH09199719A (ja) | 半導体装置の製造方法 | |
JPH05275362A (ja) | 半導体装置の製造方法 | |
JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
JPH04215424A (ja) | 金属半導体オーム接触接点形成処理方法 | |
US20040115889A1 (en) | Ultra shallow junction formation | |
JPH0677247A (ja) | 半導体装置の形成方法 | |
JPH0637163A (ja) | イオン注入評価法 | |
Chang et al. | Time dependence of phosphorus diffusion and dose loss during postimplantation annealing at low temperatures | |
JPH0526343B2 (ja) | ||
Sedgwick | Rapid thermal processing and the quest for ultra shallow boron junctions | |
JP2527545B2 (ja) | 半導体装置の製造方法 | |
KR100334965B1 (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
JPH01214172A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |