JPH0795537B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0795537B2 JPH0795537B2 JP62014712A JP1471287A JPH0795537B2 JP H0795537 B2 JPH0795537 B2 JP H0795537B2 JP 62014712 A JP62014712 A JP 62014712A JP 1471287 A JP1471287 A JP 1471287A JP H0795537 B2 JPH0795537 B2 JP H0795537B2
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- temperature
- heat treatment
- ion implantation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、結晶欠陥の少ないイオン注入層を形成するこ
とができる半導体装置の製造方法に関するものである。
とができる半導体装置の製造方法に関するものである。
従来の技術 超LSIの半導体基板に素子を形成する方法として、半導
体基板にイオン注入法によりキャリア源となる不純物を
注入し、アニールによって活性化を行い、ｐ型層あるい
はｎ型層を形成する方法は、不純物濃度および深さの制
御性が良いことから、広く用いられている。しかし、イ
オン注入法は、不純物のイオン粒子を10keV〜500keVの
高エネルギーで半導体基板中に注入するため、多くの結
晶欠陥を生じさせる。したがって、良好な多くの結晶性
を持つ注入層を形成するためには、1000℃以上の高温の
熱処理（アニール）が必要となる。例えば、ｎ−チャン
ネルMOSLSIのソース・ドレイン領域の形成は、Si（10
0）面のｐ型10〜20Ω・cmのｐ型Si基板の（100）結晶方
位面のものに砒素（As）イオンを、加速エネルギー40ke
Vで、注入量５×1015個／cm2の注入を行って形成してい
る。注入後の活性化は、1000℃の温度で約30分の通常の
電気炉（FA）によるアニール法で行われている。この場
合の注入層の接合深さは約0.2μｍでシート抵抗値は約4
0Ω／□となり、この場合のAs原子の注入量に対する電
気的活性化率は60〜70％と低い。また注入層のアニール
後の残留欠陥も多い。
体基板にイオン注入法によりキャリア源となる不純物を
注入し、アニールによって活性化を行い、ｐ型層あるい
はｎ型層を形成する方法は、不純物濃度および深さの制
御性が良いことから、広く用いられている。しかし、イ
オン注入法は、不純物のイオン粒子を10keV〜500keVの
高エネルギーで半導体基板中に注入するため、多くの結
晶欠陥を生じさせる。したがって、良好な多くの結晶性
を持つ注入層を形成するためには、1000℃以上の高温の
熱処理（アニール）が必要となる。例えば、ｎ−チャン
ネルMOSLSIのソース・ドレイン領域の形成は、Si（10
0）面のｐ型10〜20Ω・cmのｐ型Si基板の（100）結晶方
位面のものに砒素（As）イオンを、加速エネルギー40ke
Vで、注入量５×1015個／cm2の注入を行って形成してい
る。注入後の活性化は、1000℃の温度で約30分の通常の
電気炉（FA）によるアニール法で行われている。この場
合の注入層の接合深さは約0.2μｍでシート抵抗値は約4
0Ω／□となり、この場合のAs原子の注入量に対する電
気的活性化率は60〜70％と低い。また注入層のアニール
後の残留欠陥も多い。
発明が解決しようとする問題点 イオン注入後のアニール温度は、高温で行えば活性化が
良くなり、結晶欠陥も減少するが、注入層からの不純物
拡散が生じ、接合深さが深くなり、接合容量の増大、ゲ
ート実効長の減少など不都合を生じる。また低温で行え
ば、接合深さが浅くできるが、活性化が低く、結晶欠陥
が多量残留する。さらに微細化が進み、メガビットのダ
イナミック・ランダム・アクセスメモリ（DRAM）プロセ
スでは、接合深さを浅くする必要がある。この実施方法
の一例として、イオン注入後のアニールをアニール時間
が20〜30分程度の長時間による通常の電気炉を用いる方
法ではその温度を900℃〜800℃の低温にしなければなら
ない。しかし、このような低温では注入されたイオンの
活性化は、900℃では約30％,800℃では約25％であり、1
000℃での60〜70％,1100℃での90％という通常の場合の
活性化率と比較すると、非常に小さく、残留欠陥も多
い。このため、素子を形成した場合にこの接合での電流
のリークやキャリアのライフタイムの劣化が大きな問題
となる。
良くなり、結晶欠陥も減少するが、注入層からの不純物
拡散が生じ、接合深さが深くなり、接合容量の増大、ゲ
ート実効長の減少など不都合を生じる。また低温で行え
ば、接合深さが浅くできるが、活性化が低く、結晶欠陥
が多量残留する。さらに微細化が進み、メガビットのダ
イナミック・ランダム・アクセスメモリ（DRAM）プロセ
スでは、接合深さを浅くする必要がある。この実施方法
の一例として、イオン注入後のアニールをアニール時間
が20〜30分程度の長時間による通常の電気炉を用いる方
法ではその温度を900℃〜800℃の低温にしなければなら
ない。しかし、このような低温では注入されたイオンの
活性化は、900℃では約30％,800℃では約25％であり、1
000℃での60〜70％,1100℃での90％という通常の場合の
活性化率と比較すると、非常に小さく、残留欠陥も多
い。このため、素子を形成した場合にこの接合での電流
のリークやキャリアのライフタイムの劣化が大きな問題
となる。
問題点を解決するための手段 本発明の半導体装置の製造方法は、半導体基板にイオン
注入を行なった後、1000℃を越えない温度まで注入一次
欠陥を回復させ、イオン注入で形成されたアモルファス
層を単結晶化させるための第一の熱処理を行なってか
ら、第一の熱処理での温度よりも高くかつ1050℃を越え
ない温度で１〜500秒間、第二の熱処理を行なうことを
特徴とする。
注入を行なった後、1000℃を越えない温度まで注入一次
欠陥を回復させ、イオン注入で形成されたアモルファス
層を単結晶化させるための第一の熱処理を行なってか
ら、第一の熱処理での温度よりも高くかつ1050℃を越え
ない温度で１〜500秒間、第二の熱処理を行なうことを
特徴とする。
そして、第二の熱処理においては、たとえばランプアニ
ール法を使用する。
ール法を使用する。
作用 この低温で長時間のアニールと高温で短時間の２段階ア
ニールによって、注入層からの不純物拡散を抑え、活性
化が高く、注入層の結晶欠陥を少なくする結晶性の良い
注入層を形成することができる。
ニールによって、注入層からの不純物拡散を抑え、活性
化が高く、注入層の結晶欠陥を少なくする結晶性の良い
注入層を形成することができる。
実施例 本発明の方法によるイオン注入層のアニール法につい
て、Si基板にAsイオン注入を行った注入層を例に、第１
図のプロセス・ステップにより、説明する。
て、Si基板にAsイオン注入を行った注入層を例に、第１
図のプロセス・ステップにより、説明する。
第１図のステップ１で、ｐ型10〜20Ω・cmのSi（100）
基板を用い、次に、ステップ２で、選択酸化膜の形成法
によりイオン注入窓を形成する。次いで、ステップ３
で、イオン注入法により、Asイオンを加速エネルギー40
keVまたは20keVで注入量５×1015個／cm2の注入を行
う。次に、ステップ４で、第一のアニールとして電気炉
（FA）によりN2ガス中で1000℃で20分のアニールを行っ
た。この第一のアニール後に、残留する欠陥を熱波信号
を用いて測定した。この結果を第２図のFA後の所にプロ
ットした。縦軸の熱波信号強度（単位TWユニット）は注
入層の欠陥量にほぼ比例している。この測定法ではSi基
板の表面から深さ約３μｍまでの欠陥量の積算値を測定
している。熱波信号の測定値は、40keVで注入した試料
については20keVで注入した試料よりかなり大きな値を
示し、欠陥量が多いことを示している。次にステップ５
では、第二のアニールとして、短時間アニール法（RT
A）の一つであるハロゲンランプを用いたランプアニー
ルにより、N2中で1050℃の温度で10秒のアニールを行っ
た。第二のアニール後同じく残留欠陥を熱波信号により
測定した。
基板を用い、次に、ステップ２で、選択酸化膜の形成法
によりイオン注入窓を形成する。次いで、ステップ３
で、イオン注入法により、Asイオンを加速エネルギー40
keVまたは20keVで注入量５×1015個／cm2の注入を行
う。次に、ステップ４で、第一のアニールとして電気炉
（FA）によりN2ガス中で1000℃で20分のアニールを行っ
た。この第一のアニール後に、残留する欠陥を熱波信号
を用いて測定した。この結果を第２図のFA後の所にプロ
ットした。縦軸の熱波信号強度（単位TWユニット）は注
入層の欠陥量にほぼ比例している。この測定法ではSi基
板の表面から深さ約３μｍまでの欠陥量の積算値を測定
している。熱波信号の測定値は、40keVで注入した試料
については20keVで注入した試料よりかなり大きな値を
示し、欠陥量が多いことを示している。次にステップ５
では、第二のアニールとして、短時間アニール法（RT
A）の一つであるハロゲンランプを用いたランプアニー
ルにより、N2中で1050℃の温度で10秒のアニールを行っ
た。第二のアニール後同じく残留欠陥を熱波信号により
測定した。
第二のアニール後の熱波信号を第２図［FA＋RTA（I
I）］に示したが、第一アニール後の熱波信号値［FA］
に比較して、大幅な減少を示している。これは注入層の
欠陥量が大幅に減少したことを示している。この欠陥量
の減少は加速エネルギー40keVと20keVとも見られた。比
較のため第二の短時間アニールを900℃の温度で実施し
た場合の熱波信号強度を［FA＋RTA（Ｉ）］に示した
が、この場合には逆に増加を示した。
I）］に示したが、第一アニール後の熱波信号値［FA］
に比較して、大幅な減少を示している。これは注入層の
欠陥量が大幅に減少したことを示している。この欠陥量
の減少は加速エネルギー40keVと20keVとも見られた。比
較のため第二の短時間アニールを900℃の温度で実施し
た場合の熱波信号強度を［FA＋RTA（Ｉ）］に示した
が、この場合には逆に増加を示した。
このようにして形成されたAs注入層の接合深さは、FAの
みの場合、FA＋RTA（II）の場合も同じ0.2μｍであっ
た。これは、第二のアニールでは短時間のため高温であ
ってもほとんど注入層からのAsの拡散が起らないことを
示している。Asの拡散では、第二のアニール時間が500
秒を越えて長くなると、第一の電気炉によるアニールと
同程度のアニール時間になることから、接合深さの増大
が顕著になり、浅い接合の形成には好ましくない。ま
た、それが１秒よりも短時間になるとアニール効果が乏
しくなるので、やはり好ましくない。
みの場合、FA＋RTA（II）の場合も同じ0.2μｍであっ
た。これは、第二のアニールでは短時間のため高温であ
ってもほとんど注入層からのAsの拡散が起らないことを
示している。Asの拡散では、第二のアニール時間が500
秒を越えて長くなると、第一の電気炉によるアニールと
同程度のアニール時間になることから、接合深さの増大
が顕著になり、浅い接合の形成には好ましくない。ま
た、それが１秒よりも短時間になるとアニール効果が乏
しくなるので、やはり好ましくない。
発明の効果 本発明の方法によれば、注入一次欠陥を回復させ、イオ
ン注入で形成されたアモルファス層を単結晶化させる温
度で、かつ1000℃を越えない温度で第一の熱処理を行な
い、さらに第二の熱処理をそれよりも高くかつ1050℃を
越えない温度で１〜500秒間行なうので、イオン注入層
の結晶欠陥を大幅に減少させるとともに、このイオン注
入層からの不純物の拡散を抑えることができるので、浅
い接合で結晶性の良好な不純拡散層を形成することがで
きる。
ン注入で形成されたアモルファス層を単結晶化させる温
度で、かつ1000℃を越えない温度で第一の熱処理を行な
い、さらに第二の熱処理をそれよりも高くかつ1050℃を
越えない温度で１〜500秒間行なうので、イオン注入層
の結晶欠陥を大幅に減少させるとともに、このイオン注
入層からの不純物の拡散を抑えることができるので、浅
い接合で結晶性の良好な不純拡散層を形成することがで
きる。
第１図は本発明の方法によりイオン注入層のアニールを
行うプロセスを説明するためのステップ分解図、第２図
は電気炉アニール（FA）による第一のアニール後と、ラ
ンプアニール（RTA）による第二のアニール後に測定し
た熱波信号強度の特性図である。 １……Si基板準備ステップ、２……パターン形成ステッ
プ、３……イオン注入ステップ、４……第一アニールス
テップ、５……第二アニールステップ。
行うプロセスを説明するためのステップ分解図、第２図
は電気炉アニール（FA）による第一のアニール後と、ラ
ンプアニール（RTA）による第二のアニール後に測定し
た熱波信号強度の特性図である。 １……Si基板準備ステップ、２……パターン形成ステッ
プ、３……イオン注入ステップ、４……第一アニールス
テップ、５……第二アニールステップ。
Claims (2)
- 【請求項１】半導体基板にイオン注入を行なった後、10
00℃を越えない温度で注入一次欠陥が回復し、イオン注
入で形成されたアモルファス層が単結晶化する時間、第
一の熱処理を行ない、その後、前記第一の熱処理時の温
度より高く、1050℃を越えない温度で第二の熱処理を１
〜500秒間行なうことを特徴とする半導体装置の製造方
法。 - 【請求項２】第二の熱処理においてランプアニール法を
使用することを特徴とする特許請求の範囲第（１）項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014712A JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014712A JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181418A JPS63181418A (ja) | 1988-07-26 |
| JPH0795537B2 true JPH0795537B2 (ja) | 1995-10-11 |
Family
ID=11868763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62014712A Expired - Lifetime JPH0795537B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795537B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296583A (ja) * | 1988-09-30 | 1990-04-09 | Toshiba Silicone Co Ltd | アミノアルキルアルコキシシランの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211221A (ja) * | 1983-05-17 | 1984-11-30 | Nippon Denso Co Ltd | イオン注入した半導体の熱処理方法 |
| JPS60119718A (ja) * | 1983-12-01 | 1985-06-27 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-01-23 JP JP62014712A patent/JPH0795537B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63181418A (ja) | 1988-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08203842A (ja) | 半導体装置の製造方法 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH08181085A (ja) | 半導体装置の製造方法 | |
| JPH0642465B2 (ja) | 浅い接合の形成方法 | |
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH0795537B2 (ja) | 半導体装置の製造方法 | |
| JPH0334649B2 (ja) | ||
| JPH0526343B2 (ja) | ||
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| JP3450163B2 (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP2534608B2 (ja) | 半導体装置の製造方法 | |
| JPH10275779A (ja) | 半導体装置の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH05267333A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JPH05275362A (ja) | 半導体装置の製造方法 | |
| JPH06151348A (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| JPH03265131A (ja) | 半導体装置の製造方法 |