JPS6242569A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS6242569A JPS6242569A JP18219885A JP18219885A JPS6242569A JP S6242569 A JPS6242569 A JP S6242569A JP 18219885 A JP18219885 A JP 18219885A JP 18219885 A JP18219885 A JP 18219885A JP S6242569 A JPS6242569 A JP S6242569A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- layers
- channel
- sqw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電界効果型トランジスタにおけるチャネル構造として、
単一量子井戸（ＳＱＷ）を持つ素子であって、その井戸
内のドーピングした層により形成されるチャネルをＳＱ
Ｗのへテロ接合により２次元性をもたせるようにする。
単一量子井戸（ＳＱＷ）を持つ素子であって、その井戸
内のドーピングした層により形成されるチャネルをＳＱ
Ｗのへテロ接合により２次元性をもたせるようにする。
それにより、短チヤネル効果を低減、素子特性の線形性
改良、サブスレッショルド特性改良及び閾値の温度によ
る変動減少を図る。
改良、サブスレッショルド特性改良及び閾値の温度によ
る変動減少を図る。
本発明は、電界効果型トランジスタに係り、特に単一量
子井戸（ＳＱＷ）をチャネル構造として備え、該井戸内
に形成されるチャネルにＳＱＷのへテロ接合により２次
元性を持たせた素子に関する。
子井戸（ＳＱＷ）をチャネル構造として備え、該井戸内
に形成されるチャネルにＳＱＷのへテロ接合により２次
元性を持たせた素子に関する。
従来、高い相互コンダクタンス（！Ｉ１．ｎ）、短チャ
ネル効果の低減等電界効果型トランジスタの特性改善が
種々試みられている。
ネル効果の低減等電界効果型トランジスタの特性改善が
種々試みられている。
第３図に、従来のＧａＡｓＭＥＳＦＥＴを示す。図にお
いて、３１は半絶縁性ＧａＡｓ基板、３２はｎ−ＧａＡ
ｓ層、３３．３４はソース、ドレインのコンタクトのた
めのｎ＋層、３６．３７はソース、ドレイン電極、３５
はゲート電極である。ゲート電極３５にバイアス電圧を
印加することにより延びる空乏層３８でチャネルを制御
することによりＦＥＴ動作を行なうが、その際、チャネ
ル長が短くしたとき第５図に示す短チヤネル効果が問題
になる。第５図に示すように、チャネル長が１μｍ程度
乃至それ以下になると、図のように、電界効果型トラン
ジスタの閾値ｖｔｈが変動する。この変動は、チャネル
の活性層の不純物濃度Ｎが大な程少ない。そのため、従
来、短チヤネル効果の低減を図ることから活性層の高ド
ープ化がなされている。また、活性層の高ドープ化を行
なうと、第４図にエネルギ・ハンドを示すように、空乏
層４１が薄くなり変調するキャリア４２の数（単位ゲー
トバイアス変化に対して誘起できるチャージの量）が大
きくなり９．を向上できることになる。
いて、３１は半絶縁性ＧａＡｓ基板、３２はｎ−ＧａＡ
ｓ層、３３．３４はソース、ドレインのコンタクトのた
めのｎ＋層、３６．３７はソース、ドレイン電極、３５
はゲート電極である。ゲート電極３５にバイアス電圧を
印加することにより延びる空乏層３８でチャネルを制御
することによりＦＥＴ動作を行なうが、その際、チャネ
ル長が短くしたとき第５図に示す短チヤネル効果が問題
になる。第５図に示すように、チャネル長が１μｍ程度
乃至それ以下になると、図のように、電界効果型トラン
ジスタの閾値ｖｔｈが変動する。この変動は、チャネル
の活性層の不純物濃度Ｎが大な程少ない。そのため、従
来、短チヤネル効果の低減を図ることから活性層の高ド
ープ化がなされている。また、活性層の高ドープ化を行
なうと、第４図にエネルギ・ハンドを示すように、空乏
層４１が薄くなり変調するキャリア４２の数（単位ゲー
トバイアス変化に対して誘起できるチャージの量）が大
きくなり９．を向上できることになる。
〔発明が解決しようとする問題点〕
ところが、なお従来の素子においては、活性層の高ドー
プ化に伴う素子耐圧の低下、或は移動度の低下等の問題
がある。本発明はこれらの問題を解決して、優れた特性
の素子を提供しようとするものである。
プ化に伴う素子耐圧の低下、或は移動度の低下等の問題
がある。本発明はこれらの問題を解決して、優れた特性
の素子を提供しようとするものである。
本発明においては、単一量子井戸（ＳＱＷ）内にドーピ
ングした層を形成して該量子井戸層をチャネルとして利
用し、該チャネルを単一量子井戸（ＳＱＷ）のへテロ接
合により２次元性をもたせるようにしている。
ングした層を形成して該量子井戸層をチャネルとして利
用し、該チャネルを単一量子井戸（ＳＱＷ）のへテロ接
合により２次元性をもたせるようにしている。
第２図の本発明の実施例の素子のエネルギ・バンド図を
採って本発明を説明すると、図において１−ＡＩ！Ｇａ
Ａｓ （６）、１−ＡＩ！ＧａＡｓ （２）の間に
単一量子井戸（ＳＱＷ）が形成されている。該単一量子
井戸（ＳＱＷ）内にはブレーナ・ドープ又は高ドープし
た層ｄを形成してあり、この層より供給される電子ガス
ｅをヘテロ接合により閉じ込めて２次元性を持たせてい
る。単一量子井戸（ＳＱＷ）の幅としては２次元性を持
たせるために１００人程成長内が望ましい。
採って本発明を説明すると、図において１−ＡＩ！Ｇａ
Ａｓ （６）、１−ＡＩ！ＧａＡｓ （２）の間に
単一量子井戸（ＳＱＷ）が形成されている。該単一量子
井戸（ＳＱＷ）内にはブレーナ・ドープ又は高ドープし
た層ｄを形成してあり、この層より供給される電子ガス
ｅをヘテロ接合により閉じ込めて２次元性を持たせてい
る。単一量子井戸（ＳＱＷ）の幅としては２次元性を持
たせるために１００人程成長内が望ましい。
上記発明構成によれば、チャネルのドーピング濃度が高
い上、更にＳＱＷのへテロ接合で電子を閉じ込めるので
狭いチャネルとなり、従来の前記改良されたＭＥＳＦＥ
Ｔよりも短チヤネル効果が防止でき、著しい短チヤネル
効果の低減が可能になる。
い上、更にＳＱＷのへテロ接合で電子を閉じ込めるので
狭いチャネルとなり、従来の前記改良されたＭＥＳＦＥ
Ｔよりも短チヤネル効果が防止でき、著しい短チヤネル
効果の低減が可能になる。
また、下側の１−ＡＩｔＧａＡｓ （２）とのへテロ
接合の比較的高い障壁により電子系が閉じ込められるた
め、ピンチ・オフ近傍でもサブスレッショルドの特性が
非常に良好になる。これに対して、従来のＭＥＳＦＥＴ
ではホモ接合であるり障壁が低く、第６図に示すように
、ゲート電圧Ｖｇｓとドレイン電流１ｄの特性図におい
てｂのようにならずａに示すように閉りが悪く、サブス
レッショルドが生ずることになる。
接合の比較的高い障壁により電子系が閉じ込められるた
め、ピンチ・オフ近傍でもサブスレッショルドの特性が
非常に良好になる。これに対して、従来のＭＥＳＦＥＴ
ではホモ接合であるり障壁が低く、第６図に示すように
、ゲート電圧Ｖｇｓとドレイン電流１ｄの特性図におい
てｂのようにならずａに示すように閉りが悪く、サブス
レッショルドが生ずることになる。
また、同様な理由および、ゲート容量が一定であること
により、素子特性の線形性が良好になりＧａＡｓであり
、ここからチャネルの電子が供給されるので温度による
電子供給量の変動が少なく、闇値の温度に対する変動が
少なくなる。
により、素子特性の線形性が良好になりＧａＡｓであり
、ここからチャネルの電子が供給されるので温度による
電子供給量の変動が少なく、闇値の温度に対する変動が
少なくなる。
これに対して、従来のＨＥＭＴ （高電子移動度トラン
ジスタ）においては、ドナレベルが深くかつＤＸセンタ
ーを含むＡｌＧａＡｓを電子供給層としているので、温
度により電子供給量が変り易く闇値の温度による変化が
大きい。
ジスタ）においては、ドナレベルが深くかつＤＸセンタ
ーを含むＡｌＧａＡｓを電子供給層としているので、温
度により電子供給量が変り易く闇値の温度による変化が
大きい。
第１図に本発明の実施例の素子の要部を示している。図
において、半絶縁性（Ｓｒ）Ｃ，ａＡｓ基板１上に、そ
れぞれ非ドープの１−Ａ７！ＧａＡｓ層２．単一量子井
戸（ＳＱＷ） 、１−ＡｌＧａＡｓ６．１−ＧａＡｓ７
の各層が形成しである。１−ＡＩＧａＡｓ層２，６のＡ
ｊｌ！のモル比Ｘは０゜２〜１． ０であり、本例では
０．２〜０．３とする。
において、半絶縁性（Ｓｒ）Ｃ，ａＡｓ基板１上に、そ
れぞれ非ドープの１−Ａ７！ＧａＡｓ層２．単一量子井
戸（ＳＱＷ） 、１−ＡｌＧａＡｓ６．１−ＧａＡｓ７
の各層が形成しである。１−ＡＩＧａＡｓ層２，６のＡ
ｊｌ！のモル比Ｘは０゜２〜１． ０であり、本例では
０．２〜０．３とする。
単一量子井戸（ＳＱＷ）層は１−ＧａＡｓ３゜ｎ−Ｇａ
Ａｓ４及び１−ＧａＡｓ５から形成している。単一量子
井戸（ＳＱＷ）のドーピング層の４の層はプレーナ・ド
ープ又は高ドープとする。
Ａｓ４及び１−ＧａＡｓ５から形成している。単一量子
井戸（ＳＱＷ）のドーピング層の４の層はプレーナ・ド
ープ又は高ドープとする。
上記各層を以下に例示する。
２．６ ： １−ＡｌＧａＡｓ層 非ドープ、膜厚数
百人（キャリアがトンネル不可の厚さ）３．５ ： １
−ＧａＡｓ層 非ドープ、膜厚数十人４：ｎ−ＧａＡｓ
層 プレーナ・ドープ（アトミック・プレーナ・ドープ：ｔ
−ＧａＡｓ層間にＳｔ又はＳｅ原子層を介在している。
百人（キャリアがトンネル不可の厚さ）３．５ ： １
−ＧａＡｓ層 非ドープ、膜厚数十人４：ｎ−ＧａＡｓ
層 プレーナ・ドープ（アトミック・プレーナ・ドープ：ｔ
−ＧａＡｓ層間にＳｔ又はＳｅ原子層を介在している。
）の場合ドーピング濃度１０Ｉ９ｃＩＩＩ−３以上、膜
厚数十人、高ドープの場合ドーピング濃度Ｉ Ｑ ”
Ｃ１１−３程度とする。ドーピング層のｎ−ＧａＡＳ
４の両側に非ドープの１−ＧａＡｓ層３．５を設けてい
るのは拡散により、ドーパントがｉ −Ｇ ａ 、Ａ
Ｉ Ａ ３層２．６へ拡散するのを防止するためである
。尚、３，４．５の各層から成るＳＱＷの厚さは２次元
性を確保するため１００Å以下とする。７ ： １−Ｇ
ａＡｓ層 非ドープ、膜ｆｆ数数百 上の他、第１図において、８．９はＳｉ＋のイオン注入
で形成したｎ＋領領域１０１７〜１０１８１０１８Ｃで
あり、１０．１１はソース、ドレイン電極（ＡｕＧｅ／
Ａｕ）、１２はゲート電極（ＡＮ）である。
厚数十人、高ドープの場合ドーピング濃度Ｉ Ｑ ”
Ｃ１１−３程度とする。ドーピング層のｎ−ＧａＡＳ
４の両側に非ドープの１−ＧａＡｓ層３．５を設けてい
るのは拡散により、ドーパントがｉ −Ｇ ａ 、Ａ
Ｉ Ａ ３層２．６へ拡散するのを防止するためである
。尚、３，４．５の各層から成るＳＱＷの厚さは２次元
性を確保するため１００Å以下とする。７ ： １−Ｇ
ａＡｓ層 非ドープ、膜ｆｆ数数百 上の他、第１図において、８．９はＳｉ＋のイオン注入
で形成したｎ＋領領域１０１７〜１０１８１０１８Ｃで
あり、１０．１１はソース、ドレイン電極（ＡｕＧｅ／
Ａｕ）、１２はゲート電極（ＡＮ）である。
以上の説明から明らかなように、本発明によれば以下の
効果が得られる。
効果が得られる。
■上記発明構成によれば、チャネルのドーピング濃度が
高い上、更にＳＱＷのへテロ接合で電子を閉じ込めるの
で狭いチャネルとなり、従来の前記改良されたＭＥ Ｓ
Ｆ ＥＴよりも短チヤネル効果が防止でき、著しく短
チヤネル効果を低減することが可能になる。
高い上、更にＳＱＷのへテロ接合で電子を閉じ込めるの
で狭いチャネルとなり、従来の前記改良されたＭＥ Ｓ
Ｆ ＥＴよりも短チヤネル効果が防止でき、著しく短
チヤネル効果を低減することが可能になる。
■下側のへテロ接合の比較的高い障壁により電子系が閉
じ込められるため、ピンチ・オフ近傍でもサブスレッシ
ョルドの特性が非常に良好になる。
じ込められるため、ピンチ・オフ近傍でもサブスレッシ
ョルドの特性が非常に良好になる。
■同様な理由、および、ゲート容量が一定であることに
より、素子特性の線形性が良好になり、等９１化を図る
ことができる。
より、素子特性の線形性が良好になり、等９１化を図る
ことができる。
■ドーピング層が比較的にドナーレベルが浅いＧａＡｓ
等であり、ここからチャネルの電子が供給されるので温
度による電子供給量の変動が少なく、闇値の温度に対す
る変動が少なくなる。
等であり、ここからチャネルの電子が供給されるので温
度による電子供給量の変動が少なく、闇値の温度に対す
る変動が少なくなる。
これに対して、従来のＨＥＭＴ （高電子移動度トラン
ジスタ）においては、ドナレベルが深いＡｌＧａＡｓを
電子供給層としているので、温度により電子供給量が変
り易く闇値の温度による変化が大きい。
ジスタ）においては、ドナレベルが深いＡｌＧａＡｓを
電子供給層としているので、温度により電子供給量が変
り易く闇値の温度による変化が大きい。
■チャネルが２次元性を持っていること、及び不純物の
ドープがチャネルを構成する単一量子井戸（ＳＱＷ）の
一部に限られることから、キャリアの移動度が従来のＭ
ＥＳＦＥＴなどより向上する。
ドープがチャネルを構成する単一量子井戸（ＳＱＷ）の
一部に限られることから、キャリアの移動度が従来のＭ
ＥＳＦＥＴなどより向上する。
■ゲート電極は１−ＧａＡｓ層等の高抵抗層上社形成で
きるので、耐圧の劣化がない。
きるので、耐圧の劣化がない。
第１図は本発明の実施例の要部断面図、第２図は本発明
の実施例のエネルギ・バンド図、第３図は従来のＭＥＳ
ＦＥＴの概要を示す断面図、第４図は従来のＭＥ Ｓ
Ｆ ＥＴのエネルギ・バンド図、第５図は短チヤネル効
果の説明図、第６図はサブスレッショルドを示す図であ
る。 主な符号 １・・・半絶縁性（Ｓｌ）ＧａＡｓ基板２ ・−・１−
ＡｌＧａＡｓ層 ３ ・・−１−Ｑａ、６．ｓ層 ４−・・ｎ−ＧａＡｓ層 ５・・・１−ＧａＡ３層 ６・・・１−ＧａＡｌＡｓ層 ７ ・−−１−ＧａＡｓ層 ８．９・・・ｎ＋領域 ］、０．１１・・・ソース、ドレイン電極１２・・・ゲ
ート電極
の実施例のエネルギ・バンド図、第３図は従来のＭＥＳ
ＦＥＴの概要を示す断面図、第４図は従来のＭＥ Ｓ
Ｆ ＥＴのエネルギ・バンド図、第５図は短チヤネル効
果の説明図、第６図はサブスレッショルドを示す図であ
る。 主な符号 １・・・半絶縁性（Ｓｌ）ＧａＡｓ基板２ ・−・１−
ＡｌＧａＡｓ層 ３ ・・−１−Ｑａ、６．ｓ層 ４−・・ｎ−ＧａＡｓ層 ５・・・１−ＧａＡ３層 ６・・・１−ＧａＡｌＡｓ層 ７ ・−−１−ＧａＡｓ層 ８．９・・・ｎ＋領域 ］、０．１１・・・ソース、ドレイン電極１２・・・ゲ
ート電極
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１及び第２の半導体層と、該両半
導体層間に禁止帯幅がこれより狭く単一量子井戸（ＳＱ
Ｗ）を形成する第３の半導体層を備え、該第３の半導体
層内にドーピング層を形成し、該単一量子井戸（ＳＱＷ
）をチャネルとして用いたことを特徴とする電界効果型
トランジスタ。 ２ 前記半導体基板が半絶縁性ＧａＡｓでなり、第１及
び第２の半導体層がＡｌＧａＡｓでなり、第３の半導体
層がＧａＡｓであって、前記ドーピング層はプレーナ・
ドープ又は高ドープ層であってその両側に非ドープのＧ
ａＡｓ層が介在していることを特徴とする特許請求の範
囲第１項記載の電界効果型トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219885A JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
| EP86401845A EP0214047B1 (en) | 1985-08-20 | 1986-08-20 | Field effect transistor |
| DE86401845T DE3689433T2 (de) | 1985-08-20 | 1986-08-20 | Feldeffekttransistor. |
| US07/593,502 US5023674A (en) | 1985-08-20 | 1990-10-04 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219885A JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242569A true JPS6242569A (ja) | 1987-02-24 |
| JPH0328065B2 JPH0328065B2 (ja) | 1991-04-17 |
Family
ID=16114063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18219885A Granted JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242569A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268070A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | ヘテロ接合型電界効果トランジスタ |
| JPH021138A (ja) * | 1987-11-06 | 1990-01-05 | Foerderung Der Wissenschaft Ev:G | 半導体装置 |
| JPH02284434A (ja) * | 1989-04-26 | 1990-11-21 | Nec Corp | 電界効果トランジスタ |
| JPH04314328A (ja) * | 1991-04-12 | 1992-11-05 | Nec Corp | Ｉｉｉ−ｖ族化合物半導体のド−ピング方法 |
| JPH0794758A (ja) * | 1991-09-12 | 1995-04-07 | Pohang Iron & Steel Co Ltd | デルタドープト量子井戸電界効果トランジスタの製造方法 |
| JP2008507122A (ja) * | 2004-07-16 | 2008-03-06 | ザ・ユニバーシティ・オブ・マンチェスター | 自己スイッチングメモリデバイス |
| JP2008535546A (ja) * | 2005-03-17 | 2008-09-04 | オンテック デラウェア インク． | 内容物を加熱または冷却するための一体型モジュールを備えた容器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
-
1985
- 1985-08-20 JP JP18219885A patent/JPS6242569A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021138A (ja) * | 1987-11-06 | 1990-01-05 | Foerderung Der Wissenschaft Ev:G | 半導体装置 |
| JPH01268070A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | ヘテロ接合型電界効果トランジスタ |
| JPH02284434A (ja) * | 1989-04-26 | 1990-11-21 | Nec Corp | 電界効果トランジスタ |
| JPH04314328A (ja) * | 1991-04-12 | 1992-11-05 | Nec Corp | Ｉｉｉ−ｖ族化合物半導体のド−ピング方法 |
| JPH0794758A (ja) * | 1991-09-12 | 1995-04-07 | Pohang Iron & Steel Co Ltd | デルタドープト量子井戸電界効果トランジスタの製造方法 |
| JP2008507122A (ja) * | 2004-07-16 | 2008-03-06 | ザ・ユニバーシティ・オブ・マンチェスター | 自己スイッチングメモリデバイス |
| JP2008535546A (ja) * | 2005-03-17 | 2008-09-04 | オンテック デラウェア インク． | 内容物を加熱または冷却するための一体型モジュールを備えた容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328065B2 (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US5504353A (en) | Field effect transistor | |
| US4605945A (en) | Semiconductor device | |
| JPH0624208B2 (ja) | 半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| US6049097A (en) | Reliable HEMT with small parasitic resistance | |
| JPH0261151B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JPH0543178B2 (ja) | ||
| US20030080348A1 (en) | Heterojunction field-effect transistor | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPH0311108B2 (ja) | ||
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JP2761211B2 (ja) | 半導体装置 | |
| JP2001326345A (ja) | 化合物半導体エピタキシャルウェハ及びｈｅｍｔ | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH04207040A (ja) | 半導体装置 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH0864616A (ja) | 化合物半導体装置 |