JPH0328065B2 - - Google Patents
Info
- Publication number
- JPH0328065B2 JPH0328065B2 JP60182198A JP18219885A JPH0328065B2 JP H0328065 B2 JPH0328065 B2 JP H0328065B2 JP 60182198 A JP60182198 A JP 60182198A JP 18219885 A JP18219885 A JP 18219885A JP H0328065 B2 JPH0328065 B2 JP H0328065B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- sqw
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 13
- 230000000694 effects Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
電界効界型トランジスタにおけるチヤネル構造
として、単一量子井戸（SQW）を持つ素子であ
つて、その井戸内のドーピングした層により形成
されるチヤネルをSQWのヘテロ結合により２次
元性をもたせるようにする。それにより、短チヤ
ネル効果を低減、素子特性の線形性改良、サブス
レツシヨルド特性改良及び閾値の温度による変動
減少を図る。
として、単一量子井戸（SQW）を持つ素子であ
つて、その井戸内のドーピングした層により形成
されるチヤネルをSQWのヘテロ結合により２次
元性をもたせるようにする。それにより、短チヤ
ネル効果を低減、素子特性の線形性改良、サブス
レツシヨルド特性改良及び閾値の温度による変動
減少を図る。
本発明は、電界効界型トランジスタに係り、特
に単一量子井戸（SQW）をチヤネル構造として
備え、該井戸内に形成されるチヤネルにSQWの
ヘテロ結合により２次元性を持たせた素子に関す
る。
に単一量子井戸（SQW）をチヤネル構造として
備え、該井戸内に形成されるチヤネルにSQWの
ヘテロ結合により２次元性を持たせた素子に関す
る。
従来、高い相互コンダクタンス（gn）、短チヤ
ネル効果の低減等電界効界型トランジスタの特性
改善が種々試みられている。
ネル効果の低減等電界効界型トランジスタの特性
改善が種々試みられている。
第３図に、従来のGaAsMESFETを示す。図
において、３１は半絶縁性GaAs基板、３２はｎ
−GaAs層、３３，３４はソース、ドレインのコ
ンタクトのためのn+層、３６，３７はソース、
ドレイン電極、３５はゲート電極である。ゲート
電極３５にバイアス電圧を印加することにより延
びる空乏層３８でチヤネルを制御することにより
FET動作を行なうが、その際、チヤネル長が短
くしたとき第５図に示す短チヤネル効果が問題に
なる。第５図に示すように、チヤネル長が1μｍ
程度乃至それ以下になると、図のように、電界効
界型トランジスタの閾値Vthが変動する。この変
動は、チヤネルの活性層の不純物濃度Ｎが大な程
少ない。そのため、従来、短チヤネル効果の低減
を図ることから活性層の高ドープ化がなされてい
る。また、活性層の高ドープ化を行なうと、第４
図にエネルギ・ハンドを示すように、空乏層４１
が薄くなり変調するキヤリア４２の数（単位ゲー
トバイアス変化に対して誘起できるチヤージの
量）が大きくなりgnを向上できることになる。
において、３１は半絶縁性GaAs基板、３２はｎ
−GaAs層、３３，３４はソース、ドレインのコ
ンタクトのためのn+層、３６，３７はソース、
ドレイン電極、３５はゲート電極である。ゲート
電極３５にバイアス電圧を印加することにより延
びる空乏層３８でチヤネルを制御することにより
FET動作を行なうが、その際、チヤネル長が短
くしたとき第５図に示す短チヤネル効果が問題に
なる。第５図に示すように、チヤネル長が1μｍ
程度乃至それ以下になると、図のように、電界効
界型トランジスタの閾値Vthが変動する。この変
動は、チヤネルの活性層の不純物濃度Ｎが大な程
少ない。そのため、従来、短チヤネル効果の低減
を図ることから活性層の高ドープ化がなされてい
る。また、活性層の高ドープ化を行なうと、第４
図にエネルギ・ハンドを示すように、空乏層４１
が薄くなり変調するキヤリア４２の数（単位ゲー
トバイアス変化に対して誘起できるチヤージの
量）が大きくなりgnを向上できることになる。
ところが、なお従来の素子においては、活性層
の高ドープ化に伴う素子耐圧の低下、或は移動度
の低下等の問題がある。本発明はこれらの問題を
解決して、優れた特性の素子を提供しようとする
ものである。
の高ドープ化に伴う素子耐圧の低下、或は移動度
の低下等の問題がある。本発明はこれらの問題を
解決して、優れた特性の素子を提供しようとする
ものである。
本発明においては、単一量子井戸（SQW）内
にドーピングした層を形成して該量子井戸層をチ
ヤネルとして利用し、該チヤネルを単一量子井戸
（SQW）のヘテロ接合により２次元性をもたせる
ようにしている。
にドーピングした層を形成して該量子井戸層をチ
ヤネルとして利用し、該チヤネルを単一量子井戸
（SQW）のヘテロ接合により２次元性をもたせる
ようにしている。
第２図の本発明の実施例の素子のエネルギ・バ
ンド図を採つて本発明を説明すると、図において
ｉ−AlGaAs６、ｉ−AlGaAs２の間に単一量子
井戸（SQW）が形成されている。該単一量子井
戸（SQW）内にはプレーナ・ドープ又は高ドー
プした層ｄを形成してあり、この層より供給され
る電子ガスｅをヘテロ接合により閉じ込めて２次
元性を持たせている。単一量子井戸（SQW）の
幅としては２次元性を持たせるために100Å程度
以内が望ましい。
ンド図を採つて本発明を説明すると、図において
ｉ−AlGaAs６、ｉ−AlGaAs２の間に単一量子
井戸（SQW）が形成されている。該単一量子井
戸（SQW）内にはプレーナ・ドープ又は高ドー
プした層ｄを形成してあり、この層より供給され
る電子ガスｅをヘテロ接合により閉じ込めて２次
元性を持たせている。単一量子井戸（SQW）の
幅としては２次元性を持たせるために100Å程度
以内が望ましい。
上記発明構成によれば、チヤネルのドーピング
濃度が高い上、更にSQWのヘテロ接合で電子を
閉じ込めるので狭いチヤネルとなり、従来の前記
改良されたMESFETよりも短チヤネル効果が防
止でき、著しい短チヤネル効果の低減が可能にな
る。
濃度が高い上、更にSQWのヘテロ接合で電子を
閉じ込めるので狭いチヤネルとなり、従来の前記
改良されたMESFETよりも短チヤネル効果が防
止でき、著しい短チヤネル効果の低減が可能にな
る。
また、下側のｉ−AlGaAs２とのヘテロ結合の
比較的高い障壁により電子系が閉じ込められるた
め、ピンチ・オフ近傍でもサブスレツシヨルドの
特性が非常に良好になる。これに対して、従来の
MESFETではホモ接合であるり障壁が低く、第
６図に示すように、ゲート電圧Vgsとドレイン電
流Idの特性図においてｂのようにならずａに示す
ように閉りが悪く、サブスレツシヨルドが生ずる
ことになる。
比較的高い障壁により電子系が閉じ込められるた
め、ピンチ・オフ近傍でもサブスレツシヨルドの
特性が非常に良好になる。これに対して、従来の
MESFETではホモ接合であるり障壁が低く、第
６図に示すように、ゲート電圧Vgsとドレイン電
流Idの特性図においてｂのようにならずａに示す
ように閉りが悪く、サブスレツシヨルドが生ずる
ことになる。
また、同様な理由および、ゲート容量が一定で
あることにより、素子特性の線形性が良好になり
等gn化を図ることができる。
あることにより、素子特性の線形性が良好になり
等gn化を図ることができる。
また、ドーピング層が比較的にドナレベルが浅
いGaAsであり、ここからチヤネルの電子が供給
されるので温度による電子供給量の変動が少な
く、閾値の温度に対する変動が少なくなる。
いGaAsであり、ここからチヤネルの電子が供給
されるので温度による電子供給量の変動が少な
く、閾値の温度に対する変動が少なくなる。
これに対して、従来のHEMT（高電子移動度ト
ランジスタ）においては、ドナレベルが深くかつ
DXセンターを含むAlGaAsを電子供給層として
いるので、温度により電子供給量が変り易く閾値
の温度による変化が大きい。
ランジスタ）においては、ドナレベルが深くかつ
DXセンターを含むAlGaAsを電子供給層として
いるので、温度により電子供給量が変り易く閾値
の温度による変化が大きい。
第１図に本発明の実施例の素子の要部を示して
いる。図において、半絶縁性（Sl）GaAs基板１
上に、それぞれ非ドープのｉ−AlGaAs層２、単
一量子井戸（SQW）、ｉ−AlGaAs６、ｉ−
GaAs７の各層が形成してある。ｉ−AlGaAs層
２，６のAlのモル比ｘは0.2〜1.0であり、本例で
は0.2〜0.3とする。
いる。図において、半絶縁性（Sl）GaAs基板１
上に、それぞれ非ドープのｉ−AlGaAs層２、単
一量子井戸（SQW）、ｉ−AlGaAs６、ｉ−
GaAs７の各層が形成してある。ｉ−AlGaAs層
２，６のAlのモル比ｘは0.2〜1.0であり、本例で
は0.2〜0.3とする。
単一量子井戸（SQW）層はｉ−GaAs３、ｎ−
GaAs４及びｉ−GaAs５から形成している。単
一量子井戸（SQW）のドーピング層の４の層は
プレーナ・ドープ又は高ドープとする。
GaAs４及びｉ−GaAs５から形成している。単
一量子井戸（SQW）のドーピング層の４の層は
プレーナ・ドープ又は高ドープとする。
上記各層を以下に例示する。
２，６：ｉ−AlGaAs層 非ドープ、膜厚数百Å
（キヤリアがトンネル不可の厚さ） ３．５：ｉ−GaAs層 非ドープ、膜厚数十Å ４：ｎ−GaAs層 プレーナ・ドープ（アトミツク・プレーナ・
ドープ：ｉ−GaAs層間にSi又はSe原子層を介
在している。）の場合ドーピング濃度1019cm-3
以上、膜厚数十Å、高ドープの場合ドーピング
濃度1018cm-3程度とする。ドーピング層のｎ−
GaAs４の両側に非ドープのｉ−GaAs３，５
を設けているのは拡散により、ドーパントがｉ
−GaAlAs層２，６へ拡散するのを防止するた
めである。尚、３，４，５の各層から成る
SQWの厚さは２次元性を確保するため100Å以
下とする。７：ｉ−GaAs層 非ドープ、膜厚
数百Å その他、第１図において、８，９はSi+のイオ
ン注入で形成したn+領域（1017〜1018cm-3）であ
り、１０，１１はソース、ドレイン電極
（AuGe／Au）、１２はゲート電極（Al）である。
（キヤリアがトンネル不可の厚さ） ３．５：ｉ−GaAs層 非ドープ、膜厚数十Å ４：ｎ−GaAs層 プレーナ・ドープ（アトミツク・プレーナ・
ドープ：ｉ−GaAs層間にSi又はSe原子層を介
在している。）の場合ドーピング濃度1019cm-3
以上、膜厚数十Å、高ドープの場合ドーピング
濃度1018cm-3程度とする。ドーピング層のｎ−
GaAs４の両側に非ドープのｉ−GaAs３，５
を設けているのは拡散により、ドーパントがｉ
−GaAlAs層２，６へ拡散するのを防止するた
めである。尚、３，４，５の各層から成る
SQWの厚さは２次元性を確保するため100Å以
下とする。７：ｉ−GaAs層 非ドープ、膜厚
数百Å その他、第１図において、８，９はSi+のイオ
ン注入で形成したn+領域（1017〜1018cm-3）であ
り、１０，１１はソース、ドレイン電極
（AuGe／Au）、１２はゲート電極（Al）である。
以上の説明から明らかなように、本発明によれ
ば以下の効果が得られる。
ば以下の効果が得られる。
上記発明構成によれば、チヤネルのドーピン
グ濃度が高い上、更にSQWのヘテロ接合で電
子を閉じ込めるので狭いチヤネルとなり、従来
の前記改良されたMESFETよりも短チヤネル
効果が防止でき、著しく短チヤネル効果を低減
することが可能になる。
グ濃度が高い上、更にSQWのヘテロ接合で電
子を閉じ込めるので狭いチヤネルとなり、従来
の前記改良されたMESFETよりも短チヤネル
効果が防止でき、著しく短チヤネル効果を低減
することが可能になる。
下側のヘテロ接合の比較的高い障壁により電
子系が閉じ込められるため、ピンチ・オフ近傍
でもサブスレツシヨルドの特性が非常に良好に
なる。
子系が閉じ込められるため、ピンチ・オフ近傍
でもサブスレツシヨルドの特性が非常に良好に
なる。
同様な理由、および、ゲート容量が一定であ
ることにより、素子特性の線形性が良好にな
り、等gn化を図ることができる。
ることにより、素子特性の線形性が良好にな
り、等gn化を図ることができる。
ドーピング層が比較的にドナーレベルが浅い
GaAs等であり、ここからチヤネルの電子が供
給されるので温度による電子供給量の変動が少
なく、閾値の温度に対する変動が少なくなる。
GaAs等であり、ここからチヤネルの電子が供
給されるので温度による電子供給量の変動が少
なく、閾値の温度に対する変動が少なくなる。
これに対して、従来のHEMT（高電子移動度
トランジスタ）においては、ドナレベルが深い
AlGaAsを電子供給層としているので、温度に
より電子供給量が変り易く閾値の温度による変
化が大きい。
トランジスタ）においては、ドナレベルが深い
AlGaAsを電子供給層としているので、温度に
より電子供給量が変り易く閾値の温度による変
化が大きい。
チヤネルが２次元性を持つていること、及び
不純物のドープがチヤネルを構成する単一量子
井戸（SQW）の一部に限られることから、キ
ヤリアの移動度が従来のMESFETなどより向
上する。
不純物のドープがチヤネルを構成する単一量子
井戸（SQW）の一部に限られることから、キ
ヤリアの移動度が従来のMESFETなどより向
上する。
ゲート電極はｉ−GaAs層等の高抵抗層上に
形成できるので、耐圧の劣化がない。
形成できるので、耐圧の劣化がない。
第１図は本発明の実施例の要部断面図、第２図
は本発明の実施例のエネルギ・バンド図、第３図
は従来のMESFETの概要を示す断面図、第４図
は従来のMESFETのエネルギ・バンド図、第５
図は短チヤネル効果の説明図、第６図はサブスレ
ツシヨルドを示す図である。 主な符号、１……半絶縁性（SI）GaAs基板、
２……ｉ−AlGaAs層、３……ｉ−GaAs層、４
……ｎ−GaAs層、５……ｉ−GaAs層、６……
ｉ−GaAlAs層、７……ｉ−GaAs層、８，９…
…n+領域、１０，１１……ソース、ドレイン電
極、１２……ゲート電極。
は本発明の実施例のエネルギ・バンド図、第３図
は従来のMESFETの概要を示す断面図、第４図
は従来のMESFETのエネルギ・バンド図、第５
図は短チヤネル効果の説明図、第６図はサブスレ
ツシヨルドを示す図である。 主な符号、１……半絶縁性（SI）GaAs基板、
２……ｉ−AlGaAs層、３……ｉ−GaAs層、４
……ｎ−GaAs層、５……ｉ−GaAs層、６……
ｉ−GaAlAs層、７……ｉ−GaAs層、８，９…
…n+領域、１０，１１……ソース、ドレイン電
極、１２……ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に設けた第１及び第２の半導体
層と、該両半導体層間に設けられ禁止帯幅がこれ
より狭く単一量子井戸（SQW）を形成する第３
の半導体層と、該第３の半導体層の一端及び他端
に接続されたソース及びドレイン領域と、前記第
２の半導体層上に設けたゲート電極とを備え、該
第３の半導体層内にドーピング層を形成し、前記
第３の半導体層の中に生成されるキヤリアがその
外へ拡散しないように、前記第１及び第２の半導
体層の前記第３の半導体層に対する障壁高さが設
定されており、さらに、該単一量子井戸（SQW）
をチヤネルとして用い前記ソース領域からチヤネ
ルを通つてドレイン領域に達するキヤリアの量を
前記ゲート電極により制御することを特徴とする
電界効界型トランジスタ。 ２ 前記半導体基板が半絶縁性GaAsでなり、第
１及び第２の半導体層がAlGaAsでなり、第３の
半導体層がGaAsであつて、前記ドーピング層は
プレーナ・ドープ又は高ドープ層であつてその両
側に非ドープのGaAs層が介在していることを特
徴とする特許請求の範囲第１項記載の電界効界型
トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219885A JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
| DE86401845T DE3689433T2 (de) | 1985-08-20 | 1986-08-20 | Feldeffekttransistor. |
| EP86401845A EP0214047B1 (en) | 1985-08-20 | 1986-08-20 | Field effect transistor |
| US07/593,502 US5023674A (en) | 1985-08-20 | 1990-10-04 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219885A JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242569A JPS6242569A (ja) | 1987-02-24 |
| JPH0328065B2 true JPH0328065B2 (ja) | 1991-04-17 |
Family
ID=16114063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18219885A Granted JPS6242569A (ja) | 1985-08-20 | 1985-08-20 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242569A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0314836A1 (en) * | 1987-11-06 | 1989-05-10 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Semiconductor device in particular a hot electron transistor |
| JP2695832B2 (ja) * | 1988-04-20 | 1998-01-14 | 株式会社東芝 | ヘテロ接合型電界効果トランジスタ |
| JPH02284434A (ja) * | 1989-04-26 | 1990-11-21 | Nec Corp | 電界効果トランジスタ |
| JPH04314328A (ja) * | 1991-04-12 | 1992-11-05 | Nec Corp | Ｉｉｉ−ｖ族化合物半導体のド−ピング方法 |
| KR940006711B1 (ko) * | 1991-09-12 | 1994-07-25 | 포항종합제철 주식회사 | 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법 |
| GB0415995D0 (en) * | 2004-07-16 | 2004-08-18 | Song Aimin | Memory array |
| CN101142456A (zh) * | 2005-03-17 | 2008-03-12 | 安泰克特拉华公司 | 具有用于加热或冷却内容物的整体模块的容器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
-
1985
- 1985-08-20 JP JP18219885A patent/JPS6242569A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242569A (ja) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023674A (en) | Field effect transistor | |
| US4916498A (en) | High electron mobility power transistor | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JPH05275463A (ja) | 半導体装置 | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JPH0324782B2 (ja) | ||
| JPH0328065B2 (ja) | ||
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH0311108B2 (ja) | ||
| JP3054216B2 (ja) | 半導体装置 | |
| US5583353A (en) | Heterojunction field effect transistor | |
| JP3053862B2 (ja) | 半導体装置 | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2876749B2 (ja) | 半導体装置 | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ |