JP2008507122A - 自己スイッチングメモリデバイス - Google Patents
自己スイッチングメモリデバイス Download PDFInfo
- Publication number
- JP2008507122A JP2008507122A JP2007520891A JP2007520891A JP2008507122A JP 2008507122 A JP2008507122 A JP 2008507122A JP 2007520891 A JP2007520891 A JP 2007520891A JP 2007520891 A JP2007520891 A JP 2007520891A JP 2008507122 A JP2008507122 A JP 2008507122A
- Authority
- JP
- Japan
- Prior art keywords
- memory unit
- regions
- potential difference
- state
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
Description
上記実施形態において、1つのメモリユニット120のみを具えているとしてメモリデバイス100を説明した。しかしながら、大抵の実施形態において、メモリデバイスは複数のメモリユニットを具え、各メモリユニットは書き込み及び読み出しが可能であるということが想定される。好ましくは、メモリユニットはこのようなメモリデバイスにおいてアレイに配列され、メモリユニットの少なくとも1つの列及び少なくとも1つの行を具えている。
Claims (16)
- 移動電荷キャリアを支持する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第1及び第2基板領域が形成され、該第1及び第2基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第1及び第2領域間の所定の電位差でチャネルが第1及び第2領域間に第1のコンダクタンスを与える第1の状態と、前記所定の電位差でチャネルが第1及び第2領域間に第2の異なるコンダクタンスを与える第2の状態との間で切り換え可能な少なくとも1つのメモリユニットと、
メモリユニットを第1の状態に変更するため、前記メモリユニットの第1及び第2領域に第1の電位差を、そしてメモリユニットを第2の状態に変更するため第2の異なる電位差を印加するよう構成された書き込み回路と、
メモリユニットの状態を読み出すため、前記メモリユニットの第1及び第2領域に前記所定の電位差を印加するよう構成された読み出し回路と
を具えているメモリデバイス。 - 前記所定の電位差は、第1及び第2の電位差の一方より大きく、他方より小さい請求項1に記載のメモリデバイス。
- 第2の電位差は、第1の電位差に対し、同じ大きさを有するが、反対の極性である請求項1又は請求項2に記載のメモリデバイス。
- 読み出し回路は、前記メモリユニットの第1及び第2領域間の電流の流れを測定するための電流センサを具えている上記請求項の何れか1項に記載のメモリデバイス。
- 前記デバイスは、前記メモリユニットの第1及び第2領域に前記所定の電位差を印加することによって前記メモリユニットの状態を判断するよう構成されると共に、前記メモリユニットが第1の状態にあると判断された場合は第1の電位差を、そしてメモリユニットが第2の状態にあると判断された場合は第2の電位差をその後印加するよう構成されたリフレッシュ回路を具えている上記請求項の何れか1項に記載のメモリデバイス。
- メモリユニットは自己スイッチングダイオードである上記請求項の何れか1項に記載のメモリデバイス。
- 前記デバイスは複数の前記メモリユニットを具えている上記請求項の何れか1項に記載のメモリデバイス。
- 複数のメモリユニットの状態を同時に読み出すため、読み出し回路は、複数の前記メモリユニットのそれぞれの第1及び第2領域に前記所定の電位差を印加するよう構成されている請求項7に記載のメモリデバイス。
- 前記複数のメモリユニットは、複数の行及び複数の列に配置されてメモリアレイを形成し、各メモリユニットの第1領域はそれぞれの行ラインに接続されると共に各メモリユニットの第2領域はそれぞれの列ラインに接続され、
書き込み回路は、前記第1の電位差及び前記第2の電位差の少なくとも1つを与える様、第1の電圧を関連する列ラインに、そして第2の電圧を関連する行ラインに印加するよう構成され、前記第1及び第2の電圧は、アレイにおける残りのメモリユニットの状態を変更するには不十分である請求項7又は請求項8に記載のメモリデバイス。 - 読み出し回路は、列ラインの1つにセンス電圧を印加し、残りの列ラインには異なる一定の電圧を印加して、少なくとも1つのメモリユニットの状態を、該メモリユニットに接続された行ラインに接続された電流センス増幅器を用いて読み出すよう構成されている請求項9に記載のメモリデバイス。
- 前記少なくとも1つのメモリユニットは、書き込み回路及び読み出し回路に対して取り外し可能に接続されるよう構成されている上記請求項の何れか1項に記載のメモリデバイス。
- メモリデバイスを製造する方法であって、
移動電荷キャリアを支持する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第1及び第2基板領域が形成され、該第1及び第2基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第1及び第2領域間の所定の電位差でチャネルが第1及び第2領域間に第1のコンダクタンスを与える第1の状態と、前記所定の電位差でチャネルが第1及び第2領域間に第2の異なるコンダクタンスを与える第2の状態との間で切り換え可能な少なくとも1つのメモリユニットを提供することと、
メモリユニットを第1の状態に変更するため、前記メモリユニットの第1及び第2領域に第1の電位差を、そしてメモリユニットを第2の状態に変更するため第2の異なる電位差を印加するよう構成された書き込み回路を提供することと、
メモリユニットの状態を読み出すため、前記メモリユニットの第1及び第2領域に前記所定の電位差を印加するよう構成された読み出し回路を提供することと
を含む方法。 - 移動電荷キャリアを支持する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第1及び第2基板領域が形成され、該第1及び第2基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第1及び第2領域間の所定の電位差でチャネルが第1及び第2領域間に第1のコンダクタンスを与える第1の状態と、前記所定の電位差でチャネルが第1及び第2領域間に第2の異なるコンダクタンスを与える第2の状態との間で切り換え可能なメモリユニットに書き込みを行なう方法であって、
メモリユニットを第1の状態に変更するため、メモリユニットの第1及び第2領域間に第1の電位差を印加することと、
メモリユニットを第2の状態に変更するため、メモリユニットの第1及び第2領域に第2の異なる電位差を印加することと
の少なくとも1つを含む方法。 - 移動電荷キャリアを支持する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第1及び第2基板領域が形成され、該第1及び第2基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第1及び第2領域間の所定の電位差でチャネルが第1及び第2領域間に第1のコンダクタンスを与える第1の状態と、前記所定の電位差でチャネルが第1及び第2領域間に第2の異なるコンダクタンスを与える第2の状態との間で切り換え可能なメモリユニットの読み出しを行なう方法であって、
第1及び第2領域に前記所定の電位差を印加することと、
メモリユニットの状態を読み出すことと
を含む方法。 - メモリユニットの状態は、メモリユニットの第1及び第2領域間の電流の流れを示す信号を測定することによって読み出される請求項14に記載の方法。
- 電圧源と、メモリユニットの第1及び第2領域間に電位差を印加するための電極とを具えているスキャニングデバイスであって、請求項13及び請求項14の少なくとも1つの方法を実行するよう構成されたスキャニングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0415995.0A GB0415995D0 (en) | 2004-07-16 | 2004-07-16 | Memory array |
GB0415995.0 | 2004-07-16 | ||
PCT/GB2005/002756 WO2006008467A1 (en) | 2004-07-16 | 2005-07-14 | Self-switching memory device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008507122A true JP2008507122A (ja) | 2008-03-06 |
JP2008507122A5 JP2008507122A5 (ja) | 2012-04-19 |
JP4980904B2 JP4980904B2 (ja) | 2012-07-18 |
Family
ID=32893725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520891A Active JP4980904B2 (ja) | 2004-07-16 | 2005-07-14 | 自己スイッチングメモリデバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US7715229B2 (ja) |
EP (1) | EP1779388B1 (ja) |
JP (1) | JP4980904B2 (ja) |
AT (1) | ATE430978T1 (ja) |
DE (1) | DE602005014362D1 (ja) |
GB (1) | GB0415995D0 (ja) |
WO (1) | WO2006008467A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101317695B1 (ko) | 2005-05-09 | 2013-10-15 | 나노 이프린트 리미티드 | 전자 소자 |
GB2467316B (en) | 2009-01-28 | 2014-04-09 | Pragmatic Printing Ltd | Electronic devices, circuits and their manufacture |
GB2462693B (en) * | 2008-07-31 | 2013-06-19 | Pragmatic Printing Ltd | Forming electrically insulative regions |
GB2473200B (en) | 2009-09-02 | 2014-03-05 | Pragmatic Printing Ltd | Structures comprising planar electronic devices |
GB2475561A (en) | 2009-11-24 | 2011-05-25 | Nano Eprint Ltd | Planar electronic devices |
GB2532895B (en) | 2012-02-21 | 2016-07-13 | Pragmatic Printing Ltd | Substantially planar electronic devices and circuits |
CN103219944B (zh) | 2013-04-23 | 2015-09-16 | 华南师范大学 | 一种基于低维半导体结构的倍频器 |
CN103489937B (zh) * | 2013-10-11 | 2017-01-25 | 中国科学院半导体研究所 | 一种非对称沟道量子点场效应光子探测器 |
CN104112752B (zh) | 2014-05-16 | 2017-03-08 | 华南师范大学 | 具有相位锁定功能的平面纳米振荡器阵列 |
FR3030886B1 (fr) * | 2014-12-22 | 2017-03-10 | Centre Nat Rech Scient | Dispositif de modulation comportant une nano-diode |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242569A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 電界効果型トランジスタ |
JPH07122660A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | 半導体記憶装置及びその情報記憶方法 |
WO2002086973A2 (en) * | 2001-04-20 | 2002-10-31 | Btg International Limited | Nanoelectronic devices and circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3689433T2 (de) | 1985-08-20 | 1994-04-14 | Fujitsu Ltd | Feldeffekttransistor. |
US5596522A (en) * | 1991-01-18 | 1997-01-21 | Energy Conversion Devices, Inc. | Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
JP2907128B2 (ja) | 1996-07-01 | 1999-06-21 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
US6141260A (en) * | 1998-08-27 | 2000-10-31 | Micron Technology, Inc. | Single electron resistor memory device and method for use thereof |
WO2002091385A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
FR2838554B1 (fr) | 2002-04-15 | 2004-07-09 | St Microelectronics Sa | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant |
-
2004
- 2004-07-16 GB GBGB0415995.0A patent/GB0415995D0/en not_active Ceased
-
2005
- 2005-07-14 AT AT05767574T patent/ATE430978T1/de not_active IP Right Cessation
- 2005-07-14 EP EP05767574A patent/EP1779388B1/en active Active
- 2005-07-14 JP JP2007520891A patent/JP4980904B2/ja active Active
- 2005-07-14 WO PCT/GB2005/002756 patent/WO2006008467A1/en active Application Filing
- 2005-07-14 US US11/632,412 patent/US7715229B2/en active Active
- 2005-07-14 DE DE602005014362T patent/DE602005014362D1/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242569A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 電界効果型トランジスタ |
JPH07122660A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | 半導体記憶装置及びその情報記憶方法 |
WO2002086973A2 (en) * | 2001-04-20 | 2002-10-31 | Btg International Limited | Nanoelectronic devices and circuits |
JP2004534388A (ja) * | 2001-04-20 | 2004-11-11 | ビーティージー・インターナショナル・リミテッド | ナノ・エレクトロニック・デバイスと回路 |
Also Published As
Publication number | Publication date |
---|---|
US20080130356A1 (en) | 2008-06-05 |
GB0415995D0 (en) | 2004-08-18 |
EP1779388A1 (en) | 2007-05-02 |
US7715229B2 (en) | 2010-05-11 |
EP1779388B1 (en) | 2009-05-06 |
WO2006008467A8 (en) | 2006-06-01 |
JP4980904B2 (ja) | 2012-07-18 |
ATE430978T1 (de) | 2009-05-15 |
WO2006008467A1 (en) | 2006-01-26 |
DE602005014362D1 (de) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980904B2 (ja) | 自己スイッチングメモリデバイス | |
US7825459B2 (en) | Method of operating a SONOS memory device | |
US10373956B2 (en) | Gated bipolar junction transistors, memory arrays, and methods of forming gated bipolar junction transistors | |
US6487112B1 (en) | Single-electron memory | |
US8169823B2 (en) | Memory devices having volatile and non-volatile memory characteristics and methods of operating the same | |
US20170025164A1 (en) | Memory device comprising electrically floating body transistor | |
US7608883B2 (en) | Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric | |
US11387254B2 (en) | Memory cell and methods thereof | |
US9299789B2 (en) | Memory devices including graphene switching devices | |
US5677637A (en) | Logic device using single electron coulomb blockade techniques | |
US10998027B2 (en) | Memory circuitry | |
US6208555B1 (en) | Negative resistance memory cell and method | |
US20130223139A1 (en) | Semiconductor device | |
US20220068922A1 (en) | Memory structure | |
KR100716391B1 (ko) | 반도체 기억장치, 그 구동방법 및 그 제조방법 | |
Nowozin | Self-organized quantum dots for memories: Electronic properties and carrier dynamics | |
US5811832A (en) | Non-volatile memory device | |
EP0674798B1 (en) | Memory device | |
US8298899B2 (en) | Semiconductor devices and methods of fabricating the same | |
US7948822B2 (en) | Memory cell, and method for storing data | |
Irvine et al. | A high-speed silicon-based few-electron memory with metal–oxide–semiconductor field-effect transistor gain element | |
Kim et al. | Electrical and data-retention characteristics of two-terminal thyristor random access memory | |
US7539044B1 (en) | Memory device with capacitor and diode | |
US8189364B2 (en) | Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory | |
JPH07249781A (ja) | 電子間相互作用を利用した結合量子ドット素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20080630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111205 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4980904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |