JPH04314328A - Iii−v族化合物半導体のド−ピング方法 - Google Patents

Iii−v族化合物半導体のド−ピング方法

Info

Publication number
JPH04314328A
JPH04314328A JP10647391A JP10647391A JPH04314328A JP H04314328 A JPH04314328 A JP H04314328A JP 10647391 A JP10647391 A JP 10647391A JP 10647391 A JP10647391 A JP 10647391A JP H04314328 A JPH04314328 A JP H04314328A
Authority
JP
Japan
Prior art keywords
layer
doping
gaas
grown
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10647391A
Other languages
English (en)
Inventor
Akira Usui
彰 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10647391A priority Critical patent/JPH04314328A/ja
Publication of JPH04314328A publication Critical patent/JPH04314328A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、III−V族化合物半
導体のエピタキシャル成長層中におけるプレ―ナ―ド―
ピングに関する。
【0002】
【従来の技術およびその課題】III−V族化合物半導
体のエピタキシャル成長層中へのド―ピング方法として
は、成長層全体にわたって均一なド―ピングを行う方法
と、成長中の一部に、しかも原子層単位でド―ピングを
行うプレ―ナ―ド―ピング方法が広く知られている。後
者の方法は、ド―パント層の厚さが十分に薄ければ、キ
ャリアはその周辺に局在し、二次元的な性質を有するた
め、物理的にも、また、応用上からも興味がもたれてい
る。この手法を用いて、チャネル−ゲ―ト間の短い、高
いトランシコンダクタンスを有し、しかも、高耐圧な電
界効果トランジスタ(FET)が作製され、また、Al
GaAs/GaAsヘテロ構造において、AlGaAs
層中に、選択的にこのド―ピングを行い、1×1012
cm−2を越える高いシ−トキャリアを得ている。この
他、ノンアロイのオ―ミックコンタクトや、プレ―ナ―
ド−ピバリアダイオ−ド、ミキサ―ダイオ−ドなどへの
応用が報告されている。
【0003】このように大きな特徴を有しているプレ―
ナ―ド―ピング手法であるが、反面、一層程度の厚さの
中にド―パントを閉じ込めるために、高濃度にド―ピン
グを行おうとすると、材料によってはド―パントの活性
化が低下する現象が見られた。例えば、GaAs中にS
eをド―パントとして、あるいはInP中にZnをド―
パントとして一層のプレ―ナ―ド―ピングを行った場合
、1012cm−2程度が上限であり、これ以上にド―
ピングしてもSeあるいはZnは取り込まれるが、活性
化率は低下してキャリア濃度は逆に減少するという結果
となった。本発明はこのような従来の事情に対処してな
されたもので、種々の大きな特徴を有しているプレ―ナ
―ド―ピングにおいて、さらにキャリア濃度の増大を図
り、応用範囲をさらに拡大するために、従来にない新し
いプレ―ナ―ド―ピング方法を提供することを目的とし
ている。
【0004】
【課題を解決するための手段】本発明の第1は、InP
以外のIII−V族化合物半導体の薄膜エピタキシャル
成長におけるプレ―ナ―ド―ピングにおいて、ド―ピン
グを行おうとする位置に、予めInPを、エピタキシャ
ル成長せしめる材料との格子不整合によるミスフィット
転位が生じない厚さ以下の膜厚で成長させ、その上にn
型ド―パントを供給させることでプレ―ナ―ド―ピング
層を形成することを特徴とするIII−V族化合物半導
体のド―ピング方法である。本発明の第2は、InP以
外のIII−V族化合物半導体の薄膜エピタキシャル成
長におけるプレ―ナ―ド―ピングにおいて、成長せしめ
る材料との格子不整合によるミスフィット転位が生じな
い厚さ以下の膜厚で成長させたInPエピタキシャル成
長層中に、プレ―ナ―ド―ピング層を形成することを特
徴とするIII−V族化合物半導体のド―ピング方法で
ある。
【0005】本発明の第3は、GaAs以外のIII−
V族化合物半導体の薄膜エピタキシャル成長におけるプ
レ―ナ―ド―ピングにおいて、ド―ピングを行おうとす
る位置に、予めGaAsを、エピタキシャル成長せしめ
る材料との格子不整合によるミスフィット転位が生じな
い厚さ以下の膜厚で成長させ、その上にp型ド―パント
を供給させることでプレ―ナ―ド―ピング層を形成する
ことを特徴とするIII−V族化合物半導体のド―ピン
グ方法である。本発明の第4は、GaAs以外のIII
−V族化合物半導体の薄膜エピタキシャル成長における
プレ―ナ―ド―ピングにおいて、成長せしめる材料との
格子不整合によるミスフィット転位が生じない厚さ以下
の膜厚で成長させたGaAsエピタキシャル成長層中に
、プレ―ナ―ド―ピング層を形成することを特徴とする
III−V族化合物半導体のド―ピング方法である。
【0006】なお、上記第1および第2の発明によって
成長できる化合物半導体としては、GaAs、GaP等
、InPを除く二元化合物の他、三元、四元を含むII
I−V族化合物半導体が挙げられる。また、ド―パント
としては、上記半導体材料中でn型となるSe,S等の
VI族元素が適用できる。また、上記第3および第4の
発明によって成長できる化合物半導体としては、InP
、GaP等、GaAsを除く二元化合物の他、三元、四
元を含むIII−V族化合物半導体が挙げられる。また
、ド―パントとしては、上記半導体材料中でp型となる
Zn、Cd等のII族元素が適用できる。
【0007】
【作用】図1は第1の発明の方法で実施したGaAsに
おけるプレ―ナ―ド―ピング構造を示したもので、この
構造はGaAs基板11上に、エピタキシャル成長によ
りGaAs薄膜12を成長させ、さらに、その上に数層
のInP層13を成長させた後、Seプレ―ナ―ド―ピ
ング層14を形成し、最後に、GaAs膜15を再び成
長させた構造を有している。従来の方法では、この図の
InP層13はなく、GaAs膜上に直接プレ―ナ―ド
―ピング層の形成が行われている。本発明により導入し
たInP層は、Seの活性化を向上させる働きを有して
おり、これにより、高濃度のプレ―ナ―ド―ピングが可
能となる。また、GaAsとInPは3.74%の格子
不整合を有しているが、InP層の厚さが10nm程度
までは転位の導入は見られず、コヒ―レントな成長が可
能である。従って、InPの厚さはこの範囲で任意に選
ぶことができる。
【0008】図2は第2の発明の方法で実施したGaA
sにおけるプレ―ナ―ド―ピング構造を示したもので、
この構造は、GaAs基板21上にエピタキシャル成長
によりGaAs薄膜22を成長させ、その上に数層のI
nPエピタキシャル層23aを成長させた後、Seプレ
―ナ―ド―ピング層24を形成し、その後、再び数層の
InP層23bを成長させたもので、プレ―ナ―ド―ピ
ング層24を実質的にInP層中に形成している。最後
に、GaAs膜25を再び所望の厚さに成長させる。本
発明により導入したInP層は、Seの活性化を向上さ
せる働きを有しており、これにより、高濃度のプレ―ナ
―ド―ピングが可能となる。さらに、InPはGaAs
に比較して、禁制帯幅が狭く、プレ―ナ―ド―ピング層
で発生したキャリアは、狭いInP層内に閉じ込められ
、より急峻なキャリアプロファイルを得ることができる
。GaAsとInPは3.74%の格子不整合を有して
いるが、InP層の厚さが10nm程度までは転位の導
入は見られず、コヒ―レントな成長が可能である。従っ
て、ト―タルのInPの厚さはこの範囲で任意に選ぶこ
とができる。
【0009】また、図3は本発明の方法で実施したIn
Pにおけるプレ―ナ―ド―ピング構造を示したもので、
この構造は、InP基板31上にエピタキシャル成長に
よりInP薄膜32を成長させ、さらにその上に数層の
GaAsエピタキシャル層33を成長させた後、Znプ
レ―ナ―ド―ピング層34を形成し、最後にInP膜3
5を再び成長させた構造を有している。従来の方法では
、この図のGaAsエピタキシャル層33はなく、In
P膜上に直接プレ―ナ―ド―ピング層の形成が行われて
いる。本発明により導入したGaAs層は、Znの活性
化を向上させる働きを有しており、これにより、高濃度
のプレ―ナ―ド―ピングが可能となる。また、GaAs
とInPは3.74%の格子不整合を有しているが、G
aAs層の厚さが10nm程度までは転位の導入は見ら
れず、コヒ―レントな成長が可能である。従って、Ga
Asの厚さはこの範囲で任意に選ぶことができる。
【0010】また、図4は本発明の方法で実施したGa
Pにおけるプレ―ナ―ド―ピング構造を示したもので、
この構造は、GaP基板41上にエピタキシャル成長に
よりGaP薄膜42を成長させ、その上に数層のGaA
sエピタキシャル層43aを成長させた後、Znプレ―
ナ―ド―ピング層44を形成し、その後、再び数層のG
aAsエピタキシャル層43bを成長させたもので、プ
レ―ナ―ド―ピング層44を実質的にGaAs層中に形
成している。最後に、GaP膜45を再び所望の厚さに
成長させる。本発明により導入したGaAs層は、Zn
の活性化を向上させる働きを有しており、これにより、
高濃度のプレ―ナ―ド―ピングが可能となる。さらに、
GaAsはGaPに比較して、禁制帯幅が狭く、プレ―
ナ―ド―ピング層で発生したキャリアは、狭いGaAs
層内に閉じ込められ、より急峻なキャリアプロファイル
を得ることができる。GaAsとGaPは3.67%の
格子不整合を有しているが、GaAs層の厚さが10n
m程度までは転位の導入は見られず、コヒ―レントな成
長が可能である。従って、ト―タルのGaAsの厚さは
この範囲で任意に選ぶことができる。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
ながら詳細に説明する。 実施例1 GaAsエピタキシャル成長膜にプレ―ナ―ド―ピング
を施す場合に、本発明を適用した実施例について説明す
る。図5は本実施例に用いた成長装置の概略構成図で、
二成長室反応管を用いたハイドライド法気相成長装置で
ある。基板結晶50としてGaAs(100)を用いた
。基板結晶50を上部反応管51にセットした後、As
H3を供給しながら450℃まで昇温した。その後、G
aソ−スボ―ト52上にHClを供給してGaClを発
生させ、基板結晶50上にGaAsエピタキシャル膜2
2の成長を行った。成長は水素気流中の常圧で行った。 所定の厚さに達したところで、HClの供給を停止した
。その後、原子層エピタキシャル成長モ−ドで2層のI
nP層23を成長した。この時の成長は、まず、基板ホ
ルダ55を下部反応管53に移動し、Inソ−スボ−ト
54上にHClガスを供給してInClを発生させ、基
板表面をその雰囲気にさらした。次に、基板ホルダ55
を移動して基板を上部反応管51に移動して、PH3を
供給した。これで、1層のInPが成長する。このプロ
セスを二回繰り返すことで、InPALE層13を成長
せしめる。次に、成長層の表面を、上部反応管51中で
、H2Se雰囲気にさらし、Seのド―ピングを行った
。この後、再びGaAs15のエピタキシャル成長を行
った。この試料に対して、ホ―ル測定を行った結果、n
型シ−トキャリア濃度として、1014cm−2台の高
濃度が得られた。なお、本実施例ではGaAsについて
の適用例を示したが、この他にもInPを除く他の二元
化合物、三元、四元を含むIII−V族化合物半導体に
おけるプレ―ナ―ド―ピングにも適用できることは明ら
かである。また、ド―パントとして、本実施例ではSe
を用いたが、その他のVI族元素、例えばSなどでも同
様な効果が期待される。さらに、本成長では、ハイドラ
イド気相成長、ALE成長を用いたが、その他に、分子
線エピタキシャル成長法、有機金属熱分解法などでも実
施できることは言うまでもない。
【0012】実施例2 GaAsエピタキシャル成長膜にプレ―ナ―ド―ピング
を施す場合に、本発明を適用した実施例について説明す
る。用いた成長装置は実施例1と同様の二成長室反応管
を用いたハイドライド法気相成長装置である。基板結晶
50としてGaAs(100)を用いた。基板結晶50
を上部反応管51にセットした後、AsH3を供給しな
がら450℃まで昇温した。その後、Gaソ−スボ―ト
52上にHClを供給してGaClを発生させ、基板結
晶50上にGaAsエピタキシャル膜22の成長を行っ
た。成長は水素気流中の常圧で行った。所定の厚さに達
したところで、HClの供給を停止した。その後、原子
層エピタキシャル成長モ−ドで2層のInP層23aを
成長した。この時の成長は、まず、基板ホルダ55を下
部反応管53に移動し、Inソ−スボ−ト54上にHC
lガスを供給してInClを発生させ、基板表面をその
雰囲気にさらした。次に、基板ホルダ55を移動して基
板を上部反応管51に移動し、PH3を供給した。これ
で、1層のInPが成長する。このプロセスを2回繰り
返すことで、InPALE層23aを成長せしめる。次
に、成長層の表面を、上部反応管51中で、H2Se雰
囲気にさらし、Seのド―ピングを行い、プレ―ナ―ド
―ピング層24を形成した。この後、再び上部反応管5
1と下部反応管53を使って前述のプロセスによりIn
P層23bを原子層エピタキシャル成長モ−ドで2層成
長させた。最後に、上部反応管51に基板ホルダ55を
固定してGaAs25のエピタキシャル成長を行った。 この試料に対して、ホ―ル測定を行った結果、n型シ−
トキャリア濃度として、1014cm−2台の高濃度が
得られた。さらに、C−V測定により成長層方向のキャ
リア濃度プロファイルを測定したところ、半値幅4nm
という非常に急峻なスペクトルが得られた。なお、本実
施例ではGaAsについての適用例を示したが、この他
にもInPを除く他の二元化合物、三元、四元を含むI
II−V族化合物半導体におけるプレ―ナ―ド―ピング
にも適用できることは明らかである。また、ド―パント
として、本実施例ではSeを用いたが、その他のVI族
元素、例えばSなどでも同様な効果が期待される。さら
に、本成長では、ハイドライド気相成長、ALE成長を
用いたが、その他に、分子線エピタキシャル成長法、有
機金属熱分解法などでも実施できることは言うまでもな
い。
【0013】実施例3 InPエピタキシャル成長膜にプレ―ナ―ド―ピングを
施す場合に、本発明を適用した実施例について説明する
。図6は用いた成長装置の概略構成図で、二成長室反応
管を用いたハイドライド法気相成長装置である。基板結
晶60としてInP(100)を用いた。基板結晶を上
部反応管61にセットしたのち、PH3を供給しながら
450℃まで昇温した。その後、Inソ−スボ−ト62
上にHClを供給してInClを発生させ、基板結晶6
0上にInPエピタキシャル膜32の成長を行った。 成長は水素気流中の常圧で行った。所定の厚さに達した
ところでHClの供給を停止した。その後原子層エピタ
キシャル成長モ−ドで2層のGaAs層33を成長した
。この時の成長は、まず基板ホルダ65を下部反応管6
3に移動し、Gaソ−スボ−ト64上にHClガスを供
給してGaClを発生させ、基板表面をその雰囲気にさ
らした。次に、基板ホルダ65を移動して基板を上部反
応管61に移動して、AsH3を供給した。これで、1
層のGaAsが成長する。このプロセスを二回繰り返す
ことで、GaAsエピタキシャル層33を成長せしめる
。次に、成長層の表面を、上部反応管61中で、ジエチ
ル亜鉛を供給してZn雰囲気にさらし、Znのド―ピン
グを行った。この後、再びInPのエピタキシャル成長
を行った。この試料に対して、ホ―ル測定を行った結果
、p型シ−トキャリア濃度として、1014cm−2台
の高濃度が得られた。なお、本実施例ではInPについ
ての適用例を示したが、この他にもGaAsを除く他の
二元化合物、三元、四元を含むIII−V族化合物半導
体におけるプレ―ナ―ド―ピングにも適用できることは
明らかである。また、ド―パントとして、本実施例では
Znを用いたが、その他のII族元素、例えばCdなど
でも同様な効果が期待される。さらに、本成長では、ハ
イドライド気相成長、ALE成長を用いたが、この他に
、分子線エピタキシャル成長法、有機金属熱分解法など
でも実施できることは言うまでもない。
【0014】実施例4 GaPエピタキシャル成長膜にプレ―ナ―ド―ピングを
施す場合に、本発明を適用した実施例について説明する
。図7は用いた成長装置の概略構成図で、二成長室反応
管を用いたハイドライド法気相成長装置である。基板結
晶70としてGaP(100)を用いた。基板結晶70
を上部反応管71にセットした後、PH3を供給しなが
ら500℃まで昇温した。その後、Gaソ−スボ―ト7
2上にHClを供給してGaClを発生させ、基板結晶
70上にGaPエピタキシャル膜42の成長を行った。 成長は水素気流中の常圧で行った。所定の厚さに達した
ところで、PH3の供給を停止した。その後、原子層エ
ピタキシャル成長モ−ドで2層のGaAs層43aを成
長した。この成長は、GaP成長後、基板表面をGaC
lで覆い、基板ホルダ75を下部反応管73に移動し、
AsH3を供給して基板表面をAs雰囲気にさらした。 これで、1層のGaAsが成長する。このプロセスを2
回繰り返すことで、GaAsエピタキシャル層43aを
2層成長せしめる。次に、成長層の表面を、下部反応管
73中で、ジエチル亜鉛を供給してZn雰囲気にさらし
、Znのド―ピングを行い、プレ―ナ―ド―ピング層4
4を形成した。この後、再び上部反応管71と下部反応
管73を使って前述のプロセスによりGaAs層43b
を原子層エピタキシャル成長モ−ドで2層成長させた。 最後に、上部反応管71に基板ホルダ75を固定してG
aPのエピタキシャル成長を行った。この試料に対して
、ホ―ル測定を行った結果、p型シ−トキャリア濃度と
して、1014cm−2台の高濃度が得られた。さらに
、C−V測定により成長層方向のキャリア濃度プロファ
イルを測定したところ、半値幅4nmという非常に急峻
なスペクトルが得られた。なお、本実施例ではGaPに
ついての適用例を示したが、この他にもGaAsを除く
他の二元化合物、三元、四元を含むIII−V族化合物
半導体におけるプレ―ナ―ド―ピングにも適用できるこ
とは明らかである。また、ド―パントとして、本実施例
ではZnを用いたが、その他のII族元素、例えばCd
などでも同様な効果が期待される。さらに、本成長では
、ハイドライド気相成長、ALE成長を用いたが、その
他に、分子線エピタキシャル成長法、有機金属熱分解法
などでも実施できることは言うまでもない。
【0015】
【発明の効果】以上説明したように、本発明の方法によ
れば、III−V族化合物半導体のプレ―ナ―ド―ピン
グ構造において、非常に高濃度のn型あるいはp型不純
物の導入が達成される。
【図面の簡単な説明】
【図1】本発明の方法によって得られるエピタキシャル
成長構造の一例の断面図である。
【図2】本発明の方法によって得られるエピタキシャル
成長構造の一例の断面図である。
【図3】本発明の方法によって得られるエピタキシャル
成長構造の一例の断面図である。
【図4】本発明の方法によって得られるエピタキシャル
成長構造の一例の断面図である。
【図5】本発明の方法に用いられる装置の一例の概略構
成図である。
【図6】本発明の方法に用いられる装置の一例の概略構
成図である。
【図7】本発明の方法に用いられる装置の一例の概略構
成図である。
【符号の説明】
11,21,31,41,50,60,70  基板結
晶12,15,22,25,33,43a,43b  
GaAsエピタキシャル層 13,23a,23b,32,35  InPエピタキ
シャル層 14,24,34,44  プレ―ナ―ド―ピング層4
2,45  GaPエピタキシャル層51,61,71
  上部反応管 52,64,72  Gaソ−スボ−ト53,63,7
3  下部反応管 54,62  Inソ−スボ−ト 55,65,75  基板ホルダ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  InP以外のIII−V族化合物半導
    体の薄膜エピタキシャル成長におけるプレ―ナ―ド―ピ
    ングにおいて、ド―ピングを行おうとする位置に、予め
    InPを、エピタキシャル成長せしめる材料との格子不
    整合によるミスフィット転位が生じない厚さ以下の膜厚
    で成長させ、その上にn型ド―パントを供給させること
    でプレ―ナ―ド―ピング層を形成することを特徴とする
    III−V族化合物半導体のド―ピング方法。
  2. 【請求項2】  InP以外のIII−V族化合物半導
    体の薄膜エピタキシャル成長におけるプレ―ナ―ド―ピ
    ングにおいて、成長せしめる材料との格子不整合による
    ミスフィット転位が生じない厚さ以下の膜厚で成長させ
    たInPエピタキシャル成長層中に、プレ―ナ―ド―ピ
    ング層を形成することを特徴とするIII−V族化合物
    半導体のド―ピング方法。
  3. 【請求項3】  GaAs以外のIII−V族化合物半
    導体の薄膜エピタキシャル成長におけるプレ―ナ―ド―
    ピングにおいて、ド―ピングを行おうとする位置に、予
    めGaAsを、エピタキシャル成長せしめる材料との格
    子不整合によるミスフィット転位が生じない厚さ以下の
    膜厚で成長させ、その上にp型ド―パントを供給させる
    ことでプレ―ナ―ド―ピング層を形成することを特徴と
    するIII−V族化合物半導体のド―ピング方法。
  4. 【請求項4】  GaAs以外のIII−V族化合物半
    導体の薄膜エピタキシャル成長におけるプレ―ナ―ド―
    ピングにおいて、成長せしめる材料との格子不整合によ
    るミスフィット転位が生じない厚さ以下の膜厚で成長さ
    せたGaAsエピタキシャル成長層中に、プレ―ナ―ド
    ―ピング層を形成することを特徴とするIII−V族化
    合物半導体のド―ピング方法。
JP10647391A 1991-04-12 1991-04-12 Iii−v族化合物半導体のド−ピング方法 Pending JPH04314328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10647391A JPH04314328A (ja) 1991-04-12 1991-04-12 Iii−v族化合物半導体のド−ピング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10647391A JPH04314328A (ja) 1991-04-12 1991-04-12 Iii−v族化合物半導体のド−ピング方法

Publications (1)

Publication Number Publication Date
JPH04314328A true JPH04314328A (ja) 1992-11-05

Family

ID=14434495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10647391A Pending JPH04314328A (ja) 1991-04-12 1991-04-12 Iii−v族化合物半導体のド−ピング方法

Country Status (1)

Country Link
JP (1) JPH04314328A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242569A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 電界効果型トランジスタ
JPS63174314A (ja) * 1987-01-13 1988-07-18 Nec Corp 3−5族化合物半導体結晶のド−ピング方法
JPS63240012A (ja) * 1987-03-27 1988-10-05 Nec Corp 3−v族化合物半導体およびその形成方法
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242569A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 電界効果型トランジスタ
JPS63174314A (ja) * 1987-01-13 1988-07-18 Nec Corp 3−5族化合物半導体結晶のド−ピング方法
JPS63240012A (ja) * 1987-03-27 1988-10-05 Nec Corp 3−v族化合物半導体およびその形成方法
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US4767494A (en) Preparation process of compound semiconductor
US4116733A (en) Vapor phase growth technique of III-V compounds utilizing a preheating step
EP0523917A2 (en) Atomic layer epitaxy of compound semiconductor
JPS63240012A (ja) 3−v族化合物半導体およびその形成方法
EP0524817B1 (en) Crystal growth method of III - V compound semiconductor
JP3326704B2 (ja) Iii/v系化合物半導体装置の製造方法
JPH05175150A (ja) 化合物半導体及びその製造方法
US5858818A (en) Formation of InGaSa p-n Junction by control of growth temperature
JPH04314328A (ja) Iii−v族化合物半導体のド−ピング方法
KR960004591B1 (ko) 도우프된 결정 성장 방법
Tischler Advances in metalorganic vapor-phase epitaxy
Shoji et al. Effects of growth interruption on InGaP fabricated via hydride vapor phase epitaxy
KR101082773B1 (ko) 화합물 반도체 소자 및 그 제조 방법
JP3109149B2 (ja) 化合物半導体結晶成長方法
JPS63129609A (ja) 3−5族化合物半導体単結晶薄膜の不純物添加法
Buzynin et al. Single-crystalline GaAs, AlGaAs, and InGaAs layers grown by metalorganic VPE on porous GaAs substrates
JPH0590160A (ja) 結晶成長方法
Tanaka et al. Performance comparison of metalorganic vapor phase epitaxy grown C-doped GaAs/AlGaAs heterojunction bipolar transistor wafers between AsH3 and trimethylarsenic for the base layer growth
KR960004904B1 (ko) 다공성 실리콘기판위에 갈륨비소를 성장하는 방법
JP2725462B2 (ja) 化合物半導体の気相成長法
JPS63124408A (ja) 3−5族化合物半導体の結晶成長方法
Sakuma et al. Pulsed-jet epitaxy: application to device processes
JP3057503B2 (ja) 化合物半導体の成長方法
JP3106526B2 (ja) 化合物半導体の成長方法
JPH07201761A (ja) 化合物半導体の成長方法