JPS61128335A - マイクロプログラムロ−ド処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）産業上の利用分野 本発明は、マイクロプログラムロード処理方式。

特に主記憶、中央制御装置、監視装置、システム・バス
、及びシステム・バスに接続される複数台のマイクロプ
ログラム制御のアダプタを有するデータ処理装置におい
て、１台のアダプタによるサイクル・スチールにもとづ
くプログラムロー・ド時に当該ロード・データを他のア
ダプタにもロードせしめるようにしたアダプタのマイク
ロプログラムロード処理方式に関するものである。

（Ｂ）従来の技術と発明が解決しようとする問題点従来
マイクロプログラムＩ１ｍの複数台のアダプタに対する
マイクロプログラムロード方式とじては、監視装置から
のスキャン・インによる方式と中央制御装置からの命令
による方式とが知られているが９両者とも一度に１台の
アダプタへしかロードできないので複数台のアダプタへ
ロードするには時間がかかるという欠点がある。また後
者の場合にはマイクロプログラム・ロードのために特別
な命令を用意することが必要となる。

（Ｃ）問題点を解決するための手段 本発明は、上記の点を解決しようとしており。

複数台のアダプタに対して同時にサイクル・スチールに
よってデータを転送させることによって。

高速度でマイクロプログラム・ロードを行う方式を提供
している。そしてそのため１本発明のマイクロプログラ
ムロード処理方式は、主記憶、中央制御装置、監視装置
、システム・バス及び該システム・バスに接続された複
数台のマイクロプログラム制御アダプタを備えたデータ
処理装置において、上記監視装置から少なくともスキャ
ン・インを行う手段、上記監視装置がスキャン・インに
よりアダプタに対して当該アダプタ内のアドレス・レジ
スタをセットする手段、上記アダプタがシステム・バス
を介してサイクル・スチールにより主記憶との間でデー
タ転送を行う手段、該アダプタがサイクル・スチールに
より主記憶から読み出し　　　　　またデータを同時に
他のアダプタが取り込む手段。

及び該アダプタがマイクロプログラムのロード完了を該
監視装置へ通知する手段を有し、アダプタに対してスキ
ャン・インによりローダ−プログラムをロードし、該ロ
ーダープログラムの制御でサイクル・スチールにより複
数台のアダプタヘマイクロプログラムをロードするよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。

（Ｄ）実施例 第１図は本発明が適用されるデータ処理装置の一実施例
構成、第２図は本発明に用いられるチャネル・アダプタ
の一実施例要部構成、第３図はマイクロプログラムロー
ドの態様を説明する一実施例タイム・チャートを示す。

第１図において、１は通信制御装置（ＣＣ，Ｐ　）。

を構成しているデータ処理装置、２は中央制御装置、３
は主記憶装置、４は監視装置、５−１ないし５−ｎは夫
々チャネル・アダプタ、６−１ないし６−ｍは夫々回線
走査機構、７はシステム・バス、８はスキャン・バスを
表している。また９−１ないし９−ｍは夫々回線を表し
ている。

図示各回線に対応して夫々端末が接続される形となるが
１例えばこれら複数の端末がいわば成る１つの地域に集
中的に存在しており２これら端末と遠隔地のセンタ・ホ
ストを交信する如きシステムが考慮される。このような
システムの場合、各端末と遠隔地のセンタ・ホストとの
間に夫々個別の回線を用意することは回線効率上好まし
くない。

このため、１つの地域に集中的に存在する上記複数の端
末を、第１図図示の如き通信制御装置（ＣＣＰ）１にて
集約し、第１図図示の例えば回線走査機構（Ｃ３＃１）
６−１を介して上記遠隔地のセンタ・ホスト側に存在す
る相手方通信制御装置（図示せず）と高速多重回線で連
繋するようにすることが考慮されている。

本発明はこのような通信制御装置に限られるものではな
いが、第１図図示の如く、中央制御装置２にマイクロプ
ログラム制御のアダプタが複数台接続されている如きデ
ータ処理装置において、監視装置４がスキャン・インに
よっ゛ていわば１台のチャネル・アダプタ例えば５−１
に対してローダー・プログラムをロードし、当該チャネ
ル・アダプタ５−１がこれにもとづいてプログラム・ロ
ードを行う際に、他のチャネル・アダプタ５−２ないし
５−ｎも一緒に当該プログラムを受は取るようにしてい
る。

第２図はチャネル・アダプタ（ＣＡ）の一実施例要部構
成を示しており９図中の符号５．７．８は第１図に対応
し、１０はｔｉｌＮ御メモリ、１１はチャネル・インタ
フェース制御部、１２は制御′メモリ・アドレス・レジ
スタ、１３はマイクロプログラム・ローディング・モー
ド・レジスタ（ＭＰＬＲ）、１４はデータ・レジスタ、
１５はチャネル・アダプタ内マイクロ・プロセッサを表
している。

以下、第３図図示のタイム・チャートを参照しつつ、マ
イクロプログラム・ローディングの動作について説明す
る。

（１１監視装置４は、スキャン・インによって、チャネ
ル・アダプタ（ＣＡ）のマイクロプログラムを２図示し
ない例えばフロッピィ・ディスクから、中央制御装置２
を介して、主記憶装置３にロードする。

（２）次いで監視装置４は、スキャン・インにより。

例えばチャネル・アダプタ５−１内の制御メモリ１０−
１内へ、ローダー・プログラムをロードし、また各アダ
プタ５−１ないし５−ｎ内のマイクロ・プロセッサ１５
−１をリセットする。

（３）また監視装置４は、他のアダプタであるチャネル
・アダプタ５−２ないし５−ｎに対して。

第２図図示のアドレス・レジスタ１２−１とレジスタ１
３−ｉとに夫々スキャン・インによって所望の情報をセ
ットする。

（４）　　この状態の下で、監視装置４は、各アダプタ
５−１ないし５−ｎに対してクロックをスタートせしめ
る。

（５）　　このとき、チャネル・アダプタ５−１におい
ては、ローダ−・プログラムが走りはじめ、システム・
バス７に対してサイクル・スチール要求（ＣＲＱ）を発
する（第３図参照）。

６）中央制御装置２は、当該サイクル・スチール要求を
検出すると、主記憶装置３からデータを読み出し、サイ
クル・スチール終了（Ｃ３ＥＮＤ）信号と一緒に当該デ
ータをシステム・バス７上に送出する。

（７）　　このとき、各アダプタ５−１ないし５−ｎは
。

夫々上記サイクル・スチール終了信号を検出すると、シ
ステム・バス７上のデータをデータ・レジスタ１４−１
に取り込み、そのときのアドレス・レジスタ１２−１の
内容によって指定される格納位置に上記データ・レジス
タ１４−１の内容をストアする。

（８）　　以下上記処理（５）ないしく７）の動作が繰
り返され。

すべてのマイクロプログラムが制御メモリｌ０−ｉにロ
ードされたら、チャネル・アダプタ５−１は監視装置４
に対してこの旨を通知する。

これによって、各アダプタに対するマイクロプログラム
・ロードが一斉に終了したこととなる。

（Ｅ）発明の詳細 な説明した如く１本発明によれば、アダプタの１つがス
キャン・インによってロードされたローダー・プログラ
ムにもとづいてサイクル・スチールにてプログラムをロ
ードする際に、他のアダプタも当該プログラムを自己の
制御メモリ内にストアすることが可能となる。したがっ
て、いわば並列ローディングが可能となり、高速化をは
かることが可能となる。

【図面の簡単な説明】

゛第１図は本発明が適用されるデータ処理装置の一実施
例構成、第２図は本発明に用いられるチャネル・アダプ
タの一実施例要部構成、第３図はマイクロプログラムロ
ードの態様を説明する一実施例タイム・チャートを示す
。 図中、１は通信制御装置（ＣＣＰ）を構成しているデー
タ処理装置、２は中央制御装置、３は主記憶装置、４は
監視装置、５−１ないし５．−ｎは夫々チャ禾ル・アダ
プタ、６−１ないし６−ｍは美々回線走査機構、７はシ
ステム・バス、８はスキャン・バス゛、９は回線、１０
は制御メモリ、１１は≠ヤネル・インタフェース制御部
、１２は制御メモリ・アドレス・レジスタ、１３はマイ
クロブ占グ、Ｊ、、ｏ−ディ、グ、ニード９．ジュタを
表している。

Claims (1)

【特許請求の範囲】
1. 主記憶、中央制御装置、監視装置、システム・バス及び
   該システム・バスに接続された複数台のマイクロプログ
   ラム制御アダプタを備えたデータ処理装置において、上
   記監視装置から少なくともスキャン・インを行う手段、
   上記監視装置がスキャン・インによりアダプタに対して
   当該アダプタ内のアドレス・レジスタをセットする手段
   、上記アダプタがシステム・バスを介してサイクル・ス
   チールにより主記憶との間でデータ転送を行う手段、該
   アダプタがサイクル・スチールにより主記憶から読み出
   したデータを同時に他のアダプタが取り込む手段、及び
   該アダプタがマイクロプログラムのロード完了を該監視
   装置へ通知する手段を有し、アダプタに対してスキャン
   ・インによりローダープログラムをロードし、該ローダ
   ープログラムの制御でサイクル・スチールにより複数台
   のアダプタへマイクロプログラムをロードするようにし
   たことを特徴としたマイクロプログラムロード処理方式
   。