JPS5894005A - プログラマプル・コントロ−ラ - Google Patents

プログラマプル・コントロ−ラ

Info

Publication number
JPS5894005A
JPS5894005A JP19193681A JP19193681A JPS5894005A JP S5894005 A JPS5894005 A JP S5894005A JP 19193681 A JP19193681 A JP 19193681A JP 19193681 A JP19193681 A JP 19193681A JP S5894005 A JPS5894005 A JP S5894005A
Authority
JP
Japan
Prior art keywords
instruction
interlock
program
monitor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19193681A
Other languages
English (en)
Inventor
Tadashi Inoue
忠 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP19193681A priority Critical patent/JPS5894005A/ja
Priority to DE19823242631 priority patent/DE3242631A1/de
Publication of JPS5894005A publication Critical patent/JPS5894005A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13037Tracing
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13052Display of ladder diagram
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13128Relay ladder diagram, RLL RLD KOP
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14097Display of error messages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
この発明各1プログラマブル・コントローラに関し、特
にインターロック命令に関するモニタを菌中に行なえる
ようにするモニタIII御技術に関する。 ユーザプログラムメモリに格納された命令群を高速で順
次繰り返し実行することによりイの命令群C表現された
継電器ラダーダイヤグラムのシークンス制陣を実現する
最も一般的なラダーダイ)ジグラム式プログラマブル・
コントローラにおいては、ユーザ命令の 種としてイン
ターロック命令およびインターロックエンド命令が定義
されていて、インターロック命令およびインターロック
エンド命令に挾まれた命令群の実行時に、イのインター
ロック命令の条件の成否に応じで出力を禁止号−るよう
にしたインターロック処理機能を(」シている。 1、、 Fi2インターロック命令を含むプログラム例
をソースプログラムとなる継電器ラダーダイヤグラムの
形で第1図Δに示しており、第1図Bはぞの10グラム
を二−モニツクを用いたオブジェク1−プログラムの形
で表したプログラムリストであ゛る。 両図において、「■し」はインターロック命令を示し、
r I L E Jはインターロックエンド命令を示す
。このプログラム例においてはIL命令はアドレス10
1に設定され、ILE命令はアドレス181に設定され
ており、この両命令に挾まれた1[1グラムAがインタ
ーロック命令の制御対象となっている。また、アドレス
101のIL命令のインタ−1コツク条件は1,1図A
の接点、51であり、第1図Bにおいてはアドレス10
0のLD(51)命令である。つまり、接点51がオン
゛1″のときプログラムAのOUT命令は通常通りに実
行き4゛1、各OUT命令の入力条件に応じてその出力
論理が決定される。しかし、接点51がAフ゛0″の場
合、プログラムAに含まれる出力を禁止して全てAフ゛
′0パにづるように、プログラム実す演算動作が切開え
られる。 また、この種の10グラ−ンブル・二】ン1−1】−ラ
のユーザ側において、プ[1グラム実行中にラダーグイ
レグラム上の任意の回路要素に関する制御信号の状態を
モニタづることが良く行なわれる。このモニタには、モ
ニタしたい命令のアドレスを入力する方式(これをアド
レス指定方式と称する)と、モニタしたい命令自体を入
力づる6式(これを命令指定り式と称fる)と、ある命
令についてのモニタ中に′アドレス増減4ニーによって
その命令の前後のアドレスの命令を順次しニタする6式
(これをトレース方式と称4る)とがあり、最近のプロ
グラマブル・コントローラ(・はこれら何れの方式でも
モニタでさるように構成されている。 何れの方式にて6、モニタ対象としであるユーザ命令が
特定されると、ぞの1−ザ命令が実行されるどき、ぞの
ユーザ命令の実行に関連した&+1111データ((の
ユーザ命令で使っている番号の入出力信号の論理状態、
ぞの1−tJ″命令がタイン/カウンタ命令である場合
にはタイマ/カウンタの数値データ、ぞの命令により実
行された論理演算の帖宋゛(あるパワーノロ−レジスタ
の論理等)をモニタガータどしてプログラムコンソール
に転送して表示するように構成されている。例えば第1
図Bの71’lプログラムおいで、アドレス147をモ
ニタ対象として出力した場合、AND (56)命令が
実行されたとき、接点56の論理状態と、この命令を実
行したときのパワーフローレジスタの一輪理1に態どが
モニタデータとしてブ[1グラムコンソールに転送され
、それが表示される。このような1[,1グラム実行中
のモニタ機能を利用して、外部人出力信号間の変化をユ
ーザプログラム中の各命令の実行過程のレベルで信号の
推移として確認できるようになっている。 ところが、第1図Aおよび第1図Bに示したようにイン
ターロック命令で挾まれたプログラムA中のO(l T
命令をモニタする場合、次のような問題がある。、イン
ター1−1ツク条肖が°’ 1 ” (−インターロッ
クによる出力契止がなされていない場合は問題ないが、
インターロック条F)が0″で゛7nグラームA中のO
U T’命令の出力信号が全て°0′′にされている場
合は、ぞのOUT命令の入力条例と実際の出力状態゛0
″との間に矛盾を生ずることがある。インタート1ツク
による出力禁+Iがl) IJられているどさ、例えば
接点54および接点56が共にAン゛1°′ぐあっても
出力23がAノ゛′0″となる。このような場合、0L
IT(23>命令をモニタし、出力信号23がA)o”
r−ある原因を調べるべく、モニタ対象アドレスをディ
クリメン1〜してアドレス147のAND(56)RJ
令についてモニタを行なう。そのとき、AND (56
)の実行時点でのパワーフローレジスタの論理が“1′
°であれば、AND (56)命令とO()丁(23)
命令との間の論理矛盾がインターロック命令によるもの
だということが解る。ところが、何が原因でインターロ
ックによる出力禁止が掛っているのかはP記のモニタか
らは全く解らないため、−F述したトレース方式により
プログラムアドレスを順次ディクリメン]−シていさ、
アドレス101のrL命令を見つけ出し、更にモニタ対
象アドレスをディクリメンI〜してアドレス1000「
1)(51)命令をモニタJることによって、始め(そ
σ月以因が解るのである。なお、二1−ザブログラム中
にインターロック命令が1つしか使われていない場合は
、インターロック命令をモニタするのに上述した命令指
定方式でモニタできるが、ユーザ7[1グラム中に複数
のインターロック命令が使われている場合はこの方式が
使えず、インターロック命令に挾まれたブ1]グラムA
中の0tJT命令が“Oパである原因を探るために、で
れに係わるインターロック命令をモニタする場合に、非
常に面倒なトレース方式により上述の如くモニタアドレ
スを逐 遡る操作を行なわなければならなかった。 この発明は上述した従来の問題員に鑑みなされlこもの
であり、イの目的は、複数のインターロックl1iN令
を含むニーザブ[」ダラムの実行中モニタを簡IP゛に
行なえるようにした使い勝丁の良いf L’lグンンプ
ル・−Jン1−〇−ラを提供することにある。 l−記の目的を達成するために、この発明t、1、ニー
07プログラム中のインターロック命令に8別の識別量
Y」を付加しくI−ザI口グシムメしりに格納しくおき
、インター[]ツク命合の実1”i B、冒こZの識別
?11号および該インター[゛1ツク命合の実(1条(
’+の成否を示1状rぷ]0−夕を一時記憶し、インタ
ーロックエンド命令の実行時まで保持Jるインターロッ
クデータ記憶手段と、上記インターロック命令とインタ
ーロック−Iンド命令に挾まれたコーザ命令がモニタ対
像となったとさ、そのコーザ命令に関づる!I III
 i−−タど上2インター[1ツクデ一タ記憶手段に記
憶された上記識別番号および状態データをモニタデータ
とし
【プログラムニ1ンソールに転送するモニタデー、
り転送手段を設【)たことを特徴とする。 以I・、この発明の実施例を図面にVづいて詳細に説明
する。 第2図はこの発明に係わるブ[コブラ、!プル・−1ン
トローラの概略構成を示すブロック図である。 この10グラマプル・コントローラは、ニーザブ[1グ
ラムが格納されるコーザプログラムメモリ1と、外部入
力信号が与えられるとともに外部入力信号コを送出する
入出力回路2ど、入出力回路−2に対応した入出力モニ
タのバッフ1メモリとなる入出カメtす3と、上記ユー
ザプログラムメモリ1の各命令を順次高速に実行し、上
記入出カメモリ3のデータに基づいて演算処理をし、そ
の処理枯宋ぐ上記入出カメモリ3の出力データを書換え
る命令実行手段と、上記入出力回路2における入力デー
タを上記入出カメモリ3の所定エリアに一書込むととも
に、入出カメモリ3の所定]、クリア出力データを入出
力回路2における出力回路にセット号る入出力更新手段
とを基本的に右している。上記命令実行手段、入出力更
新手段およびその他の全体的なタイミング制御はいわゆ
るマイクロプロeツ++:c4@成されるCPU (中
央処理ユニット)、4によって実現される。CPtJ4
はROM5に格納されたシスjムプログラムを実行し、
RAM6をシステムワーキングメモリとして使い、上述
の命令実行手段および入出力更新手段とし−(のル制御
動作の他、シスノーム全体のタイミング制御制御や、プ
ログラム」ンソール7に係わるプ11グラム作成あるい
は本発明の要旨となるプログラムし一夕の1.:めのシ
リ1111動作を行なうものである。 プログラム−]ンソール7は表示器7△J3よび1−−
ボード7Bと、これらとCPU4を結ぶ制御回路7Cと
からなり、プログラムメモリ1に任意の−1−ヂプログ
ラムを占込む際に使用される他、プログラム実行中のモ
ニタ指令を与えるどとしに、これに応答してCPU4か
ら供給されるモニタデ=”りが表示される。、第3図は
ブ[Jグラムコンソール7における4−ボード7Bと表
示器7Aの外観例を示している。同図のように、表示器
7 A fj上下2段に別れたトラ1−マトリクス式の
キャラクタ表示器からなる。またキーボードは、プログ
ラムアドレスや入出力番号を入力するための1ン1−−
と、IL命令やI[[命令を含む各種命令」−ドに対応
した命令−)−ド1−と、[ニタヤ)検索あるいは書込
み等ための各秤フj/ンクシコンキーから八っている。 第4図はCPLJ/lによって実行されるシス1ム1[
1グラムの概鑓を示すフロチャー1〜である。また第5
間はプログラムコンソール7における制御回路7Cの動
作を示す70チヤー1〜である。まず第4図に従ってC
PU4の制御動作を順番に説明4る。イニシャル処理後
の最初のステップ501は、プ「1グラムコンソール7
との間の信号授受を行なうリーピス処理ルーチンである
。次のステラ1502では入出力回路2に与えられてい
る最新の外部入力信号を入出カメ七り3の所定エリアに
取込む入力更新を行なう。続くステップ503以陪がユ
ーザプログラムの実行ルーチンであり、まずステップ5
03′cはユーザプログラムメモリ1の先頭アドレスか
ら1命令を読出す。読出したニー4J’命令がインター
ロック命令、インターロック丁ンド命令の何れでもない
場合はステップ504−505→506と進み、このス
テップ506に(その命令が実行される。ここでRAM
6には実行中の命令が対象としている8号の入出力デー
タの論理を格納りる/=めの入出力1゛−タフラグ[O
と、上述したパ「ノーフ[]−レレジタである演粋フ)
グ「1が設定され(おり、ステップ5.06にである。 ’、l−1.f命合が実?了されると、このフラグ1゛
0゜[1がそれそ゛れ占換えられることになる。次のス
テップ507では現在実(J゛中の1−4r命令がモー
り対象と4本っ(いるか否かを判定cJる。前述したよ
うに、11グラムlンソール7によるモニタ対象の指定
の(,17’jには、IL1グ”/ A ノ’ドレスを
指定する場合と命令自体を指定する場合とがあり、ステ
ップ507ではその両りを11ツクしCいる。 モニタ対象として指定されている場合はステップ508
に進み、フラグI:O,F1やでの他の後述するモニタ
データをプログラム」ンソール7に転送づる処理がd5
こなわれる。よたモニタ対象とくi′)でいない場合は
、ステップ508をスキツIし【ステップ512に進む
。ステップ512では、実行中の1−ザ命令が1−ンド
命令が否かを判定し、1ンド命令でイfい場合はステッ
プ513T″プ[]グラムアドレスを歩進し、先のステ
ップ503に戻る。1なわちユーザプログラムの最後に
挿入されているJンド命令がステップ512で検出され
る五〇ステップ503から513までが繰り返し実?j
され、■ンド命令まで・実行終了するとスシッ1514
に進む。)、 7− ツ/ 51 /l Z’は−1−
ザブL]グラムの太(°iによって占換えられた入出カ
メ[す3の出力データを入出力回路2にお(Jる出力回
路にセットする仁ともに、入出力回路20入力回路がら
駈たな入カデータを取込んて゛入出カメモリ3にa+込
む入出ツノ更新動作がbなわれ、最初のスi−ツ150
1に戻る。 本発明に係る7「1グランプル・」ントローラにおいて
(よ、ユーザプログラムメモリ1に格納されるrシタ−
11ツク命令に各別の識別番号が(=j加される。イの
識別番号をIL番号と称する。つまり第1図Bに示した
ように、従来の11]グラマプル・−】ン[・ローうで
はインター【コック命令に付随するAペランドは使用さ
れておらず、Aペランドの。 I゛−夕は全てクリアされていた。本発明においてはイ
ンターロック命令のイベランドに各別の1l−11号を
設定りる。 でして、第4図において、ステップ503で:l−・ザ
プログラムメしり1から読出したユーザ命令がインタ−
11ツン命合(あ)!、:場合、スレ71504 t”
 Y [E Sと判定され、ステップ509側に進む。 スラップ509 ’Z−は1記演粋ノラグF 2がセッ
トされているか否かを判定する。このときの演粋)°〉
り「1は、当該インター「lツク命令の条例の成否を示
す状態データであり、Fl−“1″となっているのはイ
ンターロック命令に挾まれるプログラム中のOU T命
令を通常通すガ行づること−を愚昧し、イの場合はス1
ツブ50”lがらステップ515に進み、RA M 6
に設定されているインター[]ツクノック[2をセット
づるととbに、同じ< RA M 6に設定されている
出力禁社中フラグ[3をリセットし、更にRA M 6
に設定されているrL番号レしスタROに当該(ンター
ロック命令のAベランドに設定されている111号を1
込む。イの後ステラ1507に進む。また、「1−“°
0″であるのはインターロック命令に挾まれるブ[1グ
ラム中のOLJ T命令を全て′0″とする出力禁止状
態にすることを意味し、(の場合はステップ510に進
み、上記インターロックフラグF2をセットするととも
に、出力禁止フラグF3らセットし、更に当該インター
ロック命令の111号を上記111MレジスタROに書
込む。その後ステップ507に進む。 またステップ503で読出されたユーザ命令がインター
ロックエンド命令である場合、ステ・ンブミ505 F
 Y E Sと判定サレ、ステップ511に進み、1記
インターロツクフラグF2をリセットする。イの後スフ
−ツブ507に進む。 、■、記のようにして、ユーザプログラム中のあるイン
ター「1ツク命令が実行に供されると、インターロック
フラグE2がセラ1−されるとともに、レジスタROに
そのインター[1ツク命令のIL番号が記憶される他、
そのインターロック命令による出力状11条?+が成立
しでいる場合に出力禁廿フラグ[3がヒツトされ、出力
禁止条件が成立していない場合はフラグ[3がリセツ1
〜される。そして、そのインターロック命令と対をなす
インター【−]ツクエンド命令が実行に供されたとき、
フラグ[2がりヒツトされる。 ここ【゛スフッ、’7508のしニタ)!−夕の転送ル
ーチンの詳細について説明する。[述したアドレス指定
方式またはトレース方式のモニタ指令ではモニタ対象と
し一〇アドレスが指定されるが、ぞの場合のモニタデー
タは指定されたアドレスのユーザに令と、入出カフラグ
FOと、演粋フラグ[1ど、インター[lツクフラグF
:2と、出力禁止フラグ[3どILimレジスタROの
内容がモニタデータとして/]1グラムニlンソール7
に転送される。 また命令指定り式でモニタ指令があった場合、イのLニ
タ対象]、  +j’命令のアトし/スと、[0,[1
、F2.F3.110が七−タデータとしくブ【1グラ
ムコンソール7に転送される。すなわち本発明の10グ
ラングル・コントローラにおいては、5インター【コッ
ク命令とインター11ツタXrンド命令に挾まれたユー
リ“命令がしニタ対象として指定された場合、プログラ
ムコンソール7に対してF2− “1″というデータと
、レジスタROの1112月が転送される他、インター
ロック命令による出)J禁l−申て・あればF 3−1
111+、出力状11中でむければr3=”O”という
データが転送される。 次に第5図の7 o−ブヤ−1〜に従ってプ「lグラム
」ンソール7側の動作について説明する。キーボード7
Bによりモニタしたいユーザ命令のアドレスあるいGよ
命令自体を入力し、トレースまた喀よ検索て17ンドを
与えると、そのヤー人力がスーツツブ601→602→
603で受付けられ、ステップ604の処理動作ににっ
てそのモニタ対象−ノノドレスまたは命令がCPU4側
に送出される。CPt、、I /I側では、ブ【]グラ
ムコンソール7からの上記モニタ要求データがステップ
501のサービス処理にて受付IJられ、登録される。 そしてCPU4(゛ステップ507−= 508が実行
されると、モニノウf−タがブI]グラムコンソール7
側に転送されCくる。 プ[1グラムコンソール7側においては、スフツ160
5におい−c c p u 11側からの応乙を()ら
、応答があったらス戸ツブ606でCPU4から転送さ
れてきた七−タデータを受取る。次のスジツブ607で
上記しニーデータ中のインター11ツクフラク[2が”
 1 ”かど)か、゛りまりし一タ対象がインターロッ
ク命令とインターロックエンド命令に挾まれた命令でd
するかどうかを判定し、「2− II OIIすなわち
インターロック命令と関係しない場合スiツ160Bに
進み、尤二タス・j象とむっでいるプログラムjjドレ
ス、fNI令、フラグ[0J3J、びFlの内容を表示
器7Aに表示Jる。また「=II I 11−4−なり
らtニタ対牟がインターロック命令とインター1“1ツ
ク[ンド命令に挾まれている場合はスノーツブ609に
進み、モニタデータ中の出力状1[フラグ[3の状態を
判定する。F3=”1”で出力禁止中である場合ステッ
プ610に進み、モニタ対象と<j −、) ’(いる
アドレス、命令、フラグFOJプよび「1の内容に加え
てレジスタROに格納されていた11番gを表示すると
ともに出力禁止中である旨(!表示づる。また「3−“
’ O” (−rl力禁止中でない場合ステップ611
に進み、モニタ対象どなっCいるアドレス、命令、ノラ
グFOおよびFlの内容、レジスタ[(0のIL番号を
表示づるとともに、出力状l−中ぐない旨を表示する。 以−[のステップ608またtよ610または611に
よる表示を見れば、現14’ Iニタしているユーザ”
命令は一イン々−ロック命令に挾まれた命令て゛ある場
合、ぞの−インター[1ツク命令による10ツノ禁止が
掛っている状態なのか一否かが分る他、そのインター1
コツク命令の番号が分る。従−)て、そのインターロッ
ク命令の入力条件等についてモニタしたい場合、イー1
1ζ−ドアBを操作して、モニタ対象としてインターロ
ック命令の」−ドキーと表示器7Δに表7Jjされてい
るI I一番号とを入力し、検索−1′?ンドを′)え
る。するとCPU4において、ユーザ”11−1グラl
いの実行中にモニタ対象として指定されたあるI[番号
のインターロック命令が実行に供されたとき、ステップ
507でイれが検出され、その−インターロック命令に
ついてのモニタデータが表示器7Aに表示される。ぞの
表示内容中には、当該インターロック命令のメトレスも
含まれている。その状態において、モニタアドレスのデ
クリメント1−を押せば、モニタ対象アドレスが1だけ
減樟され、上述の1へレース6式にてモーり対象が特定
され、当該インター1]ツク命令の手前に挿入され(い
る1−4f命令について順次t−タづることが−Cさる
。 このように本光明の1「lグラマプル・ 1ント1」−
ラによれば、ユーザプログラム中に多数のインターロッ
ク命令が使われてぃてし、ある1−ザ命令のモニタ状態
から、でれに関連したインター[コック命令をL−シ!
Jるのに、モニタアドレスを順番に測って行かずどし、
自ぐに対象となるインター1]ツク命令についてモニタ
が(jなえるのである。 以上詳細に説明したように、この発明に係るプ11グー
ノンプル・=JコントローラJ、れば、”  ’jプロ
グラム中のインターロック命令に各別の識別・番gを付
し、インター1]ツク命令に挾まれたプログラムがモニ
タタ・1象となったとさ、イのインター【]ツク命令の
111号とイの実行状態データをtニタ人丞1るように
したので、インター【、lツク命令に関4るモニタが非
常に簡単に行なえるようになり、使い勝丁が大いに向上
Jる。
【図面の簡単な説明】
第1図へ、Bは従来のプログラマブル・二」ント[1−
ラにおけるインターロック命令を含んだ1−17’ 7
0グラム例を承り図、第2図はこの発明に係るプ(lグ
ラマプル・コントローラの概略構成を示リゾロック図、
第3図ばプログラムコンソール7の表示器とキーボード
の配列例を示す図、第4図11第2図にお【〕るCPU
4の動作を規定したシスlムプログラムの概要を示すフ
ロチャー1〜、第5図はプログラムコンソール7の動作
の概要を示した70ブt/−1〜である。 1・・・・・・・・・二t −:yプログラマブルり2
・・・・・・・・・入出力回路 3・・・・・・・・・入出カメモリ 4・・・・・・・・・CPU 5・・・・・・・・・ROM G・・・・・・・・・RAM 7・・・・・・・・・プログう1%−+ンソール特晶1
出願人 ☆6電機株式会ン1 第1図A 第1図B

Claims (1)

    【特許請求の範囲】
  1. (1) プ【1グラムコンンールにであるニー)J″命
    令モニタ対象として入力されたとき、ユーザプログラム
    の実行中にコーザプ1コグラムメモリから順番に誘出さ
    れる各ユーザ”゛命令と上記モニタ対像命令と逐一比較
    して一致する]−ザ命令を検出し、てのユーザ命令の実
    行に一関連した制御データをモニタデータとしてプログ
    ラムコンソールに転送して表示させる検索モニタ手段を
    備えたプログラマブル・コント[]−ラにおいて、ユー
    ザプログラム中のインターロック命令に各別の識別番号
    を付加して:1−ザブOグラムメモリに格納しておき、
    インターロック命令の実行時にその識別番号および該イ
    ンターロック命令の実行条件の成否を承り状態データを
    一時記憶し、インターロックエンド命令の実行時まで保
    持するインターロックデータ配憶手段と、上記インター
    ロック命令とインターロックエンド命令に挾まれたユー
    ザ命令がモニタ対象となったとさ、イの:L−ザ命令に
    関する−り紳データと上記インターロックデータ記憶手
    段に記憶された上記識別111号および状態データをモ
    ニタデータとしてプログラム」ンソールに転送4るモニ
    タデータ転送手段を設けたことを特徴どするプログラマ
    ブル・コント[]−ラ。
JP19193681A 1981-11-18 1981-11-30 プログラマプル・コントロ−ラ Pending JPS5894005A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19193681A JPS5894005A (ja) 1981-11-30 1981-11-30 プログラマプル・コントロ−ラ
DE19823242631 DE3242631A1 (de) 1981-11-18 1982-11-18 Programmierbare steuereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19193681A JPS5894005A (ja) 1981-11-30 1981-11-30 プログラマプル・コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5894005A true JPS5894005A (ja) 1983-06-04

Family

ID=16282912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19193681A Pending JPS5894005A (ja) 1981-11-18 1981-11-30 プログラマプル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5894005A (ja)

Similar Documents

Publication Publication Date Title
US4811257A (en) Electronic calculator having means for directly inputting variables into a prestored and displayed equation
JPS60262204A (ja) プログラマブル・コントロ−ラ
JPH08221107A (ja) シーケンス制御プログラム作成装置
JPS5894005A (ja) プログラマプル・コントロ−ラ
JPS5941209B2 (ja) バイプログラミング可能型電子的会計システム
JP2685518B2 (ja) プログラマブルコントローラ
JP3167245B2 (ja) プログラマブルコントローラ動作状態監視装置
JP3310481B2 (ja) テストモード実行装置
JPS5897703A (ja) プログラマブル・コントロ−ラ
EP3842879B1 (en) Programming assistance device, programming assistance method, and program
JPS5886650A (ja) ブログラマブル・コントロ−ラ
JPH01300366A (ja) 共有データ競合制御方式
JPH07334214A (ja) プログラマブルコントローラ
JP3392663B2 (ja) プログラム式表示装置
JPS5931745B2 (ja) 未使用プログラム番号表示方式
JP2719676B2 (ja) 並列演算処理装置
JPH0377522B2 (ja)
SU1437897A1 (ru) Устройство дл обучени операторов
JPH0720721Y2 (ja) プログラマブルコントローラのプログラマ
JPS642180Y2 (ja)
JPH0411881B2 (ja)
JPS59216202A (ja) プログラマブル・コントロ−ラ
JP2000056991A (ja) マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法
JPH01147702A (ja) プログラミング装置
JPH06161516A (ja) シーケンスプログラムのチェック方法