JPS5941209B2 - バイプログラミング可能型電子的会計システム - Google Patents

Description

【発明の詳細な説明】 本発明はバイプログラミング可能な型の電子的会計シス
テム、すなわち同時に２つのプロセスを処理することの
できる電子的会計システムに関係する。

複数のプログラムの同時的処理または制御がハードウエ
アを実行中のプログラムの１つに対して循環的に割当て
る制御（モニター）プログラムにまかせられるようにな
つていてシステムの仕事を最適なものにするようになつ
ている多重プログラミング可能な電子計算機は知られて
いる。

これらのシステムは実行されるプログラムの計画の初め
から終りまでオペレータによる直接の制御を許容しない
という欠点を有する。

更に進行中のプログラムにおいてオペレータによる介入
に対する準備がなされている小型のバイプログラム型処
理装置も知られている。この処理装置において、制御コ
ンソールおよび視覚表示装置は２つのプログラムの各々
に対応する。

各コンソールはオペレータに向けられかつそれと関連す
るプログラムに関係する誤つたメツセージを可視表示す
るのを可能ならしめる。更に、このコンソールは２つの
プログラムの操作の割込みの原因を除去するようになつ
ている指令を含む。この解決策の明らかな欠点はコンソ
ールおよび表示装置の両方を２つ設けなければならない
点にある。本発明によれば、バイプログラミング可能な
電子的会計システムであつて、会計システムに情報を導
入するためのキーボード・オペレータに対しメツセージ
を可視表示する視覚表示装置、会計システム内の異常を
信号するサービスコンソール、第１および第２のプログ
ラムと関連する命令およびデータを記憶するようになつ
た少くとも２つのゾーンによつて形成される記憶装置、
命令を実行するための処理装置、それぞれ第１のプログ
ラムおよび第２のプログラムと関連する命令を交互に実
行するよう処理装置を条件づける制御手段、第１のプロ
グラムと関連する第１の位置および第２のプログラムと
関連する第２の位置をとるように手動的に作動されるよ
うになつている転換スイツチ、および、この転換スイツ
チにより制御されてキーボード、視覚表示装置およびコ
ンソールを選択的に第１および第２のプログラムに割り
当てる装置を具備する会計システムが提供される。

本発明は実行される２つのプログラムが一般に完全に異
なる仕事を扱うようになつた電子的会計システムの場合
に特に有利である。例えば、プログラムＸは送り状およ
び会計の仕事を行い、従つてオペレータによる連続的な
介入を必要とし、これｉこ対し、プログラムＹは代表的
には外部データ保持手段から直接にデータを読出すこと
によるフアイルまたは記録更新の仕事或いはオンライン
でのデータ伝送の仕事を行い、従つてオペレータによる
度々の介入を必要としない。しかしながら、プログラム
Ｙが種々の理由、例えばデータに生じた誤り、読出の誤
り或いはプログラムの終了のためオペレータの介入を必
要とすることが起り得る。

オペレータによる介入の要求はコンソール上の特定のラ
ンプの点灯および音響信号の発生によつて合図される。
このような場合、オペレータは転換スイツチに作用して
表示装置、コンソールおよびキーボードをその介入を要
求したプログラムＹに割り当てる。

表示装置土には割込みを生じさせた原因が現われ、そし
てオペレータはキーボードを働らかせてその割込みの原
因を除去する指令およびデータを導入する。最後に、オ
ペレータは転換スイツチをプログラムＸに位置決めしそ
して割込みのため中断した仕事を再開する。

以下に述べる機械の大部分は本出願人による共願である
５３９９１／７４（但し、これはプログラムのデバツギ
ングに関係する）に記載されたのと同様のものであるこ
とを注意されたい。

以下図面を参照しながら本発明の実施例について説明す
る。

略語の表 Ｄｌ＝レジスタ４１、これは８つのスイツチング装置を
指示する。

ＤＥ＝レジスタ４１のスイツチング装置で３ビツトによ
り指定される。

ＣＲＴ＝８記憶ビツトに対応する文字 ＭＥＭ＝記憶装置ＲＡＭＩ ＩＮＤ＝アドレス ＭＬＳ＝順序論理マトリツクス２８ ＲＢ一基準レジスタ Ｐ１＝ポインタ１ Ｐ２＝ポインタ２ ＣＰ＝プログラム条件 ＣＩ＝割込みコード ＭＩ＝命令変更 ＥＸＯＲ＝排他的論理和回路 ＣＩ一割込コード ＩＰ＝プログラム・アドレツサ（ＬＯ７）ＡＩ＝割込み
動作可能化 ＰＳＲ一進行中のプログラム（ＲＡＭｌのレジスタ３０
０）ＩＰＳＲ＝割込みプログラム（ＲＡＭｌのレジスタ
３０２）０ＰＳＲ＝割込まれたプログラム（ＲＡＭｌの
レジスタ３０１）ＺＲＭ＝ＲＡＭｌの保存されたゾーン ＲＣ＝現在の基準 ＣＣ＝条件コード ＣＵ一中実装置３ ＰＵ＝周辺装置４ ＩＲ＝再入アドレス（第９図のレジスタ３２ｒ）ＲＬ＝
ワーキング・レジスタ（第９図のレジスタ３５２）ＡＢ
−バ一動作可能化 ＩＴＲ＝基準テーブルアドレスレジスタ ここで本発明によるシステムを用いる電子的会計機の簡
単な説明を第１ａ図および第１ｂ図を参照しながら行う
。

更に具体的には、第１ａ図および第１ｂ図の会計機はマ
イクロプログラム化された型のものであり、云い換えれ
ば、プログラムの各命令に対して永久記憶装置に記憶さ
れた１つのマイクロプログラムが対応し、１つのプログ
ラム命令の実行はそれぞれのマイクロプログラムの複数
のマイクロ命令の順次的実行により行われる。

第１ａ図および第１ｂ図の会計機は実行中のプログラム
の命令およびデータを記憶するようになつた記憶装置Ｒ
ＡＭｌ．およびプログラムの命令を実施するマイクロプ
ログラムを記憶するようになつた記憶装置ＲＯＭ２を含
む。

ＲＡＭｌおよびＲＯＭ２は市場で入手できる任意の既知
の型のものにすることができ、従つて詳細には説明しな
い。

ただ、両記憶装置の各セルは１６ビツトを記憶するよう
になつているということだけを明らかにしておく。ＲＡ
ＭｌおよびＲＡＭ２は、一群の周辺装置４に接続される
中央処理装置３（後に詳細に説明する）に接続されてい
る。

周辺装置４は会計機が用いられる特定の応用に従つて色
々の種類のものにされ得る。

更に具体的には、図示されている周辺装置は英字数字キ
ーボード５、視覚表示装置６、制御コンソール７、印字
機８、磁気カード９へのデータの書込みおよび読出しを
行うようになつた読出／書込装置９′、磁気テープ読取
器１０、および会計機と遠隔の処理装置との間のデータ
の交換を制御するようになつた線路制御装置１１である
。コンソール７は一連の７つのランプ１２ないし１８お
よびオペレータに実行されつつあるプログラムと関連す
る特定の条件を知らせる音響信号装置１００を含む。

更に具体的には、ランプ１２（ＫＢＥ）はキーボードか
らの導入の誤りを指示し、ランプ１３（ＰＣＫ、）はプ
ログラムの実施における異常を指示し、ランプ１４（Ｋ
ＢＡ）はキーボードバツフアが殆んど充たされてしまつ
ていることを指示し、ランプ１５（１／０ＣＫ）は入出
力チヤンネルに誤りがあることを指示し、ランプ１６（
０ＰＣ）はプログラムがオペレータによる介入を必要と
することを指示し、ランプ１７（ＳＣＭ）はオペレータ
に対するサービスメツセージが表示装置６上に存在する
ことを指示し、ランプ１８（ＰＬＡ）は転換スイツチ１
９により選択されなかつたプログラムがオペレータに対
するメツセージを有することを指示する。転換スイツチ
１９（ＰＬＳ）はキーボード５、表示装置６およびラン
プ１５，１６，１７をプログラムＸまたはプログラムＹ
に割り当てる。中実装置（第２図） ここで第２図を参照しながら中実装置３の詳細な説明を
行う。

中実装置３はＲＯＭ２に記憶された種々のマイクロプロ
グラムを処理し実行する複数の論理回路の組立体である
。

これは４つの主要プロツクからなる。

すなわち、５中実装置３内のデータの処理の展開のタイ
ミングをとるタイマー２０。このタイマーは発振器２１
および信号発生回路組立体２２から構成される。ＲＯＭ
２から読出されたマイクロ命令のコードを保持し翻訳し
てその実行に必要な指令を発生す ＩＣる順序論理マト
リツクス回路２５、この回路２５はマイクロ命令レジス
タ（ＲＯ）２６、状態レジスタ（ＳＯ）２７および順序
論理マトリツクス（ＭＬＳ）２８から構成される。順序
論理マトリツクス２８により与えられる方 １（法によ
りデータの処理を行う演算回路、この演算回路は、以後
それぞれＡＯ〜Ａｌ５およびＢＯ−Ｂｌ５として参照さ
れる１６の８ビツト型レジスタからそれぞれ構成される
２群ＲＡ−３１およびＲＢ−３２に分けられる演算レジ
スタ３０（スク ２ｆラツチパツド）、８ビツトの並列
型式をもつ３つのプロツクＵＡ−３６，ＵＢ−３７，Ｕ
Ｃ−３８により形成される演算装置３５、スイツチング
装置ＤＩ−４０、シフト回路ＮＤ−４１、節点ＮＡおよ
びＮＢならびに２つのレジスタＢＡ−４２、ＢＢ−４３
を有する演算レジスタへの入力回路、節点ＮＯおよびＮ
Ｃを有しＲＡＭｌとの接続を与える回路、周辺装置の接
続を行うインターフエイス装置を制御しかつ中実装置３
の演算上の同時性を監視するチヤンネル論理回路４５か
らなる。

ここで上に参照番号を挙げたプロツクの詳細な説明を行
う。１，タイマー２０ 発振器２１は基本的操作（例えば、演算レジスタ３０の
読出し、それのインクリメンテイン Ｊグおよび演算レ
ジスタ３０中への再書込み）の実行に必要な時間の間持
続する機械サイクルと呼ばれる固定時間周期を規定する
周期的パルスを発生する。

機械サイクル中、その機械サイクル中における持続時間
および位置が固定したものである信号が回路２２により
発生される。

これらの信号の機能は予め定めたものであり、そしてそ
れらが中実装置３の回路に作用するか否かは後述する方
法で順序マトリツクス２８により発生される条件によつ
て定められる。

中実装置３の動作はこのタイミングと完全に同期させら
れており、それは周辺装置との会話についても同様であ
る。

１０の信号が回路２２により発生され、それらの用途は
後述するようなものである。

これらの信号とは、ＴＯ：これは状態レジスタ２７に作
用する。

Ｔ１：これはＲＯＭ２の読出しのタイミングをとる。Ｔ
２：これはＲＡＭｌのタイミングをとる。

Ｔ３Ａ：これはレジスタＲＯ−２６に作用する。Ｔ３Ｎ
：これもレジスタＲＯ−２６に作用する。Ｔ４Ａ：これ
はレジスタＢＡ４２，ＢＢ４３およびスイツチング装置
４０に作用する。Ｔ４Ｎ：これはレジスタＢＡ４２，Ｂ
Ｂ４３およびスイツチング装置４０に作用する。

Ｔ５：これは演算レジスタ３１および３２に作用する。

Ｔ６およびＴ７：これらはチヤンネル論理回路４５に作
用する。

第３図は上述した信号が現われる時間図である。

勿論、発振器２１および回路２２は回路設計の分野でよ
く知られたものであるので詳細には説明しない。

２．マイクロ命令の実行 中実装置３の他のプロツクの説明に進む前に、本発明に
よるデバツキング装置において中実装置３により用いら
れるマイクロ命令およびその実行についてここで簡単に
説明する。

１つのマイクロ命令の実行は翻訳段階と実行段階との２
つの段階に分けることができる。

翻訳段階は全てのマイクロ命令に対して共通であり、ア
ドレスされたマイタロ命令をＲＯＭ２から読出し、その
実行を予め準備しそしてＲＯＭ２のアドレツサをインク
リメントする。この段階は明らかに読出されたマイタロ
命令のコードと無関係である。実行段階中にはデータの
処理が先行する翻訳段階中に読出されたマイクロ命令に
より指示される手順に従つて行われる。翻訳段階は常に
単一機械サイクル中に遂行されそして信号（以後「指令
］と呼ばれる沖形状はそのサイクルの両限界内で安定で
ある。これらの指令の形状は遂行されるべき操作を規定
しそして「翻訳状態」と呼ばれる。翻訳状態の存在はレ
ジスタ２ｒ（第４図）のフリツプフロツプＳＯＯＯによ
り識別される。

実行段階はレジスタ２７の対応フリツプフロツプにより
それぞれ定められる状態と対応する同数の１以上の機械
サイクル中に遂行される。実行段階全体を通し、問題と
しているマイク口命令のコードはレジスタ２６内におい
て安定にとどまつており、これに対し、現在の状態を規
定するレジスタ２７のフリツプフロツプ群の情況は進展
する。各状態は読出されたマイク凸命令のコードの関数
として次の状態を定める。

各マイクロ命令の実行の終りに、ＲＯＭ２からの次のマ
イクロ命令を読出すため翻訳段階ＳＯＯＯへの復帰が行
われる。

翻訳段階および実行段階の２つの段階中、レジスタ２６
および２７を入力として有する結合回路２８（ＭＬＳ）
は演算回路または中実装置３の他のプロツクを通し情報
の所定の流れを可能ならしめる指令Ｃを発生する。

このときは情報は中実装置３のプロツク間を、結合回路
２８により発生される指令Ｃにより制 一御される種々
の型の一連のＡＮＤゲートを通して流れる。

第２図においてこれらのゲートは３つのゾーンに分割さ
れているのが記号で示されている。中央のゾーンは回路
２８（ＭＬＳ）により発生されるゲートの制御信号を含
む。この信 こ号が存在するときは、このゲートの入力
の信号は次のプロツクに転送される。ゲートの上側ゾー
ンおよび下側ゾーン中にある００から１５まで変化する
数値の対はそれらが通過を許容するビツトの数を示し、
更に正確にはこれらのビ ５ツトの入力および出力にお
ける位置を示す。例えば、入力および出力の両方の数値
０７，００の対を有するゲートは１つの８ビツト型文字
を直接に並列に転送するゲートである。他方、上側ゾー
ンにすなわち入力として数値０３，００の対および下側
ゾーンすなわち出力として数値０７，０４の対を有する
ゲートは４ビツトを転送してそれらを左へ４位置だけシ
フトするゲートである。０７，０４が入力でありかつ０
３，００が出力であるときは、シフトは右方に４位置だ
け行われる。

入力ゾーンが空のときは、これはビツトが外側からゲー
ト内に入れられることを意味する。下に表Ａを参照しな
がら、中実装置が実行することのできる他のマイクロ命
令を省き、本発明によるデバツギング装置により用いら
れるマイタロ命令の組を説明する。

表Ａに与えられたマイクロ命令はＲＯＭ２の１単語に対
応する１６ビツトの固定フオーマツトを有する。マイク
ロ命令のフオーマツトは下記のようなものである。それ
ぞれ４ビツトの各フイールドは下記の意味をもつ。

Ｆ：これはマイクロ命令のオペレーシヨン・コードであ
る。

Ｘ：これは第１のオペランドを指示する。

Ｙ：これは第２のオペランドを指示する。

Ｚ：これは前のフイールドのうちの１つの拡張部である
。

フイールドＸおよびＹがオペランドとして演算レジスタ
のレジスタＡ，ＢまたはＬを指定するときは、これらは
マイクロ指令中においてそれぞれ記号Ａｘ，Ｂｘ，Ｌｘ
，Ａｙ，Ｂｙ，Ｌｙで指示される。

マイクロ命令は異なるフアンクシヨン・コードすなわち
マイクロ命令のフイールド下の異なる２進法形状により
区別される群に分けられる。

同じフアンクシヨン・コードを有するマイク口命令は同
じ状態順序で実行される。３．レジスタＳＯ（２７） レジスタ２ｒは種々の機械サイクルを区別する８つのフ
リツプフロツプ（第４図）により構成される。

これらはＳＯＯＯ−ＳＯＯｌ−ＳＯＯ２−ＳＯＯ３−Ｓ
ＯＯ４−ＳＯ４２−ＳＯ４３−ＳＯｌＯである。それら
の位置決めはレジスタ２６（ＲＯ）内に存在するマイク
ロ命令のフイールドＦを直接に分析することにより論理
マトリツクス２８によつて制御される。レジスタ２γの
形状の変更は信号ＴＯの前縁で行われそしてこれはマト
リツクスが１タイミングサイクルの両限界内で行う最初
の操作である。信号ＳＯ４２，ＳＯ４３，ＳＯｌＯは下
記の状態の論理和関数から得られる。

第５図は状態ＳＯＯＯおよびＳＯＯｌから始まる状態Ｓ
ＯｌＯに関係する時間図である。

勿論、状態ＳＯ４２およびＳＯ４３は同様の方法で発生
される。従つて、マトリツクス２８は単に５つの状態す
なわちＳＯＯＯないしＳＯＯ４だけを発生し、他の３つ
の状態はそれから得られるということが理解される。こ
こで表Ａのマイクロ命令に対応する状態の順序を表Ｂに
示す。

最後に、全ての順序には翻訳状態ＳＯＯＯが先行してい
ることを注意すべきである。

個々の状態においてマトリツクス２８により発生される
指令は以後の説明の中において説明する。４．マイクロ
命令レジスタ２６（ＲＯ） レジスタ２６は予め定めた演算レジスタ３０によつて指
定されるアドレスにおいてＲＯＭから読出されるマイク
ロ命令のコードまたは情報を静止保持する１６のフリツ
プフロツプからなるこれらの１６のフリツプフロツプは
８つずつからなる２つの群、すなわち信号Ｔ３Ｎによつ
て指令される下位のけたのものおよび信号Ｔ３Ａによつ
て指令されるものとに分割される。

信号Ｔ３ＮおよびＴ３Ａの発生は、ＲＯＭの読出しが遂
行される２つの状態においてだけ、すなわち全てのマイ
クロ命令の翻訳状態ＳＯＯＯおよびマイクロ命令ＲＯＭ
Ａの状態ＳＯＯｌにおいてだけ生じる。

信号Ｔ３ＮおよびＴ３Ａの前縁でＲＯＭ２から読出され
た１６のビツトはレジスタＲＯ−２６に静止保持され、
そしてこれらは実行されるべきマイクロ命令のコードを
構成する。

この情報は第６図に示されたように後続する全ての実行
段階中このレジスタ中に安定にとどめられている。

前述したように、マイクロ命令ＲＯＭＡの状態ＳＯＯｌ
において、ＲＯＭの別の読出しが行われる。

レジスタ２６の８つの最下位のフリツプフロツプは読出
された８つの最上位または最下位のビツトにより信号Ｔ
３Ｎの時間に位置決めされる。これはレジスタＢ２のビ
ツト０７の位（表Ａ参照）に依つて定まる。）．演算レ
ジスタ３０（スクラツチ・パツド）演算レジスタ３０は
８ビツトの容量をそれぞれが有する１６のレジスタのＡ
およびＢとして参照される２つの組に構成される（第８
図参照）。

これら２つの組の各々、例えば組Ａのレジスタの同じ重
みづけのビツトは４Ｘ４マトリツクスに配列されα１図
）、従つて、８つの４×４マトリツクスが存在し、これ
らのマトリツクスにおいてそれらの各々の最初のビツト
はレジスタＡＯを形成し、２番目のビツトはレジスタＡ
１を形成し、以下同様である。１つのレジスタ、例えば
レジスタＡｌ５を選択するためには、第７図に示された
８本の選択線路により形状１００００００１を有する８
つの指令ＣＯ２４−ＣＯ３ｌを送れば充分である。

勿論、指令ＣＯ２４−ＣＯ３ｌは順序マトリツクス２８
により発生されるのであり、このマトリツクス２８は選
択指令（ＣＯ２４−ＣＯ３ｌ）および２組のレジスタの
１つと関連した状態（ＳＯに入れられる）の両方を生じ
させるためのマイクロ命令のフイールドＸおよびＹを考
慮に入れる。更に具体的には、状態ＳＯ４３は組Ｂのレ
ジスタの１つを選択し、状態ＳＯ４２は組Ａの１レジス
タを選択する。他方、状態ＳＯｌＯは、１６ビツトの長
さを有しかつ同様のＡおよびＢレジスタにより形成され
る１レジスタ（［長レジスタ」と呼ばれかつ「Ｌ」で示
されているレジスタ）と関係づけられている。

レジスタ４２および４３に既に記憶されている情報での
レジスタ３０の１つ中への情報の項目の書込みは前述し
たように信号Ｔ５（第２図）によりタイミングをとられ
る。この瞬間に論理マトリツクス２８により発生される
指令ＣＴＯ４−ＣＴＯ７は一時に４ビツトのレベルでレ
ジスタ３１および３２に転送されるべきデータを選択し
、云い換えれば、レジスタＡまたはＢの一方をその一部
を、他方の部分を変えないままで変更することが可能で
ある。６．演算装置３５ 演算装置３５は演算レジスタ３０の内容に対し演算する
論理操作を実行する。

これは８ビツトの並列型式を有する２つの加算器ＵＡ−
３６およびＵＢ−３７ならびに論理回路ＵＣ−３８によ
り構成される。

２つの加算器３６および３Ｔ（ＵＡおよびＵＢ）は１６
ビツトの並列型式の単一の加算器を得るような仕方で相
互接続されている。

しかしながら、特定の操作においてのみ、すなわち長レ
ジスタＬに作用するときだけ、加算器の１６の出力の全
部が意味をもつ。第１のオペランドとしてＵＡを入れる
回路ＵＣ−３８は論理和、論理積および排他的論理和機
能を果す。

解読器５０（第２ｂ図）により、演算装置３５は更に演
算および論理操作の結果に関する情報を供給し、これら
は論理マトリツクスＭＬＳ−２８により発生される指令
ＣＤｌｌおよび０Ｄ１２の結果としてスイツチング装置
ＤＯ２に記憶される。

このときにはこのスイツチング装置は条件付き飛越しを
行うために命令Ｓ．ＡＤＯおよびＳＡＤＩによつて感知
される。以下の表Ｃには演算装置３５に関係するマイク
ロ命令の表が示されており、この表には、データの転送
を行うＭＬＳ−２６により発生される指令ＣＵＣＯ−Ｃ
ＵＯ９の記号名および指令の有効性の状態が示されてい
る。

７．スイツチング装置４０ スイツチング装置４０は或るマイクロ命令の実行中に生
じる事象を貯える８つのフリツプフロツプ（ＤＯＯ−Ｄ
Ｏ７）によつて構成される。

それらの内容はマイクロプログラムの実行中に検査され
てＲＯＭ２のアドレツサ内でのアドレス飛越しの実行を
条件づける。論理マイクロ命令（論理積、論理和等）は
それらに自動的に影響を及ぼして実行された論理操作の
結果を貯える。各個々のスイツチング装置は更にそれぞ
れマイクロ命令ＲＥＤＩおよびＳＥＤＩによりＯまたは
１におかれる（表Ａ）。

マイクロ命令のフォーマット（表Ａ）において、フイー
ルドｘの３つの最下位のビツトは関係したスイツチング
装置の２進アドレス（００一０７）を構成する。

或るマイクロ命令（ＴＡＤＩ−ＴＢＤＩ−ＳＡＤＩ）は
選択されたレジスタＡまたはＢの８つのビツトを８つの
スイツチング装置（表Ａ参照）に入れる。

他方、或る演算および論理マイクロ命令（論理積、論理
和、排他的論理和、加算）はスイツチング装置を量的結
果で位置決めする。

更に具体的には、スイツチング装置ＤＯＩは演算装置３
５による零結果の出力の発生を一時的に保持する。スイ
ツチング装置４０は２つの異なる時間にそれらの状態を
変える。

スイツチング装置ＤＯＯ一ＤＯ３の信号Ｔ４Ｎで切換り
、スイツチング装置ＤＯ４−ＤＯ７は信号Ｔ４Ａで切換
る。Ｆに表Ｄが与えられ、そこにはスイツチング装置４
０に関するマイクロ命令およびＭＬＳ２８により発生さ
れるスイツチング装置そのものを動作可能化する指令が
示されている。Ｓ．シフト回路４１ ＡＮＤ−０Ｒ型の回路によつて形成されるこの回路によ
り演算レジスタ３１，３２に対する入力回路ＮＡ，ＮＢ
に向う全ての可能な流れのうちの情報の流れを開通する
ことが可能である。

シフト回路４１はそれぞれ演算レジスタＲＡ−３１およ
びＲＢ−３２に接続された２つのサブグループに分割さ
れる８つのゲートの１群によつて形成される。これらの
サブグループの各々は第２ｂ図に記号的に示されたよう
に演算レジスタから入来するデータに対するシフトまた
は回路を遂行することができる。これら２つのサブグル
ープの各ゲートはこの回路に作用するマイクロ命令ＳＨ
ＳＢおよびＲＯＴＢの３つのビツトの組合せによりアド
レスされる。これらの組合せは第２ｂ図に記号ＣＺＯＯ
−ＣＺＯ７により記号で示され、回路４１の他の２つの
ゲートは直接的な方法で指令されそしてスイツチング装
置の条件または零を強制する役目をする。シフト回路４
１への１入力は更にゲート７０により構成され、このゲ
ートγ０はデータ導入チヤンネルＤによりチヤンネル論
理回路４５に接続されている。このゲート７０は周辺装
置から入来するデータを論理回路４５を通し接点ＮＡま
たはＮＢを通して演算レジスタ３０中に導入するのを可
能ならしめる。９．演算レジスタへの入力回路 これは演算レジスタ３１および３２が通じている回路で
ある。

この回路は演算レジスタ３１および３２に送られて書込
まれるべきバイトを選択するのを可能ならしめる。この
回路は節点ＮＡおよびＮＢならびにレジスタＢＡ−４２
およびＢＢ−４３によつて形成される。

節点ＮＡおよびＮＢは２つの回路であり、それぞれ８ビ
ツトの並列型式を有し、これらの回路はＭＬＳ２８によ
り発生される指令ＣＡＯＯ−ＣＡＯ７により演算レジス
タ３１および３２への８つの可能な情報の流れを選択す
る。

選択される情報は実際上下記の装置から来る。

−演算装置３５（２つの流れ）一シフト回路４１（ＮＤ
） 一ＲＯＭ２ −ＲＡＭｌ ーコンソール７（２つの流れ） ーチヤンネル論理回路４５ レジスタＢＡ−４２およびＢＢ−４３は、節点ＮＡおよ
びＮＢに存在しかつ信号Ｔ４の存在しない状態で指令Ｃ
ＡＯＯ−ＣＡＯ７の１つにより選択される情報を一時的
に保持する。

ＢＡ４２およびＢＢ−４３の内容は前述した指令ＣＴＯ
４−ＣＴＯ７が活性化されたか否かに従つて演算レジス
タ３１および３２に書込まれたり書込まれなかつたりす
る。１０．ＲＡＭ１への接続を与える回路 中実装置３は１６ビツトの並列型式（ＮＯＯＯ−１５）
をもつて節点ＮＯを介し記憶装置ＲＡＭｌの入力に接続
されている、この節点は記憶装置ＲＡＭｌへの書込みを
行いまた記憶装置ＲＡＭｌから読出しを行うためにマイ
クロ命令の実行中に附勢される。

両方の場合において節点ＮＯはアクセスすることを希望
するアドレスを供給しそしてマイク口命令を書込むに際
してのみこれは記憶されるべき文字（８ビツト）を送る
。

ＲＡＭｌの出力は８ビツトの並列型式 （ＮＣＣＯ−０７）をもつて節点ＮＣにより構成され、
そして読出しの場合にのみ用いられる。

ＲＡＭｌからの読出しまたはそれへの書込みを行うマイ
クロ命令の全ては３機械サイクル中に実行される。第１
のサイクルＳＯＯＯにおいて翻訳状態が生じ、第２のサ
イクルＳＯＯ４においてマイクロ命令の作用するＲＡＭ
ｌ内のアドレスが節点ＮＯを通して送られる。アドレツ
サとして節点ＮＯに接続され得るレジスタは２５５より
も低いアドレス（すなわちＲＡＭｌの保存ゾーン）をア
タセスしたいと希望するときはレジスタＲＯ−２６であ
り、ＲＡＭｌの任意のいずれかのアドレスをアクセ ｊ
スしたいと希望するときは一対のレジスタ（ＡＢまたは
ＢＡ）である。

第２図において、記憶装置ＲＡＭｌのアドレツシング指
令は指令ＣＭＯ３一ＣＭＯ７により表わされている。指
令ＣＭＯ３はレジスタＲＯを動作可能化し、指令ＣＭＯ
４およびＣＭＯ５はレジスタＲＡ−３１およびＲＢ−３
２を動作可能化する。状態ＳＯＯ４からは機械は実行さ
れるマイク口命令の型に従つて状態ＳＯＯ２または状態
ＳＯＯ３に進む。

機械は書込まれるべきデータの項目を供給するか或いは
読出された情報を受けとるのがＢレジスタであるマイク
ロ命令の全てに対し状態ＳＯＯ２に進む。

他方、読出しまたは書込みに関係するのがＡレジスタで
あるときは機械は状態ＳＯＯ３に進む。

状態ＳＯＯ２およびＳＯＯ３の限界内では２つの異なる
機能を区別する必要がある。

１） 書込みマイクロ命令では信号Ｔ２に伴われるから
節点ＮＯの最初の８つのビツト（ＮＯＯＯ−０７）を介
して記憶装置に（状態ＳＯＯ４において既に指定される
アドレスにおいて）書込まれるべきデータの項目が送ら
れる。

記憶装置の出力ＮＣは意味がなく、そして用いられない
。書込まれ得る情報は指令ＣＭＯ４，ＣＭＯ６およびＣ
ＭＯ７がそれぞれＭＬＳ２８により発生されたときチヤ
ンネル論理回路４５を通してレジスタＲＡ−３１，ＲＢ
−３２または周辺装置から入来する。

２）読出しマイクロ命令では、節点ＮＯは意味がなくそ
してＲＡＭｌによつては用いられない。

代りに、出力ＮＣが意味を有しそして状態ＳＯＯ２およ
び指令ＣＡＯ５が存在するときはレジスタＢに送られ、
状態ＳＯＯ３および指令ＣＡＯ５が存在するときはレジ
スタＡに送られる。表ＥにはＭＬＳ２８により発生され
るそれぞれの指令および状態と共にＲＡＭｌを用いるマ
イクロ命令が示されている。中実装置３のプロツクの全
ておよびプロツタ間の流れを制御するためＭＬＳ２８に
より発生される指令の全ては前に説明した特徴を有する
。

２ＭＬＳ２８は詳細には説明しなかつた。

しかしながら、これは行としてレジスタ２６および２７
の出力を有しかつ列として指令Ｃが発生される導線を有
するマトリツクスにすぎない。ＭＬＳ２８は更にタイマ
ー２０により条件づけ シられて希望する順序で指令を
発生する。ＭＬＳ２８を更に詳細に知るためには、アメ
リカ合衆国ニューシャーシ一州イングルウツド・カリフ
ォルニア・プレチスホール・インコーポレーテツドによ
り１９７０年に発行されたサミ ５ア・エス・ハツソン
著の書物「マイタロプログラミング・フリンジプル・ア
ンド・プラクチス」を参照すればよい。

その第２章には、マイクロ命令を実行するようになつた
指令の順序が発生される原理が具体的例について説明さ
れている。，１１．チヤンネル論理回路４５チヤンネル
論理回路４５は中実装置３とそれに接続された周辺装置
４との間でのデータおよび指令の交換を処理し調整する
ようになつた回路の複合体であり、節点ＮＡ−ＮＢを通
し中実装置３に直接アクセスするコンソール７を含む。

チヤンネル論理回路４５の詳細な説明は本出願人に対す
る英国特許第１３２９７５３号に与えられている。現時
点においてはチヤンネル論理回路４５は予め定めた優先
順位に基いて処理装置内に存在する種々の優先順位のう
ちでマイクロ命令を処理するということを明らかにすれ
ば充分である。

従つて、チヤンネル論理回路４５を挿入する理由はより
高い優先順位を有する割込みマイクロプログラムを実行
するため進行中のマイクロプログラムの割込みを許容す
ることである。この特定の場合において４つの優先順位
のマイクロプログラムが存在する。すなわち、データを
処理しそして入力および出力操作を開始することによつ
て普通はプログラムの命令を翻訳し実行する機能を有す
る主マイクロプログラムまたは優先順位４のマイクロプ
ログラム；予め定めた時間順序のプログラム、例えばプ
ログラムの割込みの前もつての準備、入出力操作のマイ
クロプログラム化された処理の範囲内にない操作を実行
するように普通は意図されている優先順位３のマイクロ
プログラム；周辺装置から記憶装置またはその逆にデー
タの転送を行うように普通は意図されている優先順位２
および１のマイクロプログラム。

各マイクロ命令には第８図に示されたアドレツシングレ
ジスタが関係づけられている。

更に具体的には、レベル４はレジスタＬＯＯによりアド
レスされ、レベル３はレジスタＬＯｌによりアドレスさ
れ、レベル２はレジスＺＯ夕Ａｌ３によりアドレスされ
、レベル１はレジスタＡｌ２によりアドレスされる。

周辺装置から中実装置３へのデータの転送は２つのモー
ドで行われる。

最初のものは節点ＮＯ（第２ｃ図）を通しＲＡＭｌへの
直接のアクセスを可能ならしめるゲート９９によつて処
理される。このゲートは前述したＲＡＭｌへの直接のア
クセスを行うためのマイタロ命令によつて制御される。
第２のモードは節点ＮＤ−４１のゲート７０によつて処
理されそして節点ＮＡおよびＮＢを通し演算レジスタ３
１おょび３２へのアクセスを可能ならしめる。演算レジ
スタ３０および３１に記録された周辺装置からのデータ
および指令はこれらのレジスタに作用するマイクロ命令
の組によつて直接に処理される。ＲＡＭｌおよびＲＯＭ
２の詳細な説明 ここで第９図を参照しながらデバツギングプログラムに
より用いられるＲＡＭｌの部分を説明する。

保存ゾーン（ＺＲＭ）と呼ばれる第１のゾーンは周辺装
置を処理するマイクロプログラムおよび翻訳マイクロプ
ログラムならびにデバツギングプログラムの支配下にあ
る。他方、２番目のゾーンは実行されるべきプログラム
、これらのプログラムが作用するデータ、および処理操
作の結果を記録するのに用いられる。

ＲＡＭｌを詳細に説明する前に、ＲＯＭ２内に存在しか
つインタープリタ・プログラム（翻訳プログラム）を呼
ばれる特別のマイクロプログラムにより遂行される操作
を簡単に説明する必要がある。後に詳細に説明されるこ
のマイクロプログラムは下記の操作を遂行する。現在の
命令を翻訳する（段階ＡＬＦＡ）。

プログラムの割込みを確認する。

割込みプログラムがＲＡＭｌまたはＲＯＭ２内に記憶さ
れているか否かを確認することにより割込みプログラム
を開始する。

開始段階におけるプログラムの割込みを含め全ての割込
みを禁止する。

割込みプログラムがＲＡＭｌ内にあるかＲＯＭ２内にあ
るかに従つてＲＡＭｌまたはＲＯＭ２からの読出しを動
作可能化する。

ＲＡＭｌまたはＲＡＭ２からの命令の読出しを実行する
。

命令のフオーマツトを確認する。

オペランドを抽出する。

命令と関連したマイクロプログラムを開始することによ
つて命令を実行する。

更に具体的には、ＺＲＭはレジスタＰＳＲ−３００（第
９図）を含み、このレジスタＰＳＲ一３００は進行中の
プログラムのパラメータを記憶しそして下記のレジスタ
（表Ｆ参照）により構成される。

基準レジスタＲＢ−３１００これは普通のプログラムに
対し利用可能な記憶ゾーンの最初のアドレスを記憶する
。

このレジスタＲＢ−３１０は命令内に表わされるオペラ
ンドのアドレスを計算するためインタープリタによつて
用いられる。ポインタレジスタＰ１−３１１およびＰ２
−３１２。これはオペランドの絶体アドレスを計算する
ために特定の命令によつて用いられるレジスタである。
これらのアドレスはＰ１−３１１またはＰ２−３１２を
ＲＢ−３１０に加算することによつて得られる。これら
の内容は特別の命令によつて変更される。第９ｃ図に示
されているプログラム条件バイトは下記の意味を有する
。

ビツト００および０１は条件コード（ＣＣ）と呼ばれ、
意味のある結果を記憶するために演算および論理操作に
よつてコンパイルされる。

次いでこれらの条件は条件付き飛越しを実行するため他
の命令によつて感知される。ビツト０２はレベル１にあ
るときは実行されているプログラムがプログラムＸであ
ることを指示し、レベルＯにあるときはプログラムＹが
実行されていることを指示する。ビツト０３はインター
プリタによつて用いられて実行されるべき命令がＲＡＭ
ｌから読出されるべきであるか（ビツト０３−１）、或
いはＲＯＭ２から読出されるべきであるか（ビツト０３
＝０］を定める。ビツト０４はレベル１にあるときはバ
イプログラミングを動作可能化し、レベルＯにあるとき
はビツト０２を無意味のものにする。ビツト０５は基準
状態では１の値を有し、そしてデパツキングの要求のた
めにプログラマーによつて割込みを動作可能化するのに
用いられ、そして割込みが開始させられたときはインタ
ープリタによつてＯにされる。ビツト０６および０７は
用いられない。割込み保存バイト（第９ａ図のＰＩ−３
４）。

これはインタープリタによつて用いられてそれに含まれ
た割込みに対する要求が行われるようにする。割込みは
後述するように（インタープリタの節で）、ＰＩとＣＰ
との間の論理積がＯのとき行われる。

バイトＰＩは中実装置３および周辺装置４の両方から発
せられる割込みの原因と関連するマイクロプラグラムに
よりコンパイルされる。命令変更バイト（第９ａ図のＭ
Ｉ−３１５）。これはインタープリタによつて用いられ
て実行されるべき命令の２番目のバイトを変更し、そし
て先行する命令の結果の関数としてプログラマーによつ
てコンパイルされ得る。バイト３１６，３１７および３
１８は本発明に関係しない他の目的に対し用いられ、従
つて説明しないことにする。

ＺＲＭは更に割込まれたプログラムのパラメータを記憶
する役目をするもう１つのレジスタ０ＰＳＲ−３０１を
含む。

０ＲＳＲ−３０１はレジスタＰＳＲ−３００から対応す
るレジスタおよびバイトを収出すことによりインタープ
リタによつてコンパイルされる。

割込みプログラムが終了したときは最後の命令は常に割
込まれた命令を再開するためのものであり、云い換えれ
ば、それは０ＰＳＲ−３０１をＰＳＲ−３００に転送す
る命令である。更に具体的には、レジスタ０ＰＳＲ３０
１は下記のものからなる。すなわち、ＰＳＲ−３００の
対応するレジスタ３１０一３１６の内容によつてコンパ
イルされるレジスタＲＢ−３２０，Ｐ１−３２１，Ｐ２
−３２２，ＣＰ−３２３，ＭＩ−３２５，３２６。

レジスタ２４は割込みコードＣ（第９ｄ面）、すなわち
実行されつつあるプログラム中の進行過程中の割込みの
原因のコードを記憶する。

これは割込みプログラムが開始される前にインタープリ
タによつてコンパイルされる。ＣＩによつて指定される
割込みの原因は異なる１つのマイクロプログラムによつ
てそれぞれ処理される５つの一様な組に分割される。各
組にはＣＩの１ビツトが対応している。更に具体的には
組１および２はそれぞれ割込みの１つの原因に対応し、
そしてそれぞれビツト０１および０２によつて識別され
る。組３，４，５はそれぞれビツト０５，０６，０７に
よつて識別され、そして各々はビツト００−０３によつ
て識別される複数の割込みの原因（最大数でも１６の原
因）からなる。０ＰＳＲ−３０１内に割込みの原因のＣ
Ｉを記憶する理由は割込まれたプログラムの再開または
非再開は実際上割込みの型に依存するという事実による
。

例えば、割込みの原因が割込まれたプログラムが再開し
得ないようなものであるときは、割込みプログラムはオ
ペレータを呼出すことによつて終了する。オペレータに
よる介入の後においてのみ、割込まれたプログラムを再
開することが可能である。レジスタＩＲ−３２７は再入
の瞬間に実行されるべき命令が対応するＰＳＲ−３００
の再入ヱドレスを記憶する。

これは割込みの時点で演算レジスタＬＯ７（プログラム
・アドレツサ一）の内容を転送することによりオペレー
タによつてコンパイルされる。

ＺＲＭは更に割込みプログラムのパラメータを記憶する
役目をするレジスタＩＰＳＲ−３０２を含む。このレジ
スタはそれと関連したプログラム条件を指示するバイト
ＣＰ−３３３を記憶する。バイトＣＰは第９ａ図に示さ
れた意味を有し、そして割込みプログラムの動作可能化
の瞬間にインタープリタによつてレグスタＣＰ−３１３
に転送される。レジスタＩＰＳＲ−３０２は更に割込み
プログラムヒトレス−３３５（第９ａ図）を有し、この
アドレスは割込みプログラムがＲＡＭｌ内に記憶された
ならばインタープリタによつて第２ｂ図のレジスタ３０
のレジスタＬＯ７に入れられる。

レジスタ３０２は更に第９ｅ図に示された割込み動作可
能化バイトＡ−３３４も含み、これにおいてビツト０１
−０２−０５−０６および０７はレベル１にあるときは
それぞれの割込みの組に対応するプログラムがＲＡＭｌ
に記憶されることを指示し、レベルＯにあるときはプｐ
グラムがＲＯＭ２に記憶されることを指示する。更に正
確には、インタープリタは割込みコードＣＩと割込み動
作可能化バイトＡＩとの間の論理積を生じさせる。

この論理積がＯのときは、それは割込みと関連したプロ
グラムがＲＯＭ２内に記憶されることを意味し、この論
理積が１のときはそれはプログラムがＲＡＭｌ内に記憶
されることを意味する。最初の場合、インタープリタは
レジスター３３５の内容を演算しレジスタＬＯ７に入れ
、２番目に述べたような場合は、それはその中にデバツ
キングプログラムに対し保存されたゾーンＢの初めのＲ
ＯＭ２内におけるアドレスを入れる。

ＺＲＭは更に第９図に示されたレジスタＩＳ一３５０を
含み、このレジスタはオペレータがプログラムの処理を
休止したいと希望する停止アドレスを記憶する。ＺＲＭ
は更にデバツキングサービスバイト（ＢＳＤ−３５１）
を含む。第２ｃ図を参照すれば、転換スイツチ１９を通
してコンソール７は、チヤンネル６２の部分を形成する
電線６１により節点ＮＡに直接に接続されるスイツチ６
０を作動する。

転換スイツチＰＬＳ−１９が位置Ｘにあるときは、スイ
ツチ６０は開いており、従つて電線６１はＯのレベルに
ある。

前述したように、これは選択プログラムＸに対応する。
他方、転換スイツチＰＬＳ−１９が位置Ｙにあるときは
、スイツチ６０は開成され、その結果として電線６１は
１のレベルにある。スイツチ６０の２つの論理レベルの
うちの一方に対応するＰＬＳ−１９の位置は他のコンソ
ール条件と共にレベル３のマイクロプログラムによつて
周期的に感知され検査される。このマイクロプログラム
はＺＲＭの位置φφφ８（ＣＬ４ＯＯ）に電線６１に存
在する信号を映すビツトをなかんずく有する文字を転送
する。このマイクロプログラムは実質上マイクロ命令Ｔ
ＣＣＡ（表Ａ）およびマイクロ命令ＡＭＤからなる。タ
イマー２０は６０ミリ秒毎に信号ＴＭを発生し、この信
号はレベル４のマイクロプログラム（すなわちインター
プリタマイクロプログラム）中に割込みを生じさせそし
てレジスタＬＯｌ（レベル３のマイクロプログラムのア
ドレツサ）によりアドレスされるマイクロ命令を実行す
る。

このマイクロ命令はマイクロプログラムＧＥＳＡに対応
する予め定めた順序のマイクロ命令の部分を形成し、こ
のマイクロプログラムＧＥＳＡは後述するＡＳＰＩと呼
ばれる記憶装置のエリアを用いながら、プログラムＸの
パラメータとプログラムＹのバラメータとの交換および
その逆の交換を行う。バイプログラミングここでＲＡＭ
ｌに存在する２つのパラメータの並列実行を可能ならし
めるパイプラグラ，ミングを処理する機構について説明
する。

パイプログラミングの概念を明確にする目的で、まず下
記の定義を与える。

プロセス：とは記憶装置のエリア内でのプログラムの実
行である。

プロセスは内部型のものでも、或いは何らかの周辺装置
が関係するときは外部型のものでもよい。

プログラム：とはプロセスを定める命令のリストである
。

これらの定義から本会計機はそれが単一のプロセスを処
理するときはマイクロプログラミングで用いられる。

バイプログラミングの仕事は２つのプロセスの実行を可
能ならしめるＧＥＢと称されるマイクロプログラム（バ
イプログラミング処理手段）によつて処理される。

これら２つのプログラムが内部型のプロセスを記述する
ときは、ＧＥＢはこれら２つのプロセスの各々に等しい
時間周期を割り当てる。

他方、これら２つのプロセスの少くとも１つが外部型の
もののときは、ＧＥＢは待期時間を最適のものにして、
それらを操作することのできるプロセスに割り当てる。
前述したことから、各プロセスが作用することのできる
記憶装置のエリアを規定する必要性は明らかである。

記憶装置のこれらのエリアの決定はプロセスＸに割り当
てられる記憶装置のエリアの初めを定める基準レジスタ
ＲＢ−３１０に第１の値ＲＢＸを割り当てることにより
プログラマーによつて行われる。第２の値ＲＢＹはプロ
セスＹと関連する記憶装置のエリアの初めと関連してい
る。更に第９図のＺＲＭに加えてＡＳＰと称されるそれ
の拡張部を定義する必要がある。このＡＳＰＩは、任意
の瞬間において、行われていないプロセスのパラメータ
を記憶する。従つて、第１０図に示されている記憶装置
の形状が得られる。ＡＳＰＩに含まれているデータの形
状が表Ｇに与えられている。ＡＳＰＩの最初のアドレス
の定義はＺＲＭの位置００Ｃ０−００Ｃ１においてプロ
グラマによりコンパイルされる。前述したことから、任
意の瞬間において活動しているプロセスのパラメータは
ＺＲＭおよび演算レジスタ３０に存在し、活動していな
いプロセスのパラメータにＡＳＰに記憶されていること
は明らかである。

従つて、本会計システムは常に活動していないプロセス
に無関係に活動しているプロセスと関連するプロセスを
遂行する。この会計システムはバイトＣＰ−３１３のビ
ツト０２を分析することにより任意の瞬間においてプロ
セスＸまたはプロセスＹのいずれが行われているかを確
認することができることを注目すべきである。

１つのプロセスは２つの実質上異なる方法で制御を他の
プロセスに引き渡すことができる。

第１の方法は段段ＡＬＦＡ（第１１図）におけるバイプ
ログラミングにより割込みが行われるとき１命令を実行
する前に得られる。ＧＥＢによる割込みが確認された後
に、ＺＲＺのＡＳＰｌとの交換を行うマイクロ命令ＧＥ
ＳＡが有効化される。

ＧＥＢによる割込みの保存はバイトＰＩ−３１４のビツ
ト０４を［１」におくことによつて行われる。このビツ
トは各命令の段階ＡＬＦＡ中に検査され、そしてそれが
「１」であることが知られたときはルーチンＧＥＳＡを
開始する。このビツトは２つの異なる方法、すなわち、
活動しているプロセスが内部型のものであるときは６０
ミリ秒毎にタイマー２０によつて発生される信号ＴＭに
よつてか、或いは外部命令（これは不能化されたプロセ
スが接続された周辺装置を既に占めてしまつているとい
う理由で実行され得ない）の実行中に活動しているプロ
セスによつて、［１」の値をもつようにされる。この場
合、命令の実行が中断され、プログラム・アドレツサは
その命令の最初のバイトに戻され、機械は他のプロセス
の段階ＡＬＦＡの実行に戻る。

第１１図および第１２図から各命令の実行段階（ＢＥＴ
Ａ）は必ずしも一致しない３つの副次的段階に分割され
ると考えることができる。副次的段階ＢＥＴＡＯＯこれ
はマイクロプログラムが内部操作を遂行しておりバイプ
ログラミングのため割込みが行われるということは決し
て生じ得ない副次的段階である。

これらの内部操作は単にこの段階だけによつて構成され
る。この副次的段階は単に段階ＡＬＦＡだけによつて実
行することができる。副次的段階ＢＥＴＡｌ。

この副次的段階では、マイクロプログラムは命令を実行
することができるか否かを決定する。この副次的段階の
後には副次的段階ＢＥＴＡＯが続く場合もあり、副次的
段階ＢＥＴＡ２が続く場合もある。副次的段階ＢＥＴＡ
２。

現在の命令に関係する操作を実行することに加え、マイ
クロプログラムは待期時間があれば制御を他のプログラ
ムに引渡す。この副次的段階に後続できるのは段階ＡＬ
ＦＡまたは副次的段階ＢＥＴＡＯだけである。第１１図
の流れ図は表Ａに与えられたマイクロ命令の組を用いな
がらマイクロプログラムＧＥＢによつて行われる操作を
示す。

キーボードの割り当て（第１１，１２および１３図）前
述したように、キーポードは転換スイツチＰＬＳｌ９に
より選択されるプロセスに割り当てられる。

キーポードの処理は特別の導入命令にまかされ、この導
入命令のうち本発明に関係する部分だけを詳細に説明す
る。更に具体的には、これらの導入命令は副次的段階Ｂ
ＥＴＡｌ，ＢＥＴＡ２およびＢＥＴＡＯのシーケンスに
よつて実行される。段階ＢＥＴＡｌでは導入命令そのも
のがキーボードの状態に基いて実行され得るか否かが決
定される。キーボードの状態は下記の条件の１つによつ
て識別される。

キーボード作動。

キーポード非作動。

ＢＤＴ−４０１充満。

不能化されたプロセスで開始された導入。

ＰＬＳｌ９の位置。

最初の３つの条件は２つのプロセスのうちのいずれが有
効化されたかに無関係に作用する。

他方、最後の２つの条件はそれらを要求するプロセスに
依存して逆関係にある論理的意味をもつ。最初の３つの
条件が検査される方法は本発明の目的を構成しないとい
う理由で説明しない。

段階ＢＥＴＡ２において、ＢＤＴ−４０１はＰＬＳ−１
９の位置に依存して記憶ゾーンＡＸまたはＡＹ（第１３
図）へとアンロード（ＵｎｌＯａｄ）される。段階ＢＥ
ＴＡＯは段階ＢＥＴＡ２で導入されたデータに対する内
部操作を遂行する〇段階ＢＥＴＡｌ（第９および１４図
、表Ｈ）。

段階ＢＥＴＡｌは転換スイツチＰＬＳ−１９の位置（こ
れはＺＲＭのアドレスφφφ８に記録されたバイトＣＬ
−４００のビツト０３に記憶されている）が活動してい
るプロセス（これはＰＳＲ一３００のアドレスφφＢ６
に記録されたバイトＣＰ−１３１３のビツト０２によつ
て識別される）と一致しているか否かを検査する。更に
、この段階は導人命令が今は無効化され活動していない
プロセスによつて既に開始されられてしまつているかを
検査する。

この情報はアドレスφφＤＥに記路されたサービスバイ
トＢＳ一４１０の位置にこの命令によつて記録される。
転換スイツチＰＬＳ−１９の位置と活動しているプロセ
スとの間の一致はプロセスＸに対しては論理判定４２０
により、プロセスＹに対しては論理判定４２１によつて
記号的に示されているように検証される。表Ｈから、一
致の検証は、バイトＣＰ−３１３をスイツチング装置Ｄ
Ｉ−４０に入れ、フリツプフロツプＤＯ２の状態を検査
し、然る後にバイトＣＬ−４００をスイツチング装置Ｄ
Ｉ４Ｏ（第２６図）に転送しそしてフリツプフロツツプ
ＤＯ３の状態を検査することによつて行われることは明
らかである。これら検査される２つのフリツプフロツプ
の論理レベルが同じであるときは一致が存在しそしてこ
の場合命令は、キーボードがその瞬間に活動しているプ
ロセスに割り当てられていることが明らかである限り実
行することができる。不一致の場合は、その瞬間におい
ては転換スイツチＰＬＳ−１９により選択されたプロセ
スが活動していないという理由でキーボードからの導入
は行うことができない。一致が存在する場合、キーボー
ドがその瞬間には活動していないプロセスに対し前もつ
て既に割り当てられてしまつているか否かも検証される
。

この場合および不一致であるという先の場合の両方にお
いて、命令は実行されず、そしてオペレータを呼び出す
音響信号装置１００が作動され、ランプＰＬＡ−１８が
点灯させられる。これはアドレスＩＧＯＴＡ３への飛越
しによつて行われ、このアドレスにおいてランプＰＬＡ
ｌ８に対応するバイトＢＬ−４２２のビツト００は１の
レベルにおかれる〇バイトＢＬ−４２２のビツトは１つ
ずつそれぞれ７つのコンソールランプおよびブザー１０
０に対応し、従つて、それらが１のレベルにあるときは
対応するランプが点灯している。

活動していないプロセスの部分によるキーボードの係合
に関する検証は、バイトＢＳ−４１０をスイツチング装
置ＤＩ−４０に転送しそしてフリツプフロツプＤＯ７の
状態（表Ｈ参照）を検査することによつて行われる。

このフリツプフロツプがＯのレベノレ（こあるときは（
キーボードは自由）機械は命令コードの翻訳に進み、さ
もない場合は、アドレスＩＧＯＴＡ３への飛越しが行わ
れ、このドレスで、ランプＰＬＡ−１８を点灯しがブザ
ー１００をオン状態に切換えるルーチンが始まる。この
時点において、活動しているプログラム（なぜならそれ
の現在の命令は実行することができない）と活動してい
ないプログラムとの交換を行うためのバイプログラミン
グ処理手段（ＧＥＢ）により「呼び」は保存なされる。
これが生ずる前に、活動しているプログラムに対するプ
ログラムカウンタＣＰ−３１３はそれの正しい再開を予
め準備するように２単位だけデクリメントされる。次い
で段階ＡＬＦＡへの復帰がなされ、そこから始まつて活
動しているプログラムのパラメータとＡＳＰＩ（第１０
図）に記録されているものとの間の交換が行われる。他
方、ＣＰ（５ＰＬＳとの間に一致が見出されかつキーボ
ードが自由のときには、キーボードからの入力に対する
命令を実行することができる。

結果として、機械は種々の型の導入を区別するための命
令のコードの翻訳のルーチンに進む。このルーチンの説
明はしない。これは段階ＢＥＴＡ２が開始するアドレス
ＩＧＯＴＥＢへの飛越して終了する。段階ＢＥＴＡ２（
第９−１５図および表Ｊ）副次的段階ＢＥＴＡ２はキー
ポードバツフアＢＤＴ−４０１（第１３図）の内容を転
換スイツチＰＬＳ−１９の位置に従つて記憶ゾーンＡＸ
またはＡＹに転送する役目をする。

バツフアＢＤＴ一４０１を空にすることはＰＬＳの位置
と活動しているプロセスとの間に一致が存在するときに
だけ行うことができる。事実、不一致の条件は、オペレ
ータが既に開始された導入を終結する前に転換スイツチ
ＰＬＳ−１９を誤つて切換えたならば段階ＢＥＴＡ２で
も起り得る。

不一致を検出した後（論理判定４３０および４３１）、
活動していないプロセスに関する導入が既に開始させら
れてしまつているか否かの検査がバイトＢＳ−４１０の
ビツト０６を読出すことによつて行われる。これが検証
されたときは、それはオペレータが導入（誤操作）中に
転換スイツチＰＬＳ−１９を切換えてしまつたことを意
味する。例えば、オペレータがプロセスＸに対する導入
を開始してしまい、オペレータが転換スイツチＰＬＳ−
１９を位置Ｘにおいてしまい、導入命令がバイトＢＳ−
４１０のビツト０６を１のレベルにおくと仮定しよう。

オペレータがデータを導入している間に、ブザー１００
の音およびランプＰＬＡ−１８の点灯が、前述したよう
に、プロセスＹがオペレータの介入を必要としていると
いうことを警報する。

この時点で、オペレータは誤つて転換スイツチＰＬＳを
位置Ｙに切換え、従つてバイトＣＬ４ＯＯのビツト０３
の内容を変え、ここでこれは選択されたプロセスがプロ
セスＹであることを指示するこの時点では、段階ＢＥＴ
ＡｌにおいてＰＬＳｌ９の位置Ｘと活動しているプロセ
ス（Ｘ）との間の一致が見出されてしまつているという
理由で導入の段階ＢＥＴＡ２が既に開始させられてしま
つている。

したがつて、段階ＢＥＴＡ２において不一致の情況に出
会つたときは、これは今プロセスＹを選択するＰＬＳ−
１９の誤つた切換え（プロセスＹはこの瞬間に無効化さ
れる）によるものである。従つて、プロセスＸに対する
導入が既に開始させられてしまつているならば（論理判
定４３２）、キーボードは禁止されそしてランプＰＬＡ
−１８のせん光が開始されて異常の情況を指示する（プ
ロツク４３３）。

このせん光を行うためランプＰＬＡ−１８が制御される
方法はＺＲＭのアドレス００ＤＦに記録されたバイトＢ
Ｐ−４１２に数００１０１０１を書込むこと（アドレス
ＩＧＯＴＡＴ参照）よつて達成される。

この形状を適当にタイミングをとりかつ直列化したもの
はランプＰＬＡをせん光させる。次いで段階ＢＥＴＡ２
はアドレスＬＧＯＴＥＭに飛越し、従つて一致の情況が
再び存在するようになるまでサイクルＧＯＴＥＭ一輪理
判定４３０および４３１−１Ｇ０ＴＩＰ３一輪理判定４
３２−プロツク４３３−１Ｇ０ＴＥＭを通過する。これ
が生ずるのはオペレータが転換スイツチＰＬＳ−１９を
位置Ｘに再配置するときである。オペレータがプロセス
Ｘに対する導入（論理判定４３２）を開始させずにＰＬ
Ｓ−１９を切換えたときは、ＺＲＭ（５ＡＳＰＩとの交
換が行われそしてアドレスＧＯＴＡ３（第１４図）への
復帰が行われ、これにより制御はプロセスＹに引渡され
る。

要約すれば、一致の情況が段階ＢＥＴＡ２に存在すると
きはＢＤＴ−４０１の内容はＰＬＳ−１９によつて選択
されたプロセスに依存して記憶装置のゾーンＡＸまたは
ＡＹに転送される。

注目すべきことは、ＢＤＴ−４０１を空にすることはＰ
ＬＳ−１９によつて選択されるプロセスが活動してると
きだけに行われ、従つてそれに含まれたデータは活動し
ているプロセスに割り当てられたゾーンＡＸまたはＡＹ
に転送されるということである。前述したことから上述
したシステムにより下記のことがいかにして可能である
かは明らかである。

（イ）２つのプロセスの一方にキーボードを割り当てて
、入れられたデータが選択されたプロセスに割り当てら
れた記憶ゾーンに自動的に転送されるようにすること。
（ロ）選択されていないプロセスがオペレータの介入を
必要としていることをブザーの音およびランプの点灯に
よつてオペレータに警告すること。

（ハ）ランプＰＬＡ−１８のせん光によつて異常の情況
をオペレータに警告することによつて導入を終る前に選
択スイツチＰＬＳ−１９を作動できないようにすること
。表示装置の割り当て（第１６図） 前述したように、表示装置６、信号ランプ１２−１８お
よび音響信号装置１００（ブザー）も転換スイツチＰＬ
Ｓ−１９によつて選択されたプログラムに割り当てられ
る。

表示装置の割り当て機構は第１６図の信号図によつて示
されている。

これから表示装置バツフアのロードを行うための唯一の
条件がバイトＧＬ４ＯＯのビツト０３に記憶された転換
スイツチＰＬＳ−１９の位置によつてどのようにして構
成されるかが知られる。このビツト０３はバイトＣＬ４
ＯＯをスイツチング装置に入れそしてフリツプフロツプ
ＤＩＯ３の状態を検査することによつて検査される。こ
のフリツプフロツプがＯの論理レベルにあるときは、そ
れに割り当てられた記憶ゾーンＡＸから取り出されたプ
ロセスＸに関係するメツセージが可視的に表示され、さ
もないときはプロセスＹに関係するメツセージが表示さ
れる。注目すべきことは可視的に表示されるべきメツセ
ージは、各場合において、表示装置６と同時に作動され
る信号ランプ１２−１８およびブザー１００を附勢する
プログラムと関連している論理信号を含む別のバイトを
有しているということである。メツセージを可視表示す
る機構をここで説明する。

ＺＲＭ内において表示装置６およびランプに対するバツ
フアとして用いられるレジスタ４５２が割り当てられて
いる。

メツセージを可視表示する命令は下記のフオーマートを
有する。

ここでＦはフアンクシヨンコードであり、Ｌは可視表示
されるフイールドの長さでるる。

この命令によつて遂行されるフアンクシヨンは長さＬに
対するポインターＰ１−３１１またはＰ２−３１２（Ｆ
によつて指定される）によりアドレスされる記憶フイー
ルドを可視表示するということである。実行段階中この
命令はＰＬＳ−１９の位置に依存して可視表示されるべ
きフイールドの絶対アドレスの２つのレジスタＰ１−４
５０およびＰ２４５ｌ（第９ａ図）の１つ内でのコンパ
イルを行う。更に具体的には、この命令はバイトＣＬ一
４００のビツト０３を検査し、そしてこれがＯのレベル
にあるときは、Ｆにより定められるポインターの内容を
基準レジスタの内容に加算することによつて計算される
可視表示されるべきフイールドの絶絶アドレスをレジス
タＰ１−４５０の２番目および３番目のバイトに転送す
る・。更に、これはフイードルＬをレジスタＰ１−４５
０の最初のバイトに転送する。他方、ビツト０３が１の
レベルにあるときはレジスタＰ２−４５１は同じ条件下
でコンパイルされる。然る後に、可視表示されるべき命
令と関連するマイクロプログラムは転換スイツチＰＬＳ
−１９の位置に依存してレジスタ４５０またはＰ２−４
５１によりアドレスされるフイールドのバツフア４５２
への転送を命する。

他方、バツフア４５２の７番目の位置はランプを制御す
るマイクロプログラムによつて前にコンバイルされたバ
イトＢＬ４２２の内容を転送することだけによつて充た
される。前述したことから、転換スイツチＰＬＳ−１９
の作動が表示装置６およびコンソール７を２つのプロセ
スの一方に割り当てるのをいかにして可能ならしめるか
は明らかである。

本発明の範囲内で種々の変形、改変が可能であることを
理解すべきである。

例えば、上述した実施例では発光ダイオードによりそれ
ぞれ生ぜしめられる１６の数字を有する表示装置６を陰
極線管で置き換えることができる。

これは会計システムが銀行のカウンターターミナルで用
いられるときに特に有利である。この種のターミナルは
会計上の操作を処理するばかりではなくてカウンターに
関係する操作も処理し、その理由でこれらは例えば顧客
のフアイルを含む遠隔の計算機に接続される。この理由
により、多数の文字を可視表示することが必要となり、
結局このような場合陰極線管表示装置が用いられる。

勿論、この場合、表示装置の処理回路の変更だけが必要
であり、表示装置を２つのプログラムの一方に割り当て
ることについて説明した全てのものは実質上変更されな
いままにされる。

以下に本発明の実施の態様のいくつかを挙げる（１）会
計システムに情報を導入するためのキーボード５、オペ
レータに対しメツセージを可視表示する視覚表示装置６
、会計システム内の異常を信号するためのサービスコン
ソール７、第１および第２のプログラムと関連する命令
およびデータを記録するようになつた少くとも２つのゾ
ーン（ＡＸおよびＡＹ）により形成される記憶装置１、
前記命令を実行するための処理装置３、および、それぞ
れ前記第１のプログラムおよび第２のプログラムに関連
する命令を交互に実行するように前記処理装置を条件づ
ける制御手段（ビツト０４，ＰＩ−３１４）を具備する
バイプログラミング可能型電子的会計システムにおいて
、前記第１のプログラムと関連する第１の位置および前
記第２のプログラムと関連する第２の位置をとるように
手動的に作動される転換スイツチ１３と、この転換スイ
ツチにより制御されて前記キーボード５、視覚表示装置
６およびコンソール７を選択的に前記第１および第２の
プログラムに割り当てる装置（６Ｎ０２，ＣＰ−３１３
）とを設けたバイプログラミング可能型電子的会計シス
テム。

（２）態様（１）の会計システムにおいて、前記記憶装
置１が前記制御手段（ビツト０４，ＰＩ−３１４）によ
り制御されて実行されるプログラムの状態を記憶する複
数のレジスタＰＳＲ−４３００からなり、これらのレジ
スタの第１のレジスタＣＬ−４００は前記転換スイツチ
の位置に関連する情報を記憶するのに用いられ、これら
のレジスタの第２のレジスタＣＰ−３１３は前記転換ス
イツチのそれぞれ第１および第２の位置に前記第１およ
び第２のプログラムを割り当てるようになつた情報を記
憶するのに用いられ、これらのレジスタの第３のレジス
タＢＳ−４１０は前記キーボードを前記第１または第２
のプログラムに選択的に割り当てることに関係する情報
を記憶するのに用いられ、かつ、前記キーポード５が実
行されるプログラムに割り当てられたか否かを確認する
ため前記第３のレジスタの情報を分析する装置ＢＳ−４
１０，ＤＩ−４０と、前記第１のレジスタおよび第２の
レジスタの情報を比較しそして前記転換スイツチの位置
がそれに割り当てられたプログラムと一致したときは前
記分析装置を動作可能化する比較装置４２０，４２ＬＤ
Ｉ−４０，ＣＬ−４００，１ＣＰ−３１３と、前記分析
装置により動作可能化され前記キーポードから入来する
情報を実行されるプログラムに従つて前記第１のヅーン
（ＡＸ）または第２のゾーン（ＡＹ）に導入する装置Ｉ
ＧＯＴＥＢ，ＢＴＤ−４０１）とを設けた会計システム
。

（３）態様（２）の会計システムにおいて、前記分析装
置ＢＳ−４１０（，ＤＩ−４０，ＢＬ−４２２により制
御されてキーポード５が実行されないプログラムに割り
当てられていることを指示する装置を設けた会計システ
ム。

（４）態様（３）の会計システムにおいて、前記コンソ
ール７が複数のランプ（１２ないし１８）および音響信
号装置１００を含み、前記信号装置ＢＳ−４１０，Ｄ−
４０，ＢＬ−４２２が、前記複数のレジスタの第４のレ
ジスタとして前記ランプ（１２ないし１８）および前記
信号装置１００を選択的に作動する情報を記憶するレジ
スタ ＢＬ−４２２ｉを含み、かつ、この第４のレジス
タ中に前記ランプおよび前記信号装置の１つを作動する
情報を記録する装置が設けられている会計システム〇（
５）態様（４）の会計システムにおいて、前記導入装置
１Ｇ０ＴＢＢ，ＢＤＴ−４０１は更に前記第１のレジス
タＣＬ−４００および第２のレジスタ０Ｐ−３１３の情
報を比較する比較装置ＣＰ−３１３，ＣＬ−４００，Ｄ
Ｉ−４０，４３０，４３１を含み、かつ情報の導入中に
前記転換スイツチ１９が作動されたとき信号を発する信
号装置４３２，４３３，：Ｉ）ＰＬＡ−１８が設けられ
ている会計システム。

（６）態様（５）の会計システムにおいて、前記信号装
置４３２：，４３１が前記複数のレジスタの第５のレジ
スタとして前記ランプ（１２ないし１８）の１つをせん
光させる情報を記憶するレジスタＢＬ−４２２）を含む
ようにした会計シスアム。

（７）態様（２）の会計システムにおいて、更に、前記
視覚表示装置６および前記コンソール７に接続されてい
て可視的に表示されるべき情報を記憶しかつ前記コンソ
ールを制御する第６のレジスタ４５２ｉと、前記第１の
プログラムに関係する可視表示されるべき情報の前記記
憶装置内におけるアドレスを記録する第７のレジスタＰ
ｌ−４５０と、前記第２のプログラムに関係する可視表
示されるべき情報の前記記憶装置内におけるアドレスを
記録する第８のレジスタ（Ｐ２−４５１と、前記第１の
レジスタ Ｃ−４００に記録された情報によつて制御さ
れて前記第７のレジスタ（Ｐ１−４５０）および第８の
レジスタＰ２−４５１によりアドレスされた情報を前記
第６のレジスタ（４５２）に選択的に転送し、これによ
り前記視覚表示装置６および前記コンソール７を前記転
換スイツチ１９により選択されたプログラムに割り当て
られるようにする装置ＣＰＵ−３１６とを設けた会計シ
ステム。

【図面の簡単な説明】

第１ａ図は本発明を実施する会計機のプロツクダイヤグ
ラム、第１ｂ図は会計機の図、第２図は中実装置の構成
を示す図、第３図は中実装置のタイミング信号を示す図
、第４図は状態レジスタ９０を示す図、第５図はレジス
タＳＯのタイミングを示す図、第６図はレジスタＳＯに
作用する信号を示す図、第７図は演算レジスタ３０を示
す図、第８図はレジスタ３０の平面図、第９ａ図および
第９ｂ図はＲＡＭｌの保存ゾーンを示す図、第９ｃ図な
いし第９ｅ図は多数の有意なバイトを示す図、第１０図
はＲＡＭｌを示す図、第１１図はバイプログラミングの
プロツクダイヤグラム、第１２図は外部命令の段階を示
すプロツクダイヤグラム、第１３図キーポードバツフア
のクリアリングを示すプロツクダイヤグラム、第１４図
は導入命令の副次的段階ＢＥＴＡｌのプロツクダイヤグ
ラム、第１５図は導入命令の副次的段階ＢＥＴＡ２のプ
ロツクダイヤグラム、第１６図は可視表示されるべきゾ
ーンのプロツクダイヤグラムである。 １・・・・・・ランダムアクセス記憶装置、２・・・・
・・読出専用記憶装置、３・・・・・・中央処理装置、
４・・・・・周辺装置、５・・・・・・英文数字キーポ
ード、６・・・・・・視覚表示装置、７・・−・・・制
御コンソール、８・・・・・一印字機、９・・・・・・
読出し／書込み装置、１０・・・・・・磁気テープ読取
器、１１・・・・・・線路制御装置、１２−１８・・・
・・・ランプ、１９・・・・・・転換スイツチ、２０・
・・・・・タイマー、２１・・・・・・発振器、２２・
・・・・・信号発生回路組立体、２５・・・・・・順序
論理マリトツクス回路、２６・・・・・・マイクロ命令
レジスタ、２７・・・・・・状態レジスタ、２８・・・
・・・順序論理マトリツクス、３０・・・・・一演算レ
ジスタ、３１，３２・・・・・・演算レジスタ、３５・
・・・・・演算装置、３６，３７・・・・・・加算器、
３８・・・・・・論理回路、４０・・・・・・スイツチ
ング装置、４１・・・・・・シフト回路、４２，４３・
−・・・・レジスタ、４５・・・・・・チヤンネル論理
回路、５０・・・・・一解読器、６０・・−・・・スイ
ツチ、１００・・・・・・音響信号装置、３００，３０
１・−・・−ルジスタ、４５２・・・・・・表示装置用
バツフア。

Claims (1)

1. 【特許請求の範囲】 １ 会計システムに情報を導入するための単一のキーボ
   ード（５．第１ｂ図）、オペレータに対しメッセージを
   可視表示する単一の視覚表示装置（６．第１ｂ図）、夫
   々第１および第２のプログラムに関する命令およびデー
   タを記録するための第１および第２ゾーン（ＡＸ、ＡＹ
   、第１０図）を有する記憶装置（１．第１ａ図）、前記
   第１および第２のプログラムに関する命令を並列に実行
   するための処理装置（３．第１ａ図）、前記第１のプロ
   グラムと第２のプログラムに関する命令を交互に実行す
   るよう前記処理装置を条件づけて両プログラムが交互に
   実行又は休止状態となるようにする制御装置（ｂｉｔ０
   ４．ＰＩ−３１４．第９ａ図）、並列に実行される前記
   第１と第２のプログラムの夫々に関してオペレータの注
   意を引く必要のある状態をオペレータに知らせる単一の
   サービスコンソール（７．第１ｂ図）、前記第１のプロ
   グラムと関連する第１の値及び前記第２のプログラムと
   関連する第２の値を有する信号レベルを定める転換スイ
   ッチ（１９．第１ｂ図）、前記第１と第２のプログラム
   が実行状態であるか又は休止状態であるかを示す指示情
   報をストアするストアリング装置（ＣＰ−３１３．第９
   ａ図）、及び前記ストアされた指示情報を前記転換スイ
   ッチにより定められた信号値に対して検査し、前記キー
   ボード、視覚表示装置及びコンソールのうち少なくとも
   ひとつを前記第１のプログラム又は第２のプログラムに
   選択的に割り当てる装置（４２０−４２１．ＤＩ−４０
   ．ＩＧＯＴＥＢ−ＢＤＴ４０１．第１３図〜第１５図、
   第２ｂ図）、とから成るバイプログラミング可能型電子
   的会計システム。 ２ 会計システムに情報を導入するための単一キーボー
   ド（５．第１ｂ図）、オペレータに対しメッセージを可
   視表示する単一の視覚表示装置（６．第１ｂ図）、夫々
   第１および第２のプログラムに関する命令およびデータ
   を記録するための第１および第２ゾーン（ＡＸ、ＡＹ、
   第１０図）を有する記憶装置（１．第１ａ図）、前記第
   １および第２のプログラムに関する命令を並列に実行す
   るための処理装置（３．第１ａ図）、前記第１のプログ
   ラムと第２のプログラムに関する命令を交互に実行する
   よう前記処理装置を条件づけて両プログラムが交互に実
   行又は休止状態となるようにする制御装置（ｂｉｔ０４
   ．ＰＩ−３１４．第９ａ図）、並列に実行される前記第
   １と第２のプログラムの夫々に関してオペレータの注意
   を引く必要のある状態をオペレータに知らせる単一のサ
   ービスコンソール（７．第１ｂ図）、前記第１のプログ
   ラムと関連する第１の値及び前記第２のプログラムと関
   連する第２の値を有する信号レベルを定める転換スイッ
   チ（１９．第１ｂ図）、前記第１と第２のプログラムが
   実行状態であるか又は休止状態であるかを示す指示情報
   をストアするストアリング装置（ＣＰ−３１３．第９ａ
   図）、前記ストアされた指示情報を前記転換スイッチに
   より定められた信号値に対して検査し、前記キーボード
   、視覚表示装置及びコンソールのうち少なくともひとつ
   を前記第１のプログラム又は第２のプログラムに選択的
   に割り当てる装置（４２０−４２１．ＤＩ−４０．ＩＧ
   ＯＴＥＢ−ＢＤＴ４０１．第１３図〜第１５図．第２ｂ
   図）、前記記憶装置（１．第１ａ図）は前記制御装置に
   制御され、前記処理装置により実行されているプログラ
   ムの状態を記憶するための複数のレジスタを有すること
   、前記複数のレジスタは、前記転換スイッチの位置に関
   する前記第１及び第２の信号レベルの値を有する情報を
   記憶するための第１のレジスタ（ＣＬ−４００．第９ａ
   図）と、前記第１及び第２プログラムの実行又は休止状
   態を定める前記指示情報ストアリング装置を構成する第
   ２のレジスタ（ＣＰ−３１３．第９ａ図）と、前記第１
   又は第２のプログラムからの、前記キーボードを選択的
   に第１又は第２のプログラムに割り当てることを要求す
   る信号を記憶する第３のレジスタ（ＢＳ−４１０．第９
   ａ図）とから成ること、前記第１のレジスタに記憶され
   た情報を第２のレジスタに記憶された情報と比較し、前
   記転換スイッチの位置に関連するプログラムが実行中の
   プログラムと一致するか否かを判定するための比較装置
   （４２０−４２１．第１４図）、前記第３のレジスタに
   記憶された情報を分析し、前記キーボードが前記処理装
   置により実行中のプログラムに割り当てられているか否
   かを確認するための分析装置であつて、前記比較装置に
   より動作可能にされる分析装置（ＤＩ−４０．第２ｂ図
   ）及び前記分析装置により動作可能にされ、前記キーボ
   ードからきた情報を実行中のプログラムに従つて前記記
   憶装置の第１のゾーン又は第２のゾーンに導入するため
   の装置（ＩＧＯＴＥＢ．ＢＤＴ４０１．第１３図、第１
   ５図）、とから成るバイプログラミング可能電子的会計
   システム。 ３ 会計システムに情報を導入するための単一のキーボ
   ード（５．第１ｂ図）、オペレータに対しメッセージを
   可視表示する単一の視覚表示装置（６．第１ｂ図）、夫
   々第１および第２のプログラミングに関する命令および
   データを記録するための第１および第２ゾーン（ＡＸ、
   ＡＹ、第１０図）を有する記憶装置（１．第１ａ図）、
   前記第１および第２のプログラムは関する命令を並列に
   実行するための処理装置（３．第１ａ図）、前記第１の
   プログラムと第２のプログラムに関する命令を交互に実
   行するよう前記処理装置を条件づけて両プログラムが交
   互に実行又は休止状態となるようにする制御装置（ｂｉ
   ｔ０４．ＰＩ−３１４．第９ａ図）、並列に実行される
   前記第１と第２のプログラムの夫々に関してオペレータ
   の注意を引く必要のある状態をオペレータに知らせる単
   一のサービスコンソール（７．第１ｂ図）、前記第１の
   プログラムと関連する第１の値及び前記第２のプログラ
   ムと関連する第２の値を有する信号レベルを定める転換
   スイッチ（１９．第１ｂ図）、前記転換スイッチの位置
   に関連する第１及び第２の信号レベルの値を有する情報
   を記憶するための第１のレジスタ（ＣＬ−４００．第９
   ａ図）、前記視覚表示装置及び前記コンソールに接続さ
   れ、可視表示すべき情報を記憶しかつコンソールを制御
   するための第４のレジスタ（４５２．第１６図）、前記
   第１のプログラムに関連する、可視表示すべき情報を有
   する記憶装置のアドレスを記録するための第５のレジス
   タ（Ｐ１−４５０．第９ａ図）、前記第２のプログラム
   に関連する、可視表示すべき情報を有する記憶装置のア
   ドレスを記録するための第６のレジスタ（Ｐ２−４５１
   ．第９ａ図）、及び前記第１のレジスタに記録された信
   号値により制御されて前記第５及び第６のレジスタより
   アドレスされた情報を選択的に前記第４のレジスタに転
   送することにより、前記可視表示装置と前記コンソール
   が前記転換スイッチにより選択されたプログラムに割り
   当てられるようにした装置（第１６図）、とから成るバ
   イプログラミング可能型電子的会計システム。