JPS5886650A - ブログラマブル・コントロ−ラ - Google Patents

ブログラマブル・コントロ−ラ

Info

Publication number
JPS5886650A
JPS5886650A JP56184730A JP18473081A JPS5886650A JP S5886650 A JPS5886650 A JP S5886650A JP 56184730 A JP56184730 A JP 56184730A JP 18473081 A JP18473081 A JP 18473081A JP S5886650 A JPS5886650 A JP S5886650A
Authority
JP
Japan
Prior art keywords
interlock
instruction
program
user
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56184730A
Other languages
English (en)
Inventor
Tadashi Inoue
忠 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP56184730A priority Critical patent/JPS5886650A/ja
Priority to GB08232709A priority patent/GB2112974B/en
Priority to DE19823242631 priority patent/DE3242631A1/de
Publication of JPS5886650A publication Critical patent/JPS5886650A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13037Tracing
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13052Display of ladder diagram
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13128Relay ladder diagram, RLL RLD KOP
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14097Display of error messages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに関し特にイ
ンターロック命令に関するモニタを簡単に行なえるよう
にするモニタ制御技術に関する。
ユーザプログラムメモリに格納された命令群を高速で順
次繰り返し実行することによりその命令群で表現された
継電器ラダーダイヤグラムのシーケンス納−を実現する
最も一般的なラダーダイヤグラム式プログラマブル・コ
ントローラにおいては、ユーザ命令の一種としてインタ
ーロック命令およびインターロックエンド命令が定義さ
れていて、インターロック命令およびエンド命令に挾ま
れた命令群の実行時に、そのインターロック命令の条件
の成否に応じて出力を禁止するようにしたインターロッ
ク処理機能を有している。
上記インターロック命令を含むプログラム例をソースプ
ログラムとなる継電器ラダーダイヤグラムの形で第1図
Aに示しており、第1図Bはでのプログラムを二一モニ
ツクを用いたオブジェクトプログラムの形で表したプロ
グラムリストである。
両図において、rlLJはインターロック命令を示し、
rlLEJはインターロックエンド命令を示す。このプ
ログラム例においてはIし命令はアドレス101に設定
され、ILE命令はアドレス181に設定されており、
この両命令に挾まれたプログラム八がインターOツ゛り
命令の制御対象となっている。また、アドレス101の
IL命令のインターロック条件は第1図への接点51で
あり、第1図Bにおいてはアドレス100のLD−(5
1)命令である。つまり、接点51がオン“1″のとき
プログラムAのOUT命令は通常通りに実行され、各O
UT命令の入力条件に応じてでの出り論理が決定される
。しかし、接点51がオフ“0″の場合、プログラム八
に含まれる出力を禁止して全てオブ゛0″にするように
、プログラム実行演篩動作が切替えられる。
また、この種のプログラマブル・コントローラのユーザ
側において、プログラム実行中にラダ′−ダイヤグラム
上の任意の回路要素に関する制御信号の状態をモニタす
る口とが良く行なわれる。このモニタには、モニタした
い命令のアドレスを入力する方式(これをアドレス指定
方式と称する)と、モニタしたい命令自体を入力する方
式(これを命令指定方式と称する)と、ある命令につい
てのモニタ中にアドレス増減キーによってその命令の前
後のアドレスの命令を順次モニタする方式(これをトレ
ース方式と称する)とがあり、最近のプログラマブル・
コントローラではこれら何れの方式でもモニタできるよ
うに構成されている。
何れの方式にても、モニタ対象としであるユーザ命令が
特定されると、そのユーザ命令が実行されるとき、その
ユーザ命令の実行に関連した制御データ(そのユーザ命
令で使っている番号の入出力信号の論理状態、そのユー
ザ命令がタイマ/カウンタ命令である場合にはタイン/
カウンタの数愉データ、その命令により実行された論理
演算の結メーー 果であるパワーフローレジスタの論理等)をモニタデー
タとしてプログラムコンソールに転送して表示するよう
に構成されている。例えば第1図Bのプログラム例にお
いて、アドレス147をモニタ対象として出力した場合
、AND (56)命令が実行されたとき、接1点56
の論理状態と、この命令を実行したときのパワーフロー
レジスタの論理状態とがモニタデータとしてプログラム
コンソールに転送され、それが表示される。このような
プログラム実行中のモニタ機能を利用して、外部入出力
信号量の変化をユーザプログラム中の各命令の実行過程
のレベルで信号の推移として確認できるようになってい
る。
ところが、第15図Aおよび第1図Bにホしたようにイ
ンターロック命令で挾まれたプログラムA中の0LIT
命令をモニタする場合、次のような問題がある。インタ
ーロック条件が1°゛でインターロックによる出力禁止
がなされても)なも)場合は5− 問題ないが、インターロック条件が0″で10グラムA
中のOUT命令の出力信号が全て0″にされている場合
は、そのOUT命令の入力条件と実際の出力状態“0″
との間に矛盾を生ずることがある。インターロックによ
る出力禁止が掛けられているとき、例えば接点54およ
び接点56が共にオン“1”であつそも出力23がオフ
“0°′となる。このような場合、0UT(23>命令
をモニタし、出力信号23がオフ“0″である原因を調
べるべ(、モニタ対象アドレスをディクリメントしてア
ドレス147のAND (56)命令についてモニタを
行なう。そのとき、AND (56)の実行時点でのパ
ワーフローレジスターの論理が“1″であれば、AND
 (56)命令とOU丁(23)命令との間の論理矛盾
がインターロック命令によるものだということが解る。
ところが、伺が原因でインターロックによる出力禁止が
掛っているのかは上記のモニタからは全く解らないため
、上述したトレース方式によりプログラムアドレスを順
次ディクリメントしていき、アドレス16− 01のIL全命令見つけ出し、更にモニタ対象アドレス
をディクリメントしてアドレス100の1D(51)命
令をモニタすることによつC1始めてその原因が解るの
である。なお、ニーザブ[1グラム中にインターロック
命令が1つしか使われていない場合は、インターロック
命令をモニタするのに上述した命令指定方式でモニタで
きるが、ユーザプログラム中に複撤のインターロック命
令が使われている場合はこの方式が使えず、インターロ
ック命令に挾まれたプログラムA中のOU−1命令が°
°0″である原因を探るために、それに係わるインター
ロック命令をモニタする場合に、非常に面倒なトレース
方式により上述の如くモニタアドレスを逐−遡る操作を
行なわなければならなかった。
この発明は上述した従来の同融点に凰みなされたもので
あり、その目的は、複数のインターロック命令を含むユ
ーザプログラムの実行中モニタを簡単に行なえるように
した使い勝手の良いプログラマブル・コントローラを提
供することにある。
上記の目的を達成するために、この発明は、ユーザプロ
グラム中のインターロック命令に各別の識別番号を付加
してユーザプログラムメモリ(格納しておき、インター
ロック命令の実行時に少くともそのインターロック命令
による出力禁止条件が成立した場合にその識別番号を一
時記憶し、インターロックエンド命令の実行時まで保持
するインターロックデータ記憶手段と、上記インターロ
ック命令とインターロックエンド命令に挾まれたユーザ
命令がモニタ対象となったとき、そのユーザ命令に関す
る制御データと上記記憶手段、に記憶された上記識別番
号をモニタデータとしてプログラムコンソールに転送す
るモニタデータ転送手段を設けたことを特徴とする。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。   □ 第2図はこの発明に係わるプログラマブル・コントロー
ラの概略構成を示すブロック図である。
このプログラマブル・コントローラは、ユーザプログラ
ムが格納されるユーザプログラムメモリ1と、外部入力
信号が与えられるとともに外部用11信号を送出する入
出力回路2と、入出力回路2に対応した入出力データの
バッファメモ、りとなる入出カメモリ3と、上記ユーザ
プログラムメモリ1の各命令を順次高速に実行し、上記
入出カメモリ3のデータに基づいて演粋処理をし、その
処理結果で上記入出カメモリ3の出力データを1換える
命令実行手段と、上記入出力回路2における入出力デー
タを上記入出カメモリ3の所定・Tリアに1込むととも
に、入出カメモリ3の所定J、クリア出力データを入出
力回路2における出力回路にセットする入出力更新手段
とを基本的に有している。
上記命令実行手段、入出力更新手段およびその他の全体
的なタイミング制御はいわゆるフイクo70セッサで構
成されるCPLJ (中央処理ユニット)4によって実
現される。CPU4はROM bに格納されたシステム
プログラムを実行し、RA ’M 6をシステムワーキ
ングメモリとして使い、上述の命令実行手段および入出
力更新手段としての制御動作の他、システム全体のタイ
ミング制御や、I9− ログラムコンソール7に係わるプログラム作成あるいは
本発明の要旨となるプログラムモニタのための制御動作
を行なうものである。プログラムコンソール7は表示1
17Aおよ、びキーボード7Bと、これらとCPLJ4
を結ぶ制御回路7cとがらなり、プログラムメモリ1に
任意のユーザプログラムを書込む際に使用される他、プ
ログラム実行中のモニタ指令を与えるとともに、これに
応答してCPU4から供給されるモニタデータが表示さ
れる。
第3図はプログラムコンソール7におけるキーボード7
Bと表示器7Aの外観例を示している。
同図のように、表示器7Aは上下2段に別れたアルファ
ニューメリック表示器からなる。またキーボードは、プ
ログラムアドレスや入出力番号を入力するためのテンキ
ーと、IL全命令ILE命令を含む各種命令コードに対
、応した命令ツー下キーと、モニタや検索あるいは書込
み等ための各種ファンクションキーからなっている。− 第4図はCPU4によって実行されるシステムプログラ
ムの概要゛を示すフロチャートである。ま10− た第5図はプログラムコンソール7における制御回路7
Cの動作を示す70チヤートである。まず第4図に従っ
てCPU4の制御動作を順番に説明する。イニシャル処
理後の最初のステップ501は、プログラムコンソール
7との園の(芭号授受を行なうサービス処理ルーチンで
ある。次のステップ502では入出力回路2に与えられ
て0る最新の外部入力信号を入出カメモリ3の所定11
ノアに取込む入が更新を行なう。続くステップ503以
降がユーザプログラムの実行ルーチンであり、まずステ
ップ503ではユーザプログラムメモーノ1の先頭アド
レスから1命令を読出す。読出したユーザ命令がインタ
ーロック命令、インターロックエンド命令の何れでもな
い場合はステップ504→505→506と進み、この
ステップ506にてその命令が実行される。ここでRA
M6には実行中の命令が対象としている番号の入出力デ
ータの論理を格納するための入出力データフラグFOと
、上述したパワーフローレジスタである演算フラグF1
が設定されており、ステップ506にであるユーザ命令
が実行されると、このフラグFO。
Flがそれぞれ書換えられることになる。次のステップ
507では現在実行中のユーザ命令がモニタ対象となっ
ているか否かを判定する。前述したように、テログラム
コンソール7によるモニタ対象の指定の仕方には、プロ
グラムアドレスを指定・する場合と命令自体を指定する
場合とがあり、ステップ507ではその両方をチェック
している。
モニタ対象として指定されている場合はステップ508
に進み、フラグFO,F1やその他の後述するモニタデ
ータをプログラムコンソール7に転送する処理がおこな
われる。またモニタ対象となっていない場合は、ステッ
プ508をスキップしてステップ512に進む。ステッ
プ512では、実行中のユーザ命令がエンド命令が否か
を判定し、エンドでない場合はステップ513でプログ
ラムアドレスを歩進し、先のステップ503に戻る。
すなわちユーザプログラムの最後に挿入されているエン
ド命令がステップ512で検出されるまでステップ50
3から513までが繰り返し実行され、エンド命令まで
実行終了するとステップ514に進む。ステップ514
ではユーザプログラムの実行によって書換えられた入出
力メモ1)3の出力データを入出力回路2における出力
回路にセットするとともに、入出力回路20入力回路か
ら新たな入力データを取込んで入出力メモ1ノ3に幽込
む入出力更新動作が行なわれ、最初のステップ501に
戻る。
本発明に係るプログラマブル・コントローラにゝおいて
は、ニーザブログラムメモ1ノ1に格納されるインター
ロック命令に各別のME 911号が付加される。その
識別I@KI 11号と称する。つまり第1図Bに示し
たように、従来のプログラマブル・コントローラではイ
ンターロック命令に付随するオペランドは使用されてお
らず、オペランドのデータは全てクリアされてもまた。
本発明にお6%ではインターロック命令のオペランドに
各91のl l一番号を設定する。
そして、第4図におし1て、ステップ503で二1−ザ
ブログラムメモSノ1から読出したユーザ命令13− がインターロック命令であった場合、ステップ504で
YESと判定され、ステップ509側に進む。ステップ
509では上記演算フラグF2がセットされているか否
かを判定する。このときの演算フラグF1は、当該イン
ターロック命令の条件□の成否を示すデータであり、F
l−’“1”となっているのはインターロック命令に挾
まれるプログラム中のOUT命令を通常通り実行するこ
とを意味し、その場合はステップ509 htらス゛テ
ップ507に進む。また、Fl−”0”であるの番ま°
インターロック命令に挾まれるプログラム中のOUT命
令を全て“0”とする出力禁止状態にすることを意味し
、その場合はステップ510に進み、RAM6に設定さ
れているインターロックフラグF2をセットするととも
に、同じ<RAM6に設定されているIL番号レしスタ
ROに当該インターロック命令のオペランドに設定され
て〜洩る111号を書込む。その後ステップ507に進
む。
またステップ503で読出されたユーザ命令がインター
ロックエンド命令である場合、ステップ14− 505でYESと判定され、ステップ511に進み、上
記インターロックフラグF2をリセットするとともに、
上記11番号レジスタROをクリアする。その後ステッ
プ507に進む。上記のようにして、ユーザプログラム
中のあるインターロック命令が実行に供されると、′そ
のインターロック命令による出力禁止条件が成立してい
る場合に、インターロックフラグF2がセットされ、レ
ジスタROにそのインターロック命令のlL、1号が記
憶される。そして、そのインターロック命令と対をなす
インターロックエンド命令が実行に供されたとき、フラ
グF2がリセットされるとともにレジスタROはクリア
される。
ここでステップ508のモニタデータの転送ルーチンの
詳細について説明する。上述したアドレス指定方式、ま
たはトレース方式のモニタ指令ではモニタ対象としてア
ドレスが指定されるが、その場合のモニタデータは指定
されたアドレスのユーザ命令と、入出カフラグFOと、
演粋フラグF1と、インターロックフラグF2と1.■
し番号レジスタROの内容がモニタデータとしてプログ
ラムコンソール7に転送される。また命令指定方式でモ
ニタ指令があった場合、そのモニタ対象ユーザ命令のア
ドレスと、FO,El、F2.ROがモに タデータとしてプログラムコンソール7に転送される。
すなわち本発明のプログラマブル・コントローラにおい
ては、インターロック命令とインターロックエンド命令
に挟まれたユーザ命令がモニタ対象として指定された場
合、ぞのインターロック命令による出力禁止条件が成立
しているときは、プログラムコンソール7に対してF 
2− ” 1 ”というデータと、レジスタROのIL
番号が転送される。
次に第5図の70−チャートに従ってプログラムコンソ
ール7側の動作について説明する。キーボード7Bによ
りモニタしたいユーザ命令のアドレスあるいは命令自体
を入力し、モニタまたは検索コマンドを与えると、その
キー人力がステップ601→602→603で受付けら
れ、ステップ604の処理動作によってそのモニタ対象
アドレスまたはftI令がCPU4側に送出される。C
PU4側では、プログラムコンソール7からの上記モニ
タ要求データがステップ501のサービス処理にて受付
けられ、登録される。そしてCPLJ4でステップ50
7→508が実行されると、モニタデータがプログラム
コンソール7側に転送されてくる。
プログラムコンソール7側においては、ステップ605
においてCPLI4側からの応答を持も、応答があった
らステップ606でCPLJ4から転送されてきたモニ
タデータを受取る。次のステップ607でインターロッ
クフラグF2が°“1°′かどうか、つまり出力禁止状
態かどうかを判定し、F2−”O”の場合ステップ60
8に進み、モニタ対象となっているプログラムアドレス
、命令。
フラグFOおよびFlの内容を表示器7Aに表示する。
またF2−“1″の場合ステップ609(進み、モニタ
対象となっているアドレス、命令。
フラグFOおよびFlの内容に加えてレジスタROに格
納されていたIL番号を表示器7Aに表示17− する。ユーザはステップ609による表示を見れば、現
在モニタされているユーザ命令はインターロック命令に
挾まれた命令であり、かつそのインターロック命令によ
る出力禁、止が掛っている状態であり、更にはそのイン
ターロック命令が何番であるかが分る。従って、そのイ
ンターロック命令の入力条件等についてモニタしたい場
合、ギーボード7Bを操作して、モニタ対象としてイン
ターロック命令のコードキーと表示器7Aに表示されて
いるIL番号とを入力し、検索コマンドを与える。。す
るとCPU4において、ユーザプログラムの実行中にモ
ニタ対象として指定されたあるIL番号のインターロッ
ク命令が実行に供されたとき、ステップ507でそれが
検出され、そのインターロック命令についてのモニタデ
ータが表示器7Aに表示される。その表示内容中には、
当該インターロック命令のアドレスも含まれている。そ
の状態において、モニタアドレスのデクリメントキーを
押せば、モニタ対象アドレスが1だけ減算され、上述の
トレース方式にてモニタ対象が特定され、18− 当該インターロック命令の手前に挿入されているユーザ
命令について順次モニタすることができる。
このように本発明のプログラマブル・コントローラによ
れば、ユーザプログラム中に多数のインターロック命令
が使われていても、あるユーザ命令のモニタ状態から、
それに関連したインタ−0ツク命令をモニタするのに、
モニタアドレスを順番に調って行かずとも、直ぐに対象
となるインターロック命令についてモニタが行なえるの
である。
なお、上記実施例においては、インターロック命令によ
る出力禁止条件が成立している場合にのみレジスタRO
にIL番号を記憶するようにしているが、この場合、出
力禁止状態が成立していなければレジスタROがクリア
されているので、特にインターロックフラグF2を設け
る必要はない。
また、出力禁止条件が成立しているか否かに係わらずイ
ンターロック命令のIL番号をレジスタROに格納する
ようにし、これをモニタ表示するようにしても勿論良い
以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラによれば、ユーザプログラム中のイ
ンターロック命令に各別の識別番号を付し、インターロ
ック命令に挾まれたプログラム1がモニタ対象となった
都き、そのインターロック命令の番号をモニタ表示する
ようにしたので、インターロック命令に関するモニタが
非常に簡単に行なえるようになり、使い勝手が大いに向
上する。
【図面の簡単な説明】
第1図A、Bは従来のプログラマブル・コントローラに
おけるインターロック命令を含んだユーザプログラム例
を示す図、第2図はこの発明に係るプログラマブル・コ
ントローラの概略構成を示すブロック図、第3図はプロ
グラムコンソール7の表示器とキーボードの配列例を示
す図、第4図は第2図におけるCPU4の動作を規定し
たシステムプログラムの概要を示す70チヤート、第5
図はプログラムコンソール7の動作の概要を示した70
チヤートである。 1・・・・・・・・・ユーザプログラムメモリ2・・・
・・・・・・入出力回路 3・・・・・・・・・入出カメモリ 4・・・・・・・・・CPU 5・・・・・・・・・ROM 6・・・・・・・・・RAM 7・・・・・・・・・プログラムコンソール5特許出願
人 立石電機株式会社 21− 第1図A 第1 RIB

Claims (1)

    【特許請求の範囲】
  1. (1) プログラムコンソールにそあるユーザ命令がモ
    ニタ対象として入力されたとき、l−ザブログラムの実
    行中にユーザ10グラム中tりから順番に読出される各
    ユーザ命令と上記モニタ対象命令と逐一比較して一致す
    るユーザ命令を検出しそのユーザ命令の実行に関連した
    制御データをモニタデータとしてプログラム」ンソール
    に転送して表示させる検索モニタ手段を備えた70グラ
    ンプル・コントローラにおいて、ユーザ10グラム中の
    インターロック命令に各別の識別番号を付加してユーザ
    プログラムメモリに格納しておき、インターロック命令
    の実行時に少くともそのインターロック命令による出力
    禁止条件が成立した場合にその識別l@を一時記憶し、
    インターロック1ンド命令の実行時まで保持するインタ
    ーロックデータ記憶手段と、上記インターロック命令と
    インターロックエンド命令に挾まれたユーザ命令がモニ
    タ対象となったとき、そのユーザ命令に関する制御デー
    タと上記記憶手段に記憶された上記識別番号をモニタデ
    ータとして10グラムコンソールに転送するモニタデー
    タ転送手段を設けたことを特徴とするプログラマブル・
    コントローラ。
JP56184730A 1981-11-18 1981-11-18 ブログラマブル・コントロ−ラ Pending JPS5886650A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56184730A JPS5886650A (ja) 1981-11-18 1981-11-18 ブログラマブル・コントロ−ラ
GB08232709A GB2112974B (en) 1981-11-18 1982-11-16 Monitoring interlock instructions for programmable controller
DE19823242631 DE3242631A1 (de) 1981-11-18 1982-11-18 Programmierbare steuereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56184730A JPS5886650A (ja) 1981-11-18 1981-11-18 ブログラマブル・コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5886650A true JPS5886650A (ja) 1983-05-24

Family

ID=16158355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56184730A Pending JPS5886650A (ja) 1981-11-18 1981-11-18 ブログラマブル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5886650A (ja)

Similar Documents

Publication Publication Date Title
JPS60262204A (ja) プログラマブル・コントロ−ラ
US5042002A (en) Programmable controller with a directed sequencer
JPH0223882B2 (ja)
EP0098172B1 (en) Register control processing system
US5619734A (en) Programmable controller and method of operation thereof
JPS5886650A (ja) ブログラマブル・コントロ−ラ
JPS5897703A (ja) プログラマブル・コントロ−ラ
JPS59214907A (ja) プログラマブル・コントロ−ラ
US5886910A (en) Computer with a check function
GB2112974A (en) Monitoring interlock instructions for programmable controller
JPS6326889B2 (ja)
JPH07271994A (ja) 図形選択方法及び方式
JPS5899805A (ja) プログラマブル・コントロ−ラの図示式モニタ表示方式
JPS62251832A (ja) 電子計算機システム
JPS5931745B2 (ja) 未使用プログラム番号表示方式
JPS5894005A (ja) プログラマプル・コントロ−ラ
JPS5894011A (ja) プログラマブル・コントロ−ラ
JPS61201349A (ja) 処理デ−タ記憶装置
JP2727717B2 (ja) プログラマブルコントローラシステム
JPS58132809A (ja) プログラマブル・コントロ−ラ
JPH036658A (ja) 文字処理装置
JPH0916525A (ja) 検算機能付き電子計算機
JPS58159109A (ja) プログラマブル・コントロ−ラ
JPS6118788B2 (ja)
JPH0750460B2 (ja) グラフ表示装置