JPS60262204A - プログラマブル・コントロ−ラ - Google Patents

プログラマブル・コントロ−ラ

Info

Publication number
JPS60262204A
JPS60262204A JP59117253A JP11725384A JPS60262204A JP S60262204 A JPS60262204 A JP S60262204A JP 59117253 A JP59117253 A JP 59117253A JP 11725384 A JP11725384 A JP 11725384A JP S60262204 A JPS60262204 A JP S60262204A
Authority
JP
Japan
Prior art keywords
instruction
interlock
command
instructions
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59117253A
Other languages
English (en)
Inventor
Tadashi Inoue
忠 井上
Toshimi Matsuura
松浦　利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP59117253A priority Critical patent/JPS60262204A/ja
Priority to US06/742,308 priority patent/US4703414A/en
Priority to DE19853520510 priority patent/DE3520510A1/de
Publication of JPS60262204A publication Critical patent/JPS60262204A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13037—Tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/41—Servomotor, servo controller till figures
    • G05B2219/41249—Several slides along one axis

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、プログラマブル・コントローラに係り、特
にインターロック命令を含むユーザプログラムのデバッ
グの容易化を図るようにしたプログラマブル・コントロ
ーラに関する。
（発明の背景） 周知のように、プログラマブル・コントローラは、継電
器ラダーダイヤグラム式とフローチャート式に大別でき
る。
この欅のプログラマブル・コントローラには、ユーザ命
令の一種としてインターロック命令およびインターロッ
ククリア命令が定０８れていて、インターロック命令お
よびクリア命令に挾まれた命令群の実行時に対し、その
インターロックの条件の成否に応じて出力を禁止するよ
うにしたインターロック処理機能を有している。［立方
電機（株）発行の製品カタログ参照。例えば昭和５８年
８月付のプログラマブル・コントローラＳＹＳＭＡＣの
第１０頁および昭和５８年１月付のプログラマブル・コ
ントローラＳＹＳＭＡＣＭ’ｌＲの第５０頁］ 上記インターロック命令を含むプログラム例をソースプ
ログラムとなる継電器ラダーダイヤグラムの形で第７図
△に示しており、第７図Ｂはそのプログラムをニーモニ
ツクを用いたオブジェクトプログラムの形で現したプロ
グラムリストである。
両図において、「ＩＬ」はインターロック命令を、「■
１−Ｃ」はインターロッククリア命令をそれぞれ示す。
このプログラムにおいてはＩＬ命令はアドレス１００に
設定され、ＩＬＣ命令はアドレス１１２に設定されてお
り、この両命令に挾まれたプログラム△はインターロッ
ク命令の制御対象となっている。
アドレス１００のＩＬ命令のインターロック条件の成否
は第７図Ａの接点５１．５３または接点５２．５３の論
理積が１″かＯ゛′かで決定される。つまり、論理積が
“１″のとぎは、インターロック条件は成立せずプログ
ラムΔのＯＵＴ命令、ＭＯＶ命令は通常通り実行される
。しかし、論理積が′Ｏ″のどきは、インターロック条
件が成立しプログラムＡに含まれる出力を禁止してづべ
てＯＦＦするようにプログラム実行演算動作が切替えら
れる。
また、この種のプログラマブル・コントローラでは、ユ
ーザ側で行なわれるプログラムデバッグ等を目的とした
モニタ機能を備える。
このモニタ機能は、種々の方式により実現されるが、何
れの方式にても、モニタ対象としであるユーザ命令が特
定されると、そのユーザ命令が実行されるとき、そのユ
ーザ命令の実行に関連した制御データ（そのユーザ命令
で使っている入出力信８の論理状態、そのユーザ命令が
タイマ／カウンタ命令である場合にはタイマ／カウンタ
の数値データ、その命令により実行された論理演算の結
果であるパワーフローレジスタの論理等）をモニタデー
タとしてプログラムコンソールに転送して表示するよう
に構成されている。
このようなモニタ機能を利用して、例えばＯＬ＋ゴー２
１がＯＦＦしていて、その理由を調べる場合、ニー１１
は第７図Ａ、Ｂに示すラダーダイヤグラム。
プログラムリストおよび第８図に示すクロスリファレン
スリストを参照して０ＵＴ２１の入力条件として接点５
０の論理状態が関係することを知り、アドレス９５をモ
ニタ対象としてプログラムコンソールから入力する。
すると、ＬＤ　（５０）命令が実行されたとき、接点５
０の論理状態と、その命令を実行したときのパワーフロ
ーレジスタの論理状態とがモニタデータとしてプログラ
ムコンソールに転送され、それが表示される。
この表示を見てユーザは０ＵＴ２’１がＯＦＦしている
理由を知り、適宜な修正等を行なうことができる。
ところが、第７図Ａ　ｅｔｉよび第７図Ｂに示したよう
にインターロック命令で挾まれたプログラム△のＯＵＴ
命令や、ＭＯＶ命令等の出力相当命令をモニタする場合
、インターロック条件が不成立である場合は問題ないが
、インターロック条件が成立しプログラムＡ中の例えば
ＯＵＴ命令の出ツノ信号が１−べてＯＦＦされている場
合は、次のような問題がある。
インターロックによる出力禁止がかけられているとき、
例えば接点５７がＯＦ　Ｆ　”　Ｏ”であっても出力２
３がＯＦＦ”Ｏ”となる。このような場合、ＯＵＴ　（
２３）命令をモニタし、出力信号２３がＯＦ　Ｆ　”　
Ｏ”である原因を調べるべく、モニタ対象アドレスをデ
ィクリメントしてアドレス１０７のＬＤＮＯＴ　（５７
）命令についてモニタを行なう。
そのとき、ＬＤＮＯ−ｒ（５７）の実行時点でのパワー
フローレジスタの論理が０″であれば、Ｌｆ）ＮＯＴ　
（５７）命令と０ＵＴ（２３’）＃令との間の論理矛盾
がインターロック命令によるものだということが判る。
ところが、何が原因でインターロックによる出力禁止が
かかつているかは上記のモニタからは全（判らないため
、プログラムアドレスを順次ディクリメントしていき、
アドレス１００のＩＬ命令を児つ（プだし、さらにモニ
タ対象アドレスをディクリメントしてアドレス９つのＡ
ＮＤ　（５３）命令、アドレス９８の０Ｒ（５２）命令
およびアドレス９７のＬＤ（５１）命令をモニタするこ
とによって、始めてその原因が判るのである。
このように、インターロック命令を含むニー７ザプログ
ラムのデバッグをする場合に、従来から備えるモニタ機
能だけでは、原因究明に時間がかかる。特にインターロ
ック命令に挾まれたユーザプログラムの長さが長い場合
，あるいは複数のインターロック命令が使用されている
場合には、プログラムデバッグに相当の時間を要し、改
善が望まれていた。
（発明の目的） この発明は、インターロック命令を含むユーザプログラ
ムのデバッグ時間の短縮を図ることを目的とする。
（発明の構成と効果） 上記目的を達成するために、この発明は、プログラムコ
ンソールのキーボードに設けた所定キーの操作に応答し
てユーザプログラムメモリを検索する検索手段と；前記
検索手段の動作によりインターロック命令が検出された
とき、該インターロック命令の実行条件の成否に関係す
る一連のユーザ命令群をユーザプログラムメモリから抽
出する第１の命令抽出手段と；前記インターロック命令
と一連のユーザ命令群を記憶する第１の記憶手段と；前
記検索手段の動作により前記インターロック命令と対を
なすインターロッククリア命令が検出されるまでの間に
、インターロック命令とインターロッククリア命令で挾
まれたユーザ命令群の中から特定のユーザ命令をすべて
抽出する第２の命令抽出手段と；前記特定ユーザ命令を
そのアドレスとともに記憶する第２の記憶手段と：前記
第１の記憶手段に格納した前記インターロック命令と一
連のユーザ命令群を論理的に関連付けて外部に出力する
とともに、前記第２の記憶手段に格納した特定ユーザ命
令およびそのアドレスを外部に出力する出力処理手段と
を備えたことを特徴とする。
この構成によれば、プログラムコンソールのキーボード
に設けた所定キーの操作により、インターロック条件の
成否に係わる一連の命令群とインターロック命令および
インターロッククリア命令間のユーザ命令群の中の出力
命令や出力相当命令（ＭＯＶ命令、ＣＰＭ命令等）など
の特定の命令を外部出力できるようにしたので、従来か
ら備えるモニタ機能を利用してデバッグするのに比べて
かなりの時間短縮を図ることができる。
（実施例の説明） 第１図はこの発明の一実施例にかかるプログラマブル・
コントローラの基本構成を示すブロック図である。
このプログラマブル・コントローラは、中央処理装置（
ＣＰＵ）１を中心に構成され、ＣＰ　Ｕ’１の制御動作
を規定するシステムプログラムを格納するシステムプロ
グラムメモリ２と、例えば第７図Ａに示す如き継電器ラ
ダー図形式で表されるユーザプログラムが格納されるユ
ーザプログラムメモリ３と、外部入出力機器との信号授
受をなす入出力回路４と、ＣＰＵ１がシステムプログラ
ムに従って動作する際に各種可変データを一時格納する
とともに、ユーザプログラムメモリ３のアドレスを指定
するメモリポインタＭＰが設けられるワーキングメモリ
（ＲＡＭ＞５と、入出力回路４に対応した入出力データ
のバッファメモリとなる入出カメモリ６と、モニタ処理
等の周知のシステムサービス処理に加えてこの発明を実
施するためのプログラムコンソール７，８．１５よびプ
リンタ９とを備える。
プログラムコンソール７は簡易型のコンソールであり、
表示器７Ａおよびキーボード７Ｂと、これらとＣＰＵ１
を結ぶ制御回路７ｃとからなる。
コンソール８はグラフィックタイプのコンソールであり
、ディスプレイ装置（ＣＲＴ＞８Ａおよびキーボード７
Ｂと同様なキーボード８Ｂと、これらとＣＰＵ１を結ぶ
制御回路８Ｃとからなる。
プログラムコンソール７とプログラムコンソール８は、
そのキーボード７８．８８は同時には使用されることは
ないが、ユーザプログラムメモリ３に任意のユーザプロ
グラムを書込む際に使用されるほか、プログラム実行中
のモニタ指令を与え、これに応答してＣＰＵ１から供給
されるモニタデータが表示器７Ａに表示されるとともに
、後述する所定キーの操作に応答してＣＲＴ８Ａに一定
の表示がなされ、これがプリンタ９に印字出力される。
第２図は簡易型のプログラムコンソール７の操作パネル
の外観例を示している。同図に示すように、操作パネル
には表示器７Ａとキーボード７８□“オよびモード切替
えスイッチ２１等が設けられている。
表示器７Ａは上下２段に別れたアルファニューメゾイッ
ク表示器からなる。
またキーボード７Ｂは、ＩＬ全命令ＩＬＣ命令あるいは
ＭＯＶ命令などの各種命令コードに対応した命令コード
キーと、プログラムアドレスや入出力番号を入力するた
めのテンキーと、この発明を実施するために設けたＣＲ
Ｓキーおよびプリントキーを含み、モニタや検索あるい
は書込等のための各種ファンクションキーからなってい
る。
第３図はプログラマブル・コントローラの動作概要を示
すフローチャートである。
周知のように、プログラマブル・コントローラは、最初
のステップ１０でタイマヤカウンタなどの初期設定が行
われると、システムプログラムをＣＰＵ１が実行するこ
とにより、ステップ２０のシステムサービス処理、ステ
ップ３０の入力更新処理、ステップ４０のニーザブロタ
ラム処理およびステップ５０の出力更新処理をサイクリ
ックに行なうものである。
ステップ２０のシステムサービス処理では、プログラム
コンソール７あるいは８よりのキー人力に応答して、シ
ステムプログラムメモリ２に格納した適宜なシステムサ
ービス処理プログラムを読み出すとともに、キー操作に
応じたユーザプログラムメモリ３のアドレスがＲＡＭ５
に設けたメモリポインタＭＰに設定され、これによって
表示器７Ａにモニタ対象の命令語やアドレスを表示する
モニタ処理あるいはユーザプログラムの修正等の各種の
動作（システムサービス）が行なわれる。
加えてこの発明においては、第４図および第５図に示す
システムサービス処理が行なわれる。これはＩＬ平キー
ＦＵＮキー、ＣＲＳキーおよびプリントキーの操作に応
答して、ＩＬ全命令条件成否に係わる一連のユーザ命令
群およびＩＬ全命令ＩＬＣ命令間に存在するＯＵＴ命令
や出力相当命令（ＭＯＶ命令、ＣＭＰ命令など）をＣＲ
Ｔ８Ａに表示出力するとともに、プリンタ９に印字出力
する処理である。
ステップ３０の入力更新処理の動作は、入出力回路４の
入力ポートに与えられる入力データを一括して入出カメ
モリ６の所定エリアに書込む動作である。
ステップ４０のユーザプログラム処理の動作は、ユーザ
プログラムメモリ３からユーザ命令を順次読出し、各ユ
ーザ命令に従って入出カメモリ６に格納されている入出
力データを参照して演算処理をし、その処理結果に基づ
いて入出カメモリ６の所定の出力データを更新する動作
である。
ステップ５０の出力更新の動作は、入出カメモリ６の所
定エリアの出力データを一括して入出力回路４の出力ポ
ートに送出する動作である。
次に、第４図および第５図に示すフローチャートに従っ
て、この発明に係るシステムサービス処理のルーチンを
説明する。
第４図に示すフローチャートは、ＩＬ平キーＣＲＳキー
が操作された場合に対する処理ルーチンである。
プログラムカウンタＭＰには、他のシステムサービス処
理においてプログラムアドレスがセットされており、ス
テップ４００ではそのプログラムアドレスからスタート
し、ユーザプログラムメモリ３から１命令を読取る。
ステップ４０１では読出した１命令がＥＮＤ命令である
か否かを判断する。その判断結果がＹＥＳであれば他の
キー人力処理あるいはステップ３０へ移行し、また判断
結果がＮｏであればステップ４０２に進みＩＬ全命令あ
るか否かを判断する。
ステップ４０２の判断結果がＮＯであればメモリポイン
タＭＰを歩進して（ステップ４０３）、ステップ４００
に進む。
このようにステップ４００からステップ４０３までのル
ーチンを繰り返し実行することによって、ユーザプログ
ラムメモリ３から１つの１．Ｌ命令を検索する。
ステップ４０２でＩＬ全命令検索されるとステップ４０
４に進み、ＩＬ全命令条件成立に係わるユーザ命令群を
検索する。これは、第７図Ａ、Ｂの例で説明すると、メ
モリポインタＭＰをディクリメントしながら、ユーザプ
ロゲラ、ムメモリ３か””　６０　Ｕ　Ｔ　（２１）□
。１、−ｔ、、、ｍｔ：ｓａするＬＤ（５１’）命令、
ＯＲ（５２）命令およびＡＮＤ　（５３）命令がＩＬ全
命令条件成立に係わるユーザ命令群であるとして、メモ
リポインタＭＰをインクリメントしながらＬＤ（５１）
命令、０Ｒ（５２）命令、ＡＮＤ　（５３）命令および
ｒＬ全命令逐一読出し、次のステップ４０５でこれらを
ＲＡＭ５に格納する。
次いで、ステップ４０８でＩＬＣ命令が検出されるまで
、あるいはステップ４０９でＥＮＤ命令が検出されるま
での間、メモリポインタＭＰを歩進しながらくステップ
４０６）　、ユーザプログラムメモリから命令を順次読
出しくステップ４０７）、ＯＵＴｍ令や出力相当命令（
ＭＯＶ命令、　ＣＭＰ命令など）を検出しくステップ４
１０）、これをＲＡＭ５に格納する（ステップ４１０）
。
第７図Ａ、Ｂの例で言えば、このステップ４０５からス
テップ４１０までのルーチンによって、０ＵＴ（２２）
命令、ＯＵＴ　（２３＞命令みよびＭＯＶ　（３，４）
命令がユーザプログラムメモリ３から抽出され、これら
がＲＡＭ３に格納された訳である。
ステップ４０８でＩＬＣ命令が検出されると、あるいは
ステップ４０９でＥＮＤ命令が検出されると、ステップ
４１２に進み、ＣＲＴ８Ａへの表示出力およびプリンタ
９への印字出力の処理が行なわれる。
ここで行なわれる出力処理は、ステップ４０５のルーチ
ンでＲＡＭ５に格納した各ユーザ命令を論理的に関連付
【プで、例えば第７図Ａで示すラダー図で言えば、ＩＬ
全命令含む１、回路を作成し、またステップ４１１でＲ
ＡＭ５に格納した０ＵＴ（２２）ＲＩ令、ＯＵＴ　（２
３）命令およびＭＯｖ（３，４＞命令をプログラムアド
レスと関連付【プで、ＣＲＴ８Ａおよびプリンタ９に１
出力す−るのである。その結果、ＣＲＴ８Ａとプリンタ
９には、第６図に示す如きフォーマットで、デバッグに
必要なすべての情報が出力されるのである。
なお、ステップ４１０のルーチンでは、ＩＬ全命令ＩＬ
Ｃ命令間に存在するすべてのＯＵＴ命令および出力相当
命令を検索するようにしたが、このルーチンにおいてＯ
ＵＴ命令のみ、あるいは出力相当命令のみを検索するよ
うにすることもできる。
この′場合には、ＩＬ主キーＯＵＴキーとＣＲＳキーと
をこの順序で操作すれば、ＯＵＴ命令のすべてが検索さ
れる。また、ＩＬ主キーＭＯＶキーとＣＲＳキーとをこ
の順序で操作すればＭＯＶ命令のみが検索されることに
なるのである。
また、ステップ４１２のルーチンでは、プリントキーが
操作されたときにのみプリンタ９への印字出力がなされ
るようにすることもできる。
以上は、１つのＩＬ全命令ついての処理であるが、第５
図に示すフローチャートはユーザプログラムに複数のＩ
Ｌ全命令存在し、これらすべてについて上述と同様な処
理を行なう場合を示している。
同図において、最初のステップ５００では、ユーザプロ
グラムメモリ３の先頭アドレスにメモリポインタＭＰを
セットする。
ステップ５０１からステップ５０４では、メモリポイン
タＭＰの歩進によってユーザプログラムメモリ３から１
命令ずつ読出し、ＩＬ命令とＥＮＤ命令の検出を行なう
。
ＥＮＤ命令が検出されるとくステップ５０２）、ユーザ
プログラムの終了ということで、他のキー人力処理ある
いはステップ３０へ移行する。
またＩＬ命令が検出されると（ステップ５０３）、ステ
ップ５０５．５０６の処理を行なう。このステップ５０
５と５０６における処理は、ステップ４０４．４．０５
における処理と同様である。
次いでステップ５０７，５０８および５０９では、メモ
リポインタＭＰを歩進しながらユーザプログラムメモリ
３から一命令ずつ読出し、ＩＬＣ命令が検出されるとス
テップ５０４を介してステップ５０１に進み、次のｒＬ
命令を読み出すルーチンに移行する。
また、続出した命令がＩＬＣ命令でな（プればステップ
５１０を介してステップ５１１に進む。
：′１ ステップ５１１では、ステップ５０８で読出した命令が
ＯＵＴ命令であるかあるいは出力相当命令（ＭＯＶ命令
、ＣＭＰ命令など）であるか否かを判断する。その判断
結果、Ｎｏであればステップ５０７に進み、次の命令を
読み出す。また判断結果がＹＥＳであればそのＯＵ　Ｔ
’命令あるいは出力相当命令をＲＡＭ５に格納しくステ
ップ５１３）、ステップ５０７に進む。
このようにして、１つのＩＬ命令が検出されると（ステ
ップ５０３）　、そのＩＬ命令についての処理が行なわ
れるとともに（ステップ５０５．５０６）、そのＩＬ命
令とこれと対をなすＩＬＧ命令間に存在するすべてのＯ
ＵＴ命令と出力相当命令が検出され（ステップ５０７〜
ステツプ５１２）、これがステップ５１０でＥＮＤ命令
が検出されるまで繰り返される。
ステップ５１０でＥＮＤ命令が検出されると、ステップ
５１３に進み、前述と同様にしてＣＲＴ８Ａやプリンタ
９への出力処理が行なわれ、他のキー人力処理あるいは
ステップ３０に進む。
なお、ステップ５１１のルーチンでは、ステップ４１０
と同様にして、０ｔＪＴ命令のみ、あるいは出力相当命
令のみを検索するようにすることもできる。
また、ステップ５１３のルーチンでは、プリントキーが
操作されたときにのみプリンタ９への印字出力がなされ
るようにすることもできる。
以上の説明では、ユーザプログラムは第７図Ａに示した
如きラダー図形式のものとして説明したが、この発明は
これに限定されるものではなく、例えばフローチャート
式に記述されるユーザプログラムにも適用できる。また
、デバッグ情報はＣＲ７表示装置とプリンタに出力する
ようにしたが、これはＣＲ７表示装置への表示出力のみ
、あるいはプリンタへの印字用ツノのみとするようにし
ても良いことは勿論である。
【図面の簡単な説明】
第１図はこの発明の一実施例に係るプログラマブル・コ
ントローラを示す基本構成図、第２図は簡易型プログラ
ム＝Ｉンソールの操作パネルの一例を示す外観図、第３
図はプログラマブル・コントローラの全体的な動作を示
すフローチャート、第４図はこの発明に係るシステムサ
ービス処理の一実施例を示すフローチャート、第５図は
他の実施例を示すフローチャート、第６図はデバッグ情
報として出力される内容を示す図、第７図Ａ、Ｂはイン
ターロック命令を含んだユーザプログラム例をラダー図
形式で示す図、第８図はデバッグ時に使用されるクロス
リファレンスリストである。 １・・・・・・ＣＰＵ ２・・・・・・システムプログラムメモリ５・・・・・
・ワーキングメモリ ３・・・・・・ユーザプログラムメモリ４・・・・・・
入出力回路 ６・・・・・・入出カメモリ ７・・・・・・簡易型プログラムコンソール７Ａ・・・
表示器 ７Ｂ・・・キーボード ８・・・・・・グラフィック型プログラムコンソール８
Δ・・・ＣＲＴ ９・・・・・・プリンタ 第６図 第７図（Ａン １ 第７図（Ｂ） 第８図

Claims (1)

    【特許請求の範囲】
  1. （１）プログラムコンソールのキーボードに設けた所定
    キーの操作に応答してユーザプログラムメモリを検索す
    る検索手段と； 前記検索手段の動作によりインターロック命令が検出さ
    れたとき、該インターロック命令の実行条件の成否に関
    係する一連のユーザ命令群をユーザプログラムメモリか
    ら抽出する第１の命令抽出手段と； 前記インターロック命令と一連のユーザ命令群を記憶す
    る第１の記憶手段と； 前記検索手段の動作により前記インターロック命令と対
    をなすインターロッククリア命令が検出されるまでの間
    に、インターロック命令とインターロッククリア命令で
    挾まれたユーザ命令群の中から特定のユーザ命令をすべ
    て抽出する第２の命令抽出手段と： 前記特定ユーザ命令をそのアドレスとともに記憶する第
    ２の記憶手段と； 前記第１の記憶手段に格納した前記インターロック命令
    と一連のユーザ命令群を論理的に関連付けて外部に出力
    するとともに、前記第２の記憶手段に格納した特定ユー
    ザ命令およびそのアドレスを外部に出力する出力処理手
    段とを備えたことを特徴とするプログラマブル・コント
    ローラ。
JP59117253A 1984-06-07 1984-06-07 プログラマブル・コントロ−ラ Pending JPS60262204A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59117253A JPS60262204A (ja) 1984-06-07 1984-06-07 プログラマブル・コントロ−ラ
US06/742,308 US4703414A (en) 1984-06-07 1985-06-07 Programmable controller
DE19853520510 DE3520510A1 (de) 1984-06-07 1985-06-07 Programmierbare steuereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59117253A JPS60262204A (ja) 1984-06-07 1984-06-07 プログラマブル・コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS60262204A true JPS60262204A (ja) 1985-12-25

Family

ID=14707181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59117253A Pending JPS60262204A (ja) 1984-06-07 1984-06-07 プログラマブル・コントロ−ラ

Country Status (3)

Country Link
US (1) US4703414A (ja)
JP (1) JPS60262204A (ja)
DE (1) DE3520510A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286304A (ja) * 1990-04-02 1991-12-17 Hitachi Ltd プロセス制御方法及び制御用コントローラ
JPH04127301A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd プログラマブルコントローラの制御方法
US5581759A (en) * 1990-04-02 1996-12-03 Hitachi, Ltd. Apparatus and method for controlling a system process

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941081A (en) * 1985-06-03 1990-07-10 Microfast Controls Corp. Interrupt zone in rung of ladder program in programmable controller
JPS6286407A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
FR2641878A1 (fr) * 1988-12-28 1990-07-20 Nicolai Jean Pierre Systeme de controle et de commande par visualisation de synoptiques sur un terminal graphique intelligent d'un procede automatise
US5068821A (en) * 1989-03-27 1991-11-26 Ge Fanuc Automation North America, Inc. Bit processor with powers flow register switches control a function block processor for execution of the current command
US5276811A (en) * 1989-06-30 1994-01-04 Icom, Inc. Method for emulating programmable logic controller by exchanging information between debug program which emulates I/O devices and ladder logic program
US5243511A (en) * 1989-06-30 1993-09-07 Icom, Inc. Method and apparatus for block move re-addressing in ladder logic programs
US4991076A (en) * 1989-06-30 1991-02-05 Icom Inc. Method and apparatus for creating custom displays for monitoring ladder logic programs
US5127099A (en) * 1989-06-30 1992-06-30 Icom, Inc. Method and apparatus for securing access to a ladder logic programming and monitoring system
US5349518A (en) * 1989-06-30 1994-09-20 Icom, Inc. Method and apparatus for symbolic ladder logic programming with automatic attachment of addresses
US5267145A (en) * 1989-06-30 1993-11-30 Icom, Inc. Method and apparatus for program navigation and editing for ladder logic programs by determining which instructions reference a selected data element address
JPH03113510A (ja) * 1989-09-27 1991-05-14 Fanuc Ltd 数値制御装置のデータローディング方法
DE69024298T2 (de) * 1989-09-29 1996-06-13 Mazda Motor System zum automatischen Erstellen eines sequentiellen Steuerprogramms
JP2508872B2 (ja) * 1990-02-27 1996-06-19 三菱電機株式会社 プログラマブルコントロ―ラの制御方法
JP2654707B2 (ja) * 1990-03-24 1997-09-17 トヨタ自動車株式会社 複数ｐｃの並列制御装置
US5321829A (en) * 1990-07-20 1994-06-14 Icom, Inc. Graphical interfaces for monitoring ladder logic programs
US5237652A (en) * 1990-11-30 1993-08-17 Mcmanus Kirby L Programming system for programmable logic controller
JP3142595B2 (ja) * 1991-03-30 2001-03-07 マツダ株式会社 生産設備の制御システム設計支援及び故障診断方法
JPH07319512A (ja) * 1994-05-26 1995-12-08 Fanuc Ltd プログラマブル・ロジック・コントローラ
JP3041959B2 (ja) * 1995-12-15 2000-05-15 オムロン株式会社 プログラマブル・コントローラ
DE10028140A1 (de) * 2000-06-07 2001-12-20 Siemens Ag Verfahren zur Organisation des Ablaufs elektronisch gesteuerter Schaltvorgänge

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303990A (en) * 1976-07-01 1981-12-01 Gulf & Western Industries, Inc. Programmable controller using microprocessor
US4200916A (en) * 1976-07-01 1980-04-29 Gulf & Western Industries, Inc. Programmable controller using microprocessor
US4314329A (en) * 1980-02-04 1982-02-02 Cincinnati Milacron Inc. Method and apparatus for using a computer numerical control to control a machine cycle of operation
DE3242631A1 (de) * 1981-11-18 1983-05-26 Omron Tateisi Electronics Co., Kyoto Programmierbare steuereinrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286304A (ja) * 1990-04-02 1991-12-17 Hitachi Ltd プロセス制御方法及び制御用コントローラ
US5581759A (en) * 1990-04-02 1996-12-03 Hitachi, Ltd. Apparatus and method for controlling a system process
JPH04127301A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd プログラマブルコントローラの制御方法

Also Published As

Publication number Publication date
US4703414A (en) 1987-10-27
DE3520510C2 (ja) 1989-05-03
DE3520510A1 (de) 1986-05-22

Similar Documents

Publication Publication Date Title
JPS60262204A (ja) プログラマブル・コントロ−ラ
US4683549A (en) Sequence control method and apparatus
JPH0223882B2 (ja)
JPH0588832A (ja) 操作ガイド画面表示方法
JPS60237535A (ja) コマンド入力制御方式
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
EP0200222A2 (en) Word processor with automatic typewriter mode
JPS642180Y2 (ja)
JPH044279Y2 (ja)
JPS6225213B2 (ja)
GB2112974A (en) Monitoring interlock instructions for programmable controller
JPH08263245A (ja) プログラマブル表示器の表示画面作成装置
JPS58105302A (ja) プログラマブル・コントロ−ラの図示式プログラミング装置
JPH0228757A (ja) 文書作成装置
JPS58221405A (ja) プログラマブル・コントロ−ラ
JPH0546220A (ja) 数値制御装置
JPS62251832A (ja) 電子計算機システム
JPH0610434Y2 (ja) 小型電子式計算機
JPS5897703A (ja) プログラマブル・コントロ−ラ
JPH0377522B2 (ja)
JPS6295603A (ja) プログラマブル・コントロ−ラ
JPS5979352A (ja) 制御装置
JPS6217782B2 (ja)
JPS58132809A (ja) プログラマブル・コントロ−ラ
JPH01152099A (ja) プロット状況表示機能を有するｘｙプロッタ