JPH1187258A

JPH1187258A - 半導体装置の製造方法

Info

Publication number: JPH1187258A
Application number: JP24402597A
Authority: JP
Inventors: Seigo Abe; 征吾安部; Koji Kimura; 幸治木村; Hiroshi Naruse; 宏成瀬
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-09-09
Filing date: 1997-09-09
Publication date: 1999-03-30

Abstract

(57)【要約】【課題】高エネルギーイオン注入による二次欠陥の発
生を抑制する。【解決手段】レジストを塗布し、ＰＥＰによりレジス
トを加工した後、３００ｋｅＶ以上の高エネルギーイオ
ン注入法によりレジストをマスクにして半導体基板中に
イオンを注入する。イオン注入後の最初の熱工程として
ラピッド・サーマル・アニール（ＲＴＡ）を実行する。
ラピッド・サーマル・アニール後に少なくとも１回ファ
ーネス・アニール（ＦＡ）を実行する。イオン注入時に
おけるイオンのドーズ量は、１×１０¹³ａｔｏｍｓ／ｃ
ｍ² 以上である。また、各アニールは、９００℃以上の
高温で行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、高エネルギーイオン注入による二次
欠陥を抑制するためのアニール技術に関する。

【０００２】

【従来の技術】従来、半導体基板の内部に不純物層を形
成する場合、半導体層や気相から半導体基板中へ不純物
を拡散させる不純物拡散法や、１００〜２００ｋｅＶの
加速エネルギーによりイオンを半導体基板中に注入する
低エネルギーイオン注入法などが用いられてきた。

【０００３】低エネルギーイオン注入法では、通常、イ
オン注入による半導体基板の結晶の損傷を回復するため
に、イオン注入後に高温長時間の熱処理（アニール）が
行われる。

【０００４】ここで、低エネルギーイオン注入法を用い
た場合、図９に示すように、結晶の損傷（×印）は、半
導体基板１１の表面部に形成される。よって、図１０に
示すように、アニールを行うと、結晶の損傷の回復は、
半導体基板１１の内部から表面部に向かって進行するた
め、イオン注入による過剰格子間原子は、表面シンクへ
消滅し、最終的に半導体基板１１の結晶の損傷は、完全
に回復する。

【０００５】一方、近年では、３００ｋｅＶ以上の加速
エネルギーによりイオンを半導体基板内部の深い位置に
注入する高エネルギーイオン注入法が実用化されてい
る。高エネルギーイオン注入法は、イオンを半導体基板
内部の深い位置に注入できるため、横方向の拡散を抑え
つつ半導体基板内部の深い位置に不純物層を形成できる
という利点がある。

【０００６】しかし、高エネルギーイオン注入法を用い
た場合、図１１に示すように、結晶の損傷（×印）は、
半導体基板１１の内部の深い位置に形成される。よっ
て、図１２に示すように、アニールを行うと、結晶の損
傷の回復は、半導体基板１１の内部及び表面部の双方か
ら進行していくことになり、イオン注入による過剰格子
間原子は、半導体基板１１内部に残存し、最終的に、半
導体基板１１には、棒状欠陥や、転位ループとしての二
次欠陥が残留してしまう。

【０００７】なお、二次欠陥は、特に、イオン注入のド
ーズ量が１×１０¹³ａｔｏｍｓ／ｃｍ² 以上になると発
生する可能性が高くなる。また、従来、高エネルギーイ
オン注入後のアニールには、数分〜数十分の高温長時間
のＦＡ（Furnace Anneal）が用いられている。ＦＡを用
いると、過剰格子間原子により転位が成長する領域を長
時間かけて通過することになるため、転位が十分に成長
し、接合リークを引き起こし易くなる。

【０００８】

【発明が解決しようとする課題】このように、従来は、
３００ｋｅＶ以上の加速エネルギーによりイオンを半導
体基板内部の深い位置に注入する場合、イオン注入後に
アニールを行っても、半導体基板の結晶の損傷が十分に
回復せず、二次欠陥が残留する欠点がある。

【０００９】本発明は、上記欠点を解決すべくなされた
もので、その目的は、高エネルギーイオン注入後のアニ
ールにおいて、半導体基板の二次欠陥の発生を最大限に
抑制し得る半導体装置の製造方法を提供することであ
る。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、イオン注入法に
より半導体基板中にイオンを注入する工程と、前記イオ
ン注入後の最初の熱工程としてラピッド・サーマル・ア
ニール（ＲＴＡ）を実行する工程と、前記ラピッド・サ
ーマル・アニール（ＲＴＡ）後に少なくとも１回ファー
ネス・アニール（ＦＡ）を実行する工程とを備えてい
る。

【００１１】また、３００ｋｅＶ以上の加速エネルギー
を用いる高エネルギーイオン注入法を用いれば、前記半
導体基板中の深い位置に不純物層を形成できる。前記イ
オン注入法におけるイオンのドーズ量を、１×１０¹³ａ
ｔｏｍｓ／ｃｍ² 以上に設定しても、前記半導体基板に
二次欠陥の発生を抑制できる。

【００１２】前記ラピッド・サーマル・アニール（ＲＴ
Ａ）及び前記ファーネス・アニール（ＦＡ）は、共に、
９００℃以上の高温で行われる。前記ラピッド・サーマ
ル・アニール（ＲＴＡ）は、前記イオン注入直後に行っ
てもよいし、前記イオン注入後、数工程を経た後に行っ
てもよい。

【００１３】

【発明の実施の形態】以下、図面を参照しながら、本発
明の半導体装置の製造方法について詳細に説明する。図
１は、本発明の半導体装置の製造方法の主要部である不
純物層の形成工程を示している。

【００１４】本発明は、例えば、３００ｋｅＶ以上の加
速エネルギーを用いた高エネルギーイオン注入を行った
後、最初に行われる熱工程をＲＴＡ（Rapid Thermal An
neal）とし、このＲＴＡを行った後に少なくとも１回の
ＦＡ（Furnace Anneal）を行う点を特徴とする（ステッ
プＳＴ５〜ＳＴ６）。

【００１５】即ち、本発明では、イオン注入により半導
体基板内の深い位置にイオンを注入した後、第１段階と
して、ＲＴＡを実行する。ＲＴＡは、数秒〜数十秒、９
００℃以上の高温短時間の熱処理（アニール）であり、
過剰格子間原子により転位が成長する領域を短時間で通
過するため、熱平衡による空孔濃度の増加により過剰格
子間原子を消滅させることができる。この後、第２段階
として、ＦＡを実行する。ＦＡは、数分〜数十分、９０
０℃以上の高温長時間の熱処理（アニール）であり、第
１段階のＲＴＡ後に形成される微小二次欠陥を回復させ
る。

【００１６】本発明によれば、イオン注入による結晶欠
陥の回復を、イオン注入後の最初の熱工程であるＲＴＡ
と、その後、連続又は間隔をおいて行われるＦＡとによ
り実現している。よって、半導体基板内における二次欠
陥の発生を抑制でき、高性能な半導体素子を短い工程で
形成することができるようになる。

【００１７】図２乃至図６は、本発明の実施の形態に関
わる製造方法を示している。まず、図２に示すように、
半導体基板（例えば、シリコン基板）１１を用意する。
半導体基板１１は、例えば、面方位（１００）、ボロン
濃度約２．０×１０¹⁵ａｔｏｍｓ／ｃｍ³ 、酸素濃度約
１．５×１０¹⁸ａｔｏｍｓ／ｃｍ³ のＰ型基板を用い
る。次に、熱酸化を行い、半導体基板１１上に厚さが約
１００ｎｍの熱酸化膜（例えば、シリコン酸化膜）１２
を形成する。

【００１８】次に、図３に示すように、熱酸化膜１２上
にレジスト１３を塗布する。この後、ＰＥＰ（写真蝕刻
工程）を行い、レジスト１３の所定位置に開口を設け
る。次に、図４に示すように、高エネルギーイオン注入
法を用い、レジスト１３をマスクにして、イオン１４を
注入し、半導体基板１１内の深い位置に過剰格子間原子
層１５を形成する。ここで、イオン注入は、３００ｋｅ
Ｖ以上（例えば、４００ｋｅＶ程度）の加速エネルギー
を用い、また、イオンは、ボロン、ドーズ量は、約１×
１０¹⁴ａｔｏｍｓ／ｃｍ² 、注入角度は、約７°とす
る。この後、レジスト１３は、剥離される。

【００１９】次に、図５に示すように、二次欠陥の抑制
と活性化のためのＲＴＡを行い、不純物活性化層１６を
形成する。ＲＴＡの条件は、例えば、温度約１０５０
℃、時間約２０秒、昇温レート約２００℃／秒で、窒素
雰囲気中で行うものとする。このＲＴＡでは、過剰格子
間原子により転位が成長する領域を短時間で通過するた
め、熱平衡による空孔濃度の増加により過剰格子間原子
が消滅する。

【００２０】次に、図６に示すように、図５に示す工程
に連続して又は間隔をあけて、ＦＡを行い、不純物層１
７を形成する。ＦＡの条件は、例えば、温度約９５０
℃、時間約３０分、昇温レート約８℃／分で、窒素雰囲
気中で行うものとする。このＦＡを実行することによ
り、ＲＴＡ後に形成される微小二次欠陥を回復させるこ
とができる。

【００２１】上述の製造方法によれば、イオン注入によ
る結晶欠陥の回復を、イオン注入後の最初の熱工程であ
るＲＴＡと、その後、連続又は間隔をおいて行われるＦ
Ａとにより実現している。よって、半導体基板内におけ
る二次欠陥の発生を抑制でき、高性能な半導体素子を短
い工程で形成することができる。

【００２２】図７は、図１の製造方法の第１変形例を示
している。この製造方法は、ＰＥＰ及びイオン注入工程
を複数回繰り返して実行し、半導体基板内に複数の過剰
格子間原子層を形成した後、アニール工程を行う点に特
徴を有する（ステップＳＴ１〜ＳＴ６）。

【００２３】なお、各過剰格子間原子層は、互いに同一
導電型のイオンを含んでいてもよいし、又は互いに異な
る導電型のイオンを含んでいてもよい。また、アニール
工程は、イオン注入後に最初に行われるＲＴＡ（Rapid
Thermal Anneal）と、ＲＴＡ後に少なくとも１回行われ
るＦＡ（Furnace Anneal）とから構成される（ステップ
ＳＴ５〜ＳＴ６）。

【００２４】本変形例においても、イオン注入による結
晶欠陥の回復を、イオン注入後の最初の熱工程であるＲ
ＴＡと、その後、連続又は間隔をおいて行われるＦＡと
により実現している。よって、半導体基板内における二
次欠陥の発生を抑制でき、高性能な半導体素子を短い工
程で形成することができるようになる。

【００２５】図８は、図１の製造方法の第２変形例を示
している。この製造方法は、ＰＥＰ及びイオン注入工程
を実行し、半導体基板内に過剰格子間原子層を形成した
後、直ちにＲＴＡを行うことなく、他の工程（熱工程を
除く）を行った後にＲＴＡを行う点に特徴を有する（ス
テップＳＴ１〜ＳＴ６）。

【００２６】なお、ＲＴＡ後には、ＲＴＡに連続して又
は他の工程を経た後に、少なくとも１回のＦＡが行われ
る（ステップＳＴ５〜ＳＴ６）。本変形例においても、
イオン注入による結晶欠陥の回復を、イオン注入後の最
初の熱工程であるＲＴＡと、その後、連続又は間隔をお
いて行われるＦＡとにより実現している。よって、半導
体基板内における二次欠陥の発生を抑制でき、高性能な
半導体素子を短い工程で形成することができるようにな
る。

【００２７】

【発明の効果】以上、説明したように、本発明の半導体
装置の製造方法によれば、次のような効果を奏する。高
エネルギーイオン注入を行った後の結晶欠陥の回復を、
イオン注入後の最初の熱工程であるＲＴＡと、その後、
連続又は間隔をおいて行われるＦＡとにより実現してい
る。よって、半導体基板内における二次欠陥の発生を抑
制でき、高性能な半導体素子を短い工程で形成すること
ができるようになる。

【図面の簡単な説明】

【図１】本発明の製造方法の主要部を示す図。

【図２】本発明の実施の形態に関わる製造方法の一工程
を示す図。

【図３】本発明の実施の形態に関わる製造方法の一工程
を示す図。

【図４】本発明の実施の形態に関わる製造方法の一工程
を示す図。

【図５】本発明の実施の形態に関わる製造方法の一工程
を示す図。

【図６】本発明の実施の形態に関わる製造方法の一工程
を示す図。

【図７】図１の製造方法の第１変形例を示す図。

【図８】図１の製造方法の第２変形例を示す図。

【図９】従来の製造方法の一工程を示す図。

【図１０】従来の製造方法の一工程を示す図。

【図１１】従来の製造方法の一工程を示す図。

【図１２】従来の製造方法の一工程を示す図。

【符号の説明】

１１：半導体基板、１２：熱酸化膜、１３：レジスト、１４：イオン、１５：過剰格子間原子層、１６：不純物活性化層、１７：不純物層。

Claims

【特許請求の範囲】

【請求項１】イオン注入法により半導体基板中にイオ
ンを注入する工程と、前記イオン注入後の最初の熱工程
としてラピッド・サーマル・アニールを実行する工程
と、前記ラピッド・サーマル・アニール後に少なくとも
１回ファーネス・アニールを実行する工程とを具備する
ことを特徴とする半導体装置の製造方法。
【請求項２】前記イオン注入法は、３００ｋｅＶ以上
の加速エネルギーを用いる高エネルギーイオン注入法で
あることを特徴とする請求項１記載の半導体装置の製造
方法。
【請求項３】前記イオン注入法におけるイオンのドー
ズ量は、１×１０¹³ａｔｏｍｓ／ｃｍ² 以上であること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】前記ラピッド・サーマル・アニール及び
前記ファーネス・アニールは、共に、９００℃以上の高
温で行われることを特徴とする請求項１記載の半導体装
置の製造方法。
【請求項５】前記ラピッド・サーマル・アニールは、
前記イオン注入直後に行われることを特徴とする請求項
１記載の半導体装置の製造方法。