JPH0729845A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0729845A JPH0729845A JP19693393A JP19693393A JPH0729845A JP H0729845 A JPH0729845 A JP H0729845A JP 19693393 A JP19693393 A JP 19693393A JP 19693393 A JP19693393 A JP 19693393A JP H0729845 A JPH0729845 A JP H0729845A
- Authority
- JP
- Japan
- Prior art keywords
- implantation
- semiconductor device
- substrate
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造にあたり、必要とされるド
ーズ量を確保しつつ、低ドーズ注入を行った場合と同様
に残留欠陥の少ない拡散層が得られる不純物拡散方法を
提供する。 【構成】 単結晶Ｓｉ基板１について次の順序で処理を
行う。Ａｓ+ を注入エネルギー４０ｋｅＶ、ドーズ量
３×１０15ｃｍ-2で注入してアモルファス層２を形成さ
せる、８５０℃、３０分の炉体アニールを施し、アモ
ルファス層２を再結晶化させる、再びＡｓ+ を注入エ
ネルギー４０ｋｅＶ、ドーズ量３×１０15ｃｍ-2で注入
してアモルファス層３を形成させる、９００℃、６０
分の炉体アニールを施し活性化する。表面より約０．０
７μｍの深さに、透過型電子顕微鏡では観測困難な若干
の残留欠陥４が発生する。
ーズ量を確保しつつ、低ドーズ注入を行った場合と同様
に残留欠陥の少ない拡散層が得られる不純物拡散方法を
提供する。 【構成】 単結晶Ｓｉ基板１について次の順序で処理を
行う。Ａｓ+ を注入エネルギー４０ｋｅＶ、ドーズ量
３×１０15ｃｍ-2で注入してアモルファス層２を形成さ
せる、８５０℃、３０分の炉体アニールを施し、アモ
ルファス層２を再結晶化させる、再びＡｓ+ を注入エ
ネルギー４０ｋｅＶ、ドーズ量３×１０15ｃｍ-2で注入
してアモルファス層３を形成させる、９００℃、６０
分の炉体アニールを施し活性化する。表面より約０．０
７μｍの深さに、透過型電子顕微鏡では観測困難な若干
の残留欠陥４が発生する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、詳しくは、半導体の不純物拡散プロセス技術に
関する。
に関し、詳しくは、半導体の不純物拡散プロセス技術に
関する。
【０００２】
【従来の技術】半導体装置製造において、不純物拡散領
域の形成は近年イオン注入が主流となっている。半導体
基板に対してイオン注入を行うと、基板表面から注入条
件によって決定される深さまで一様にアモルファス化さ
れる。このアモルファス化は、注入時のチャネリングを
抑えて浅い注入不純物分布を形成するのに役立ち、また
熱処理時には容易に再結晶化され、活性化率も高くする
効果を持つ。
域の形成は近年イオン注入が主流となっている。半導体
基板に対してイオン注入を行うと、基板表面から注入条
件によって決定される深さまで一様にアモルファス化さ
れる。このアモルファス化は、注入時のチャネリングを
抑えて浅い注入不純物分布を形成するのに役立ち、また
熱処理時には容易に再結晶化され、活性化率も高くする
効果を持つ。
【０００３】しかし、アモルファス層が形成される直下
の基板領域には、多量の微小欠陥が発生している。この
欠陥領域は回復しにくく、熱処理後に転位ループを形成
するようになる。これがいわゆるＡ／Ｃ界面近傍の残留
欠陥である。
の基板領域には、多量の微小欠陥が発生している。この
欠陥領域は回復しにくく、熱処理後に転位ループを形成
するようになる。これがいわゆるＡ／Ｃ界面近傍の残留
欠陥である。
【０００４】この領域は他の欠陥領域、例えば注入時の
投影飛程（Ｒｐ）近傍に発生するものに比して熱処理を
加えても消滅しにくい。また、注入起因で発生する欠陥
の中では一番基板深部に発生するものであり、接合位置
に接近してリーク電流の発生を招く。
投影飛程（Ｒｐ）近傍に発生するものに比して熱処理を
加えても消滅しにくい。また、注入起因で発生する欠陥
の中では一番基板深部に発生するものであり、接合位置
に接近してリーク電流の発生を招く。
【０００５】従来は比較的高温で熱処理ができたため、
この残留欠陥はそれほど大きく発生することはなく、ま
た発生しても不純物拡散により接合位置は欠陥位置に比
して十分深いところとなり、リーク電流の発生には結び
つかなかった。
この残留欠陥はそれほど大きく発生することはなく、ま
た発生しても不純物拡散により接合位置は欠陥位置に比
して十分深いところとなり、リーク電流の発生には結び
つかなかった。
【０００６】しかし今後、より高集積化が進と、熱拡散
防止の意味から、プロセスの低温化が促進される。この
場合、このＡ／Ｃ界面の残留欠陥は、より顕著に発生す
るようになり、また接合位置も浅くなるため欠陥発生位
置に接近する。この両者の効果により、接合リーク電流
は無視できないほどに増大する。浅い接合を得るために
は、この対策は欠陥の発生を抑えるしかないが、これと
いって決め手となる手段はなく、低温長時間アニールな
どが考えられている。しかし、これにしても不純物拡散
は起こり、浅い接合に形成するのは困難であると考えら
れる。
防止の意味から、プロセスの低温化が促進される。この
場合、このＡ／Ｃ界面の残留欠陥は、より顕著に発生す
るようになり、また接合位置も浅くなるため欠陥発生位
置に接近する。この両者の効果により、接合リーク電流
は無視できないほどに増大する。浅い接合を得るために
は、この対策は欠陥の発生を抑えるしかないが、これと
いって決め手となる手段はなく、低温長時間アニールな
どが考えられている。しかし、これにしても不純物拡散
は起こり、浅い接合に形成するのは困難であると考えら
れる。
【０００７】
【発明が解決しようとする課題】本発明は、低温熱処理
によって発生する残留欠陥の発生量を減らし、また発生
位置も接合位置と離れた基板表面側へと移し、この両者
の作用により、接合電流の発生を抑えようとするもので
ある。
によって発生する残留欠陥の発生量を減らし、また発生
位置も接合位置と離れた基板表面側へと移し、この両者
の作用により、接合電流の発生を抑えようとするもので
ある。
【０００８】上記〔従来の技術〕の項で述べたとおり、
Ａ／Ｃ界面起因の残留欠陥がリーク電流に及ぼす影響
は、その発生量および発生位置が問題となる。ここで、
Ａｓ+ 注入層の活性化について考える。Ａｓ原子はその
半径がＳｉのそれと近く、またＢＦ2 + 注入時のＦのよ
うな再結晶化を妨げる不純物もないために、活性化後の
残留欠陥の発生量自体は少ない。しかし、Ａｓ原子が質
量数７５と極めて重いために、より深い領域まで注入時
にアモルファス化される。これはＡ／Ｃ界面起因の残留
欠陥がより深い位置、即ち接合位置により近い位置に発
生することになり、リーク電流の増大を招く。
Ａ／Ｃ界面起因の残留欠陥がリーク電流に及ぼす影響
は、その発生量および発生位置が問題となる。ここで、
Ａｓ+ 注入層の活性化について考える。Ａｓ原子はその
半径がＳｉのそれと近く、またＢＦ2 + 注入時のＦのよ
うな再結晶化を妨げる不純物もないために、活性化後の
残留欠陥の発生量自体は少ない。しかし、Ａｓ原子が質
量数７５と極めて重いために、より深い領域まで注入時
にアモルファス化される。これはＡ／Ｃ界面起因の残留
欠陥がより深い位置、即ち接合位置により近い位置に発
生することになり、リーク電流の増大を招く。
【０００９】逆にＢＦ2 + 注入時の場合、アモルファス
層はＡｓ+ 注入時ほどは厚くならず、接合位置と欠陥位
置はＡｓ+ 注入層よりは接近しにくい。しかし、欠陥の
発生量自体はＡｓ+ 注入量よりも多く、やはりリーク電
流の増大につながる。以上から、リーク電流を抑えるた
めには、欠陥発生量を抑えつつ、その発生位置も浅くす
る必要があることがわかる。
層はＡｓ+ 注入時ほどは厚くならず、接合位置と欠陥位
置はＡｓ+ 注入層よりは接近しにくい。しかし、欠陥の
発生量自体はＡｓ+ 注入量よりも多く、やはりリーク電
流の増大につながる。以上から、リーク電流を抑えるた
めには、欠陥発生量を抑えつつ、その発生位置も浅くす
る必要があることがわかる。
【００１０】欠陥発生量に関しては活性化条件による依
存性が最も強いが、これが一定の場合は注入ドーズ量に
よって制御される。即ち、ドーズ量が少ないほど注入ダ
メージ少なく、微小欠陥の発生も減り最終的は残留欠陥
の密度は下がる。
存性が最も強いが、これが一定の場合は注入ドーズ量に
よって制御される。即ち、ドーズ量が少ないほど注入ダ
メージ少なく、微小欠陥の発生も減り最終的は残留欠陥
の密度は下がる。
【００１１】一例として、Ａｓ+ 注入層を６×１０15ｃ
ｍ-2、３×１０15ｃｍ-2で注入して活性化した層の形態
をＴＥＭ写真により調べたところ、６×１０15ｃｍ-2の
ドーズ量では転位ループ３１の発生が観察されるのに対
し、３×１０15ｃｍ-2のドーズ量では転位ループは発生
しないことがわかった。
ｍ-2、３×１０15ｃｍ-2で注入して活性化した層の形態
をＴＥＭ写真により調べたところ、６×１０15ｃｍ-2の
ドーズ量では転位ループ３１の発生が観察されるのに対
し、３×１０15ｃｍ-2のドーズ量では転位ループは発生
しないことがわかった。
【００１２】位置に関しては、アモルファス層厚が発生
位置深さとなるが、これは注入条件によって決定され
る。大きく効くのは注入エネルギーであるが、ドーズ量
依存も認められる。図４はＢＦ2 + をドーズ量を変えて
注入したときのＦ分布を、ＳＩＭＳ分析により求めた結
果を示すものである。
位置深さとなるが、これは注入条件によって決定され
る。大きく効くのは注入エネルギーであるが、ドーズ量
依存も認められる。図４はＢＦ2 + をドーズ量を変えて
注入したときのＦ分布を、ＳＩＭＳ分析により求めた結
果を示すものである。
【００１３】この図において矢印はＡ／Ｃ界面位置を示
しており、１×１０15ｃｍ-2・３×１０15ｃｍ-2の注入
ドーズ時には２つのピーク、５×１０14ｃｍ-2の注入ド
ーズ時には１つのピークが発生しているが、前者の２番
目のピーク、および後者のピークはＡ／Ｃ界面欠陥への
Ｆの偏析を示している。即ち、このピークの発生箇所が
残留欠陥発生位置となるが、低ドーズ化に伴い、浅い方
向へシフトしていることがわかる。つまり、アモルファ
ス層の厚みが低ドーズ化により薄くなり、これによって
欠陥発生位置が表面側に移行しているということにな
る。
しており、１×１０15ｃｍ-2・３×１０15ｃｍ-2の注入
ドーズ時には２つのピーク、５×１０14ｃｍ-2の注入ド
ーズ時には１つのピークが発生しているが、前者の２番
目のピーク、および後者のピークはＡ／Ｃ界面欠陥への
Ｆの偏析を示している。即ち、このピークの発生箇所が
残留欠陥発生位置となるが、低ドーズ化に伴い、浅い方
向へシフトしていることがわかる。つまり、アモルファ
ス層の厚みが低ドーズ化により薄くなり、これによって
欠陥発生位置が表面側に移行しているということにな
る。
【００１４】以上から、注入ドーズ量の低下は、Ａ／Ｃ
界面近傍の残留欠陥の発生量の低下、および発生位置の
表面側へのシフト（即ち接合位置と離す）に効果がある
ことがわかる。しかし、注入ドーズ量は拡散層の抵抗値
を決める重要な要素であり、通常の手法では必要以上に
下げることはできない。
界面近傍の残留欠陥の発生量の低下、および発生位置の
表面側へのシフト（即ち接合位置と離す）に効果がある
ことがわかる。しかし、注入ドーズ量は拡散層の抵抗値
を決める重要な要素であり、通常の手法では必要以上に
下げることはできない。
【００１５】本発明は、この問題点を解決し、必要とさ
れるドーズ量を確保しつつ、低ドーズ注入を行った場合
と同様な効果を得ようとするものである。
れるドーズ量を確保しつつ、低ドーズ注入を行った場合
と同様な効果を得ようとするものである。
【００１６】
【課題を解決するための手段】本発明は、イオン注入に
て拡散領域を形成するにあたり、必要とされるドーズ量
を連続的に注入せず、あるドーズ量まで注入した時点で
一度中断し、熱処理を加えて基板を再結晶化し、しかる
後に再び注入を再開するという工程を経ることを特徴と
している。
て拡散領域を形成するにあたり、必要とされるドーズ量
を連続的に注入せず、あるドーズ量まで注入した時点で
一度中断し、熱処理を加えて基板を再結晶化し、しかる
後に再び注入を再開するという工程を経ることを特徴と
している。
【００１７】基板がアモルファス化した領域に更に注入
を加えていくと、アモルファス層の厚みは増し、微小欠
陥も増大する。高ドーズ注入の場合はこれに相当し、既
述の問題が発生する。しかし、アモルファス化した基板
を一度熱処理を加えて単結晶化をはかった後に注入を続
けると、それ以降の注入ダメージは再び表面からの基板
アモルファス化に費やされるようになる。よって最終的
な注入ダメージの点からは、見かけ上これ以降の注入に
よる分は殆ど無視できる。即ち、実際に打ち込まれる不
純物イオンは高ドーズ注入であるが、注入ダメージとし
ては低ドーズ注入並に抑えることができる。
を加えていくと、アモルファス層の厚みは増し、微小欠
陥も増大する。高ドーズ注入の場合はこれに相当し、既
述の問題が発生する。しかし、アモルファス化した基板
を一度熱処理を加えて単結晶化をはかった後に注入を続
けると、それ以降の注入ダメージは再び表面からの基板
アモルファス化に費やされるようになる。よって最終的
な注入ダメージの点からは、見かけ上これ以降の注入に
よる分は殆ど無視できる。即ち、実際に打ち込まれる不
純物イオンは高ドーズ注入であるが、注入ダメージとし
ては低ドーズ注入並に抑えることができる。
【００１８】請求項１に記載の半導体装置の製造方法
は、１回の注入ドーズ量を抑え、その後の熱処理によっ
て基板の単結晶化し、何度か注入を行って必要ドーズ量
を得ようとするものである。ここでの熱処理は基板を固
相成長により再結晶化させるために行うものであり、注
入不純物の活性化は目的でない。逆に熱処理によって拡
散が発生すると問題となるので、Ａｓ+ 注入層であれば
８５０℃以下、ＢＦ2 + 注入層であれば８００℃以下の
低温処理として拡散を抑える。そして必要な注入ドーズ
量を注入し終えた後に、活性化のための熱処理を加え
る。
は、１回の注入ドーズ量を抑え、その後の熱処理によっ
て基板の単結晶化し、何度か注入を行って必要ドーズ量
を得ようとするものである。ここでの熱処理は基板を固
相成長により再結晶化させるために行うものであり、注
入不純物の活性化は目的でない。逆に熱処理によって拡
散が発生すると問題となるので、Ａｓ+ 注入層であれば
８５０℃以下、ＢＦ2 + 注入層であれば８００℃以下の
低温処理として拡散を抑える。そして必要な注入ドーズ
量を注入し終えた後に、活性化のための熱処理を加え
る。
【００１９】請求項２に記載の半導体装置の製造方法
は、注入分割回数を２回とし、かつ両注入の注入条件を
同一としたことを特徴とする。通常の拡散層形成、特に
Ｎ+ 層であれば、２回に分割してドーズ量が半分になれ
ば十分な効果が得られる。注入条件を同一にするのは、
注入処理レシピを統一してスループットを上げる効果が
ある。また、欠陥層発生深さを最も浅くするためには、
両注入ドーズ量を同一にするのが最良である。ここで、
１回の注入ドーズ量は基板アモルファス化臨界量以上に
設定するが、これは低温で再結晶化させ、これによって
発生する残留欠陥を極力抑えるためである。また、最終
的に活性化のための熱処理を加える際も、アモルファス
化されている方が活性化率が高くなる。
は、注入分割回数を２回とし、かつ両注入の注入条件を
同一としたことを特徴とする。通常の拡散層形成、特に
Ｎ+ 層であれば、２回に分割してドーズ量が半分になれ
ば十分な効果が得られる。注入条件を同一にするのは、
注入処理レシピを統一してスループットを上げる効果が
ある。また、欠陥層発生深さを最も浅くするためには、
両注入ドーズ量を同一にするのが最良である。ここで、
１回の注入ドーズ量は基板アモルファス化臨界量以上に
設定するが、これは低温で再結晶化させ、これによって
発生する残留欠陥を極力抑えるためである。また、最終
的に活性化のための熱処理を加える際も、アモルファス
化されている方が活性化率が高くなる。
【００２０】請求項３に記載の半導体装置の製造方法
は、２回の注入で注入エネルギーを変えることを特徴と
するが、これはトータルの注入プロファイルに２つのピ
ークを持たせ、活性化後に１条件注入よりも均一なプロ
ファイルを得られるようにすることが目的である。これ
は拡散層の低抵抗化に寄与する。また、最初低エネルギ
ー注入、後に高エネルギー注入とした場合、最初の注入
で発生する欠陥領域は、２番目の注入時に発生するアモ
ルファス領域内に含まれて消滅する。即ち、最終的な残
留欠陥をより減らすことが可能になる。
は、２回の注入で注入エネルギーを変えることを特徴と
するが、これはトータルの注入プロファイルに２つのピ
ークを持たせ、活性化後に１条件注入よりも均一なプロ
ファイルを得られるようにすることが目的である。これ
は拡散層の低抵抗化に寄与する。また、最初低エネルギ
ー注入、後に高エネルギー注入とした場合、最初の注入
で発生する欠陥領域は、２番目の注入時に発生するアモ
ルファス領域内に含まれて消滅する。即ち、最終的な残
留欠陥をより減らすことが可能になる。
【００２１】請求項４に記載の半導体装置の製造方法
は、本発明を実際の半導体装置に適用した例である。
は、本発明を実際の半導体装置に適用した例である。
【００２２】
【実施例】以下、請求項２，３に記載の製造方法の実施
例と、従来方法による比較例について図面を参照しつつ
説明する。
例と、従来方法による比較例について図面を参照しつつ
説明する。
【００２３】実施例１〔請求項２、図１（ａ）〜（ｄ）
を参照〕 単結晶Ｓｉ基板１にＡｓ+ を注入エネルギー４０ｋｅ
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。これに
よって表面より約０．０７μｍ程度の領域までアモルフ
ァス化され、アモルファス層２が形成される〔図１
（ａ）〕。
を参照〕 単結晶Ｓｉ基板１にＡｓ+ を注入エネルギー４０ｋｅ
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。これに
よって表面より約０．０７μｍ程度の領域までアモルフ
ァス化され、アモルファス層２が形成される〔図１
（ａ）〕。
【００２４】８５０℃、３０分の炉体アニール処理を
施す。アモルファス層２は再結晶化する。〔図１
（ｂ）〕。
施す。アモルファス層２は再結晶化する。〔図１
（ｂ）〕。
【００２５】再びＡｓ+ を注入エネルギー４０ｋｅ
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。再び同
じ深さまでアモルファス化され、アモルファス層３が形
成される。〔図１（ｃ）〕。
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。再び同
じ深さまでアモルファス化され、アモルファス層３が形
成される。〔図１（ｃ）〕。
【００２６】９００℃、６０分の炉体アニール処理を
施し活性化する。表面より約０．０７μｍの深さに、透
過型電子顕微鏡観察では観測困難な若干の結晶欠陥すな
わち残留欠陥４が発生する〔図１（ｄ）〕。
施し活性化する。表面より約０．０７μｍの深さに、透
過型電子顕微鏡観察では観測困難な若干の結晶欠陥すな
わち残留欠陥４が発生する〔図１（ｄ）〕。
【００２７】比較例１〔図２（ａ），（ｂ）を参照〕 以下の手順により、実施例１と同じ不純物分布を持つ拡
散層を作製する。
散層を作製する。
【００２８】単結晶Ｓｉ基板１１にＡｓ+ を注入エネ
ルギー４０ｋｅＶ、注入ドーズ量６×１０15ｃｍ-2で注
入する。これによって表面より約０．０８μｍ程度の領
域までアモルファス化され、アモルファス層１２が形成
される〔図２（ａ）〕。
ルギー４０ｋｅＶ、注入ドーズ量６×１０15ｃｍ-2で注
入する。これによって表面より約０．０８μｍ程度の領
域までアモルファス化され、アモルファス層１２が形成
される〔図２（ａ）〕。
【００２９】９００℃、６０分の炉体アニール処理を
施し活性化する。表面より約０．０８μｍの深さに結晶
欠陥（転位ループ）すなわち残留欠陥１３が発生する
〔図２（ｂ）〕。
施し活性化する。表面より約０．０８μｍの深さに結晶
欠陥（転位ループ）すなわち残留欠陥１３が発生する
〔図２（ｂ）〕。
【００３０】請求項２に記載の方法（図１）と従来方法
（図２）により作製した拡散層を比較すると従来方法に
よるものは、より深い領域に、より多く残留欠陥が発生
する。
（図２）により作製した拡散層を比較すると従来方法に
よるものは、より深い領域に、より多く残留欠陥が発生
する。
【００３１】実施例２〔請求項３、図３（ａ）〜（ｄ）
を参照〕 単結晶Ｓｉ基板２１にＡｓ+ を注入エネルギー３０ｋ
ｅＶ、注入ドーズ量３×１０15ｃｍ-2で注入する。これ
によって表面より約０．０６μｍ程度の領域までアモル
ファス化され、アモルファス層２２が形成される〔図３
（ａ）〕。
を参照〕 単結晶Ｓｉ基板２１にＡｓ+ を注入エネルギー３０ｋ
ｅＶ、注入ドーズ量３×１０15ｃｍ-2で注入する。これ
によって表面より約０．０６μｍ程度の領域までアモル
ファス化され、アモルファス層２２が形成される〔図３
（ａ）〕。
【００３２】８５０℃、３０分の炉体アニール処理を
施す。アモルファス化層は再結晶化する〔図３
（ｂ）〕。
施す。アモルファス化層は再結晶化する〔図３
（ｂ）〕。
【００３３】再びＡｓ+ を注入エネルギー４０ｋｅ
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。これに
よって表面より約０．０７μｍの深さまでアモルファス
化され、アモルファス層２３が形成される〔図３
（ｃ）〕。
Ｖ、注入ドーズ量３×１０15ｃｍ-2で注入する。これに
よって表面より約０．０７μｍの深さまでアモルファス
化され、アモルファス層２３が形成される〔図３
（ｃ）〕。
【００３４】９００℃、６０分の炉体アニール処理を
施し活性化する〔図３（ｄ）〕。
施し活性化する〔図３（ｄ）〕。
【００３５】以上のプロセスを経ると、請求項２に記載
の方法の場合よりも浅く、残留欠陥２４の少ない拡散層
を得ることができる。
の方法の場合よりも浅く、残留欠陥２４の少ない拡散層
を得ることができる。
【００３６】
【発明の効果】以上の説明で明らかなように、本発明は
イオン注入にて拡散領域を形成するにあたり、必要とさ
れるドーズ量を連続的に注入せず、あるドーズ量まで注
入した時点で一度中断し、熱処理を加えて基板を再結晶
化し、しかる後に再び注入を再開することを特徴とし、
以下の効果を奏することができるものである。請求項１
のプロセスを適用すれば、十分な不純物濃度を確保しつ
つ、残留欠陥の少ない拡散層を得ることができる。請求
項２のプロセスを適用すれば、プロセスの複雑化を最小
限の抑え、請求項１のプロセスによる効果を得ることが
できる。請求項３のプロセスを適用すれば、請求項１の
プロセスによる効果に加え、分布が均一でシート抵抗の
低い拡散層を得ることができる。請求項４の方法を適用
すれば、残留欠陥の少ない低抵抗で浅いソース／ドレイ
ン領域を持つ半導体装置を得ることができる。本発明
は、ＭＯＳトランジスタの製造に有効に応用することが
できる。
イオン注入にて拡散領域を形成するにあたり、必要とさ
れるドーズ量を連続的に注入せず、あるドーズ量まで注
入した時点で一度中断し、熱処理を加えて基板を再結晶
化し、しかる後に再び注入を再開することを特徴とし、
以下の効果を奏することができるものである。請求項１
のプロセスを適用すれば、十分な不純物濃度を確保しつ
つ、残留欠陥の少ない拡散層を得ることができる。請求
項２のプロセスを適用すれば、プロセスの複雑化を最小
限の抑え、請求項１のプロセスによる効果を得ることが
できる。請求項３のプロセスを適用すれば、請求項１の
プロセスによる効果に加え、分布が均一でシート抵抗の
低い拡散層を得ることができる。請求項４の方法を適用
すれば、残留欠陥の少ない低抵抗で浅いソース／ドレイ
ン領域を持つ半導体装置を得ることができる。本発明
は、ＭＯＳトランジスタの製造に有効に応用することが
できる。
【図１】本発明の実施例１における半導体装置製造プロ
セスの説明図であって、基板の断面図で示したものであ
る。
セスの説明図であって、基板の断面図で示したものであ
る。
【図２】従来方法による比較例１における半導体装置製
造プロセスの説明図であって、基板の断面図で示したも
のである。
造プロセスの説明図であって、基板の断面図で示したも
のである。
【図３】本発明の実施例２における半導体装置製造プロ
セスの説明図であって、基板の断面図で示したものであ
る。
セスの説明図であって、基板の断面図で示したものであ
る。
【図４】半導体基板にＢＦ2 + をドーズ量を変えて注入
したときのＦ分布を、ＳＩＭＳ分析により求めた結果を
示すグラフである。
したときのＦ分布を、ＳＩＭＳ分析により求めた結果を
示すグラフである。
１，１１，２１ 単結晶Ｓｉ基板 ２，３，１２，２２，２３ アモルファス層 ４，１３，２４ 残留欠陥 ３１ 転位ループ
Claims (4)
- 【請求項１】 半導体装置製造プロセスにおいて、不純
物拡散領域をイオン注入により形成するにあたり、イオ
ン注入後に注入不純物が拡散しない低温（Ａｓ+ で８５
０℃以下、ＢＦ2 + で８００℃以下）で熱処理を加え、
再び注入を行って熱処理する工程を繰り返し、必要な濃
度まで不純物を注入した後に、活性化のための熱処理
（Ａｓ+ で９００℃以上、ＢＦ2 + で８５０℃以上）を
加えることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体装置製造プロセスにおいて、不純
物拡散領域をイオン注入により形成するにあたり、注入
を同一条件にて２回に分けて行い（注入ドーズ量はアモ
ルファス化臨界ドーズ量以上：Ａｓ+ で２×１０14ｃｍ
-2、ＢＦ2 +で５×１０14ｃｍ-2）、かつ両注入間に不
純物の拡散が起こらない低温（Ａｓ+で８５０℃以下、
ＢＦ2 + で８００℃以下）で熱処理を加えて基板の再結
晶化をはかることを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体装置製造プロセスにおいて、不純
物拡散領域をイオン注入により形成するにあたり、注入
をエネルギーを変えて２回に分けて行い（注入ドーズ量
はアモルファス化臨界ドーズ量以上：Ａｓ+ で２×１０
14ｃｍ-2、ＢＦ2 + で５×１０14ｃｍ-2）、かつ両注入
間に不純物の拡散が起こらない低温（Ａｓ+ で８５０℃
以下、ＢＦ2 + で８００℃以下）で熱処理を加えて基板
の再結晶化をはかることを特徴とする半導体装置の製造
方法。 - 【請求項４】 請求項１の製造方法をソース／ドレイン
形成に適用することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19693393A JPH0729845A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19693393A JPH0729845A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729845A true JPH0729845A (ja) | 1995-01-31 |
Family
ID=16366079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19693393A Pending JPH0729845A (ja) | 1993-07-13 | 1993-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729845A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012107979A1 (ja) * | 2011-02-09 | 2012-08-16 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
| JP2013258288A (ja) * | 2012-06-13 | 2013-12-26 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法及びレーザアニール装置 |
-
1993
- 1993-07-13 JP JP19693393A patent/JPH0729845A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012107979A1 (ja) * | 2011-02-09 | 2012-08-16 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
| JP2012164921A (ja) * | 2011-02-09 | 2012-08-30 | Sumitomo Heavy Ind Ltd | レーザアニール方法及びレーザアニール装置 |
| CN103339712A (zh) * | 2011-02-09 | 2013-10-02 | 住友重机械工业株式会社 | 激光退火方法及激光退火装置 |
| JP2013258288A (ja) * | 2012-06-13 | 2013-12-26 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法及びレーザアニール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101137155B1 (ko) | 리트로그레이드 탄소 프로파일을 가지는 저결함 ｓｉ：ｃ 층 | |
| US5198371A (en) | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| JPH05144761A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| US6214707B1 (en) | Method of forming a doped region in a semiconductor substrate | |
| JPH08181085A (ja) | 半導体装置の製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| US6136672A (en) | Process for device fabrication using a high-energy boron implant | |
| JPH0729845A (ja) | 半導体装置の製造方法 | |
| JPH04130731A (ja) | 半導体集積回路装置の製造方法 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPH07273121A (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH06151348A (ja) | 半導体装置の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JP4073171B2 (ja) | 半導体装置の製造方法 | |
| JPH03201535A (ja) | 半導体装置とその製造方法 | |
| KR19990059071A (ko) | 반도체 소자의 제조 방법 | |
| JP2004055694A (ja) | 絶縁されたシリコン単結晶層を含む半導体基板の製造方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JPH0689869A (ja) | 半導体素子の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 |