JPH01309320A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01309320A JPH01309320A JP14106288A JP14106288A JPH01309320A JP H01309320 A JPH01309320 A JP H01309320A JP 14106288 A JP14106288 A JP 14106288A JP 14106288 A JP14106288 A JP 14106288A JP H01309320 A JPH01309320 A JP H01309320A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- implanted
- type impurity
- region
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 34
- -1 nitrogen ions Chemical class 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 18
- 230000003213 activating effect Effects 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- 238000000137 annealing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関するものであり、
特にシリコン半導体素子などにおける浅いＰ型接合の形
成に関するものである。
特にシリコン半導体素子などにおける浅いＰ型接合の形
成に関するものである。
第２図は、従来のシリコン半導体素子などにおける浅い
Ｐ型接合を形成する方法を示した工程断面図である。第
２図（ａ）において、シリコン半導体基板１上にシリコ
ン酸化膜２が形成され、さらにそのＬにパターン化され
たレジスト３が積層される。レジスト３に応じて設けら
れたシリコン酸化膜２の開口部にボロンなどのＰ型不純
物イオン４が注入される。その結果、第２図（ｂ）に示
すように、シリコン半導体基板１の表面にシリコン酸化
膜２の開口部に応じたＰ型不純物イオン注入領域５が形
成される。ボロンイオンＢ＋は質量が軽く捕捉されにく
いため、ボロンイオンＢ＋単体でイオン注入を行うとＰ
型不純物イオン注入領域５の深さが深くなってしまう。
Ｐ型接合を形成する方法を示した工程断面図である。第
２図（ａ）において、シリコン半導体基板１上にシリコ
ン酸化膜２が形成され、さらにそのＬにパターン化され
たレジスト３が積層される。レジスト３に応じて設けら
れたシリコン酸化膜２の開口部にボロンなどのＰ型不純
物イオン４が注入される。その結果、第２図（ｂ）に示
すように、シリコン半導体基板１の表面にシリコン酸化
膜２の開口部に応じたＰ型不純物イオン注入領域５が形
成される。ボロンイオンＢ＋は質量が軽く捕捉されにく
いため、ボロンイオンＢ＋単体でイオン注入を行うとＰ
型不純物イオン注入領域５の深さが深くなってしまう。
浅いＰ型不純物イオン注入領域５を得るためには、ボロ
ンの化合物イオン（たとえばフッ化化合物ＢＦ２＋、Ｂ
Ｆ＋など）をボロンイオンＢ＋単体の代わりにシリコン
半導体基板１上に注入する。化合物の実効質量は単体の
ボロンイオンＢ＋より大きいので注入の投影飛程が小さ
くなり、Ｐ型不純物イオン注入領域５の深さが浅くなる
。また別の方法として、Ｐ型不純物イオン４の注入前に
シリコン半導体基板１にシリコンやゲルマニウムなどの
イオンを１．０×１０１５個／ ｃｉ以上注入し、シリ
コン半導体基板１の結晶構造を乱し、非晶質化する。そ
の後、ボロンイオンＢ＋を１０ｋｅＶ程度の低エネルギ
ーで注入するとシリコン結晶の周期性によるイオンチャ
ネリング現象が抑えられ、ボロンイオンＢはシリコン半
導体基板１の比較的浅い領域で捕捉され、Ｐ型不純物イ
オ”ン注入領域５の深さが浅くなる。
ンの化合物イオン（たとえばフッ化化合物ＢＦ２＋、Ｂ
Ｆ＋など）をボロンイオンＢ＋単体の代わりにシリコン
半導体基板１上に注入する。化合物の実効質量は単体の
ボロンイオンＢ＋より大きいので注入の投影飛程が小さ
くなり、Ｐ型不純物イオン注入領域５の深さが浅くなる
。また別の方法として、Ｐ型不純物イオン４の注入前に
シリコン半導体基板１にシリコンやゲルマニウムなどの
イオンを１．０×１０１５個／ ｃｉ以上注入し、シリ
コン半導体基板１の結晶構造を乱し、非晶質化する。そ
の後、ボロンイオンＢ＋を１０ｋｅＶ程度の低エネルギ
ーで注入するとシリコン結晶の周期性によるイオンチャ
ネリング現象が抑えられ、ボロンイオンＢはシリコン半
導体基板１の比較的浅い領域で捕捉され、Ｐ型不純物イ
オ”ン注入領域５の深さが浅くなる。
以上のような工程を経ても第２図（Ｃ）においてレジス
ト３除去後、このようなＰ型不純物イオン注入領域５に
熱処理を行うと、ボロンイオンＢ＋の活性化と同時に再
分布が起こりＰ型不紳物イオン注入領域５より深いＰ型
不純物拡散領ｉｉｉ！６が形成される。
ト３除去後、このようなＰ型不純物イオン注入領域５に
熱処理を行うと、ボロンイオンＢ＋の活性化と同時に再
分布が起こりＰ型不紳物イオン注入領域５より深いＰ型
不純物拡散領ｉｉｉ！６が形成される。
このように、大量生産向きの通常の類アニールなどによ
りＰ型不純物イオン４の活性化のための熱処理を行うと
、ボロンの再分布が起こりＰ型接合の深さが深くなって
しまう。また、再分布を抑制するためにラビッドサーマ
ルアニールなどという熱処理工程があるが大量生産向き
ではない。
りＰ型不純物イオン４の活性化のための熱処理を行うと
、ボロンの再分布が起こりＰ型接合の深さが深くなって
しまう。また、再分布を抑制するためにラビッドサーマ
ルアニールなどという熱処理工程があるが大量生産向き
ではない。
従来の半導体装置の製造方法は以上のように構成されて
いるので、浅いＰ型接合を形成するために、Ｐ型不純物
イオン注入直後の投影飛程を小さくする工程を設けても
、注入Ｐ型不純物イオンを活性化させるための通常の類
アニールなどの高温熱処理工程において、Ｐ型不純物イ
オンの再分布が起こり、Ｐ型接合の深さが深くなるとい
う問題点があった。
いるので、浅いＰ型接合を形成するために、Ｐ型不純物
イオン注入直後の投影飛程を小さくする工程を設けても
、注入Ｐ型不純物イオンを活性化させるための通常の類
アニールなどの高温熱処理工程において、Ｐ型不純物イ
オンの再分布が起こり、Ｐ型接合の深さが深くなるとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たちので、注入されたＰ型不純物イオンの活性化のため
の熱処理が通常の大量生産向きの類アニールなとでも、
浅いＰ型接合を形成することができる半導体装置の製造
方法を得ることを目的とする。
たちので、注入されたＰ型不純物イオンの活性化のため
の熱処理が通常の大量生産向きの類アニールなとでも、
浅いＰ型接合を形成することができる半導体装置の製造
方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、窒素イオンを
半導体層中の所望の深さに注入する工程と、Ｐ型不純物
イオンを前記半導体層中に前記所望の深さより浅く注入
する工程と、前記Ｐ型不純物イオンを熱処理により活性
化する工程とを含むものである。
半導体層中の所望の深さに注入する工程と、Ｐ型不純物
イオンを前記半導体層中に前記所望の深さより浅く注入
する工程と、前記Ｐ型不純物イオンを熱処理により活性
化する工程とを含むものである。
この発明における半導体層中に注入された窒素イオンは
、熱処理による活性化の工程において、窒素イオンより
浅く注入されたＰ型不純物イオンの再分布を抑制する。
、熱処理による活性化の工程において、窒素イオンより
浅く注入されたＰ型不純物イオンの再分布を抑制する。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による浅いＰ型接合を形成する
方法を示した工程断面図である。
図はこの発明の一実施例による浅いＰ型接合を形成する
方法を示した工程断面図である。
第１図（ａ）において、シリコン半導体基板１上にシリ
コン酸化膜２が形成され、さらにその上にパターン化さ
れたレジスト３が積層される。レジスト３に応じて設け
られたシリコン酸化！！！２の開口部に窒素イオン７が
注入される。第１図（ｂ）において、シリコン半導体基
板１の表面にシリコン酸化膜２の開口部に応じた窒素イ
オン注入領域８が形成される。窒素イオンの注入量は１
０１３〜１ｏ１４個／ ｃｉ程度であり、またその注入
エネルギーは、最大濃度分布を持つ深さを決定する投影
飛程が、後工程で注入されるＰ型不純物イオンの投影飛
程をわずかに越えるような値に設定される。第１図（Ｃ
）において、Ｐ型不純物イオンである例えばボロンイオ
ンＢ＋を前述した従来の技術を用いて浅く注入する。こ
れにより第１図（ｄ）に示すように、窒素イオン注入領
域８より浅いＰ型不純物イオン注入領域５が形成される
。また、レジスト３を除去する。第１図（ｅ）において
、Ｐ型不純物イオン４であるボロンイオンＢ＋の活性化
のために例えば８００〜１０００℃の類アニールなどの
熱処理を行うと、ボロンイオンＢ＋の濃度勾配に対応し
たシリコン半導体基板１内部への拡散、再分布によるＰ
型頭域の拡張が、注入した窒素イオン７のシリコン半導
体基板１表面方向への速い拡散により補償、抑制さ−れ
浅い領域でのボロンイオンＢ＋の活性化のみが達成され
る。このようにしてＰ型不純物イオン注入領域５と同程
度の、浅いＰ型不純物イオン拡散領域６が形成される。
コン酸化膜２が形成され、さらにその上にパターン化さ
れたレジスト３が積層される。レジスト３に応じて設け
られたシリコン酸化！！！２の開口部に窒素イオン７が
注入される。第１図（ｂ）において、シリコン半導体基
板１の表面にシリコン酸化膜２の開口部に応じた窒素イ
オン注入領域８が形成される。窒素イオンの注入量は１
０１３〜１ｏ１４個／ ｃｉ程度であり、またその注入
エネルギーは、最大濃度分布を持つ深さを決定する投影
飛程が、後工程で注入されるＰ型不純物イオンの投影飛
程をわずかに越えるような値に設定される。第１図（Ｃ
）において、Ｐ型不純物イオンである例えばボロンイオ
ンＢ＋を前述した従来の技術を用いて浅く注入する。こ
れにより第１図（ｄ）に示すように、窒素イオン注入領
域８より浅いＰ型不純物イオン注入領域５が形成される
。また、レジスト３を除去する。第１図（ｅ）において
、Ｐ型不純物イオン４であるボロンイオンＢ＋の活性化
のために例えば８００〜１０００℃の類アニールなどの
熱処理を行うと、ボロンイオンＢ＋の濃度勾配に対応し
たシリコン半導体基板１内部への拡散、再分布によるＰ
型頭域の拡張が、注入した窒素イオン７のシリコン半導
体基板１表面方向への速い拡散により補償、抑制さ−れ
浅い領域でのボロンイオンＢ＋の活性化のみが達成され
る。このようにしてＰ型不純物イオン注入領域５と同程
度の、浅いＰ型不純物イオン拡散領域６が形成される。
なお、ボロンイオンＢ＋以外のＰ型不純物イオン４およ
びそれらの化合物についてもこの発明は同様に適用でき
る。また、上記実施例では、窒素イオン７の注入をボロ
ンイオンＢ＋の注入前に行ったが、窒素イオン７の注入
をボロンイオンＢ＋の注入後に行っても良く、同様の効
果を奏する。
びそれらの化合物についてもこの発明は同様に適用でき
る。また、上記実施例では、窒素イオン７の注入をボロ
ンイオンＢ＋の注入前に行ったが、窒素イオン７の注入
をボロンイオンＢ＋の注入後に行っても良く、同様の効
果を奏する。
（発明の効果〕
以上のようにこの発明によれば、半導体層中に注入され
た窒素イオンは、窒素イオンより浅く注入されたＰ型不
純物イオンの熱処理工程での再分布を抑制するので、注
入されたＰ型不純物イオンの活性化のための熱処理が通
常の大量生産向きの類アニールでも、浅いＰ型接合を形
成することができる半導体装置の製造方法を得ることが
できる。
た窒素イオンは、窒素イオンより浅く注入されたＰ型不
純物イオンの熱処理工程での再分布を抑制するので、注
入されたＰ型不純物イオンの活性化のための熱処理が通
常の大量生産向きの類アニールでも、浅いＰ型接合を形
成することができる半導体装置の製造方法を得ることが
できる。
第１図はこの発明の一実施例によるＰ型接合の形成方法
を示す工程断面図、第２図は従来のＰ型接合の形成方法
を示す工程断面図である。 図において、１はシリコン半導体基板、４はＰ型不純物
イオン、５はＰ型不純物イオン注入領域、６はＰ型不純
物イオン拡散領域、７は窒素イオン、８は窒素イオン注
入領域である。 なお、各図中同一符号は同一または相当部分を示す。
を示す工程断面図、第２図は従来のＰ型接合の形成方法
を示す工程断面図である。 図において、１はシリコン半導体基板、４はＰ型不純物
イオン、５はＰ型不純物イオン注入領域、６はＰ型不純
物イオン拡散領域、７は窒素イオン、８は窒素イオン注
入領域である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）半導体装置の製造方法であって、 窒素イオンを半導体層中の所望の深さに注入する工程と
、 Ｐ型不純物イオンを前記半導体層中に前記所望の深さよ
り浅く注入する工程と、 前記Ｐ型不純物イオンを熱処理により活性化する工程と
を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14106288A JPH01309320A (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14106288A JPH01309320A (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309320A true JPH01309320A (ja) | 1989-12-13 |
Family
ID=15283362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14106288A Pending JPH01309320A (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309320A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514902A (en) * | 1993-09-16 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor |
| US6300664B1 (en) | 1993-09-02 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| KR100477940B1 (ko) * | 2002-07-30 | 2005-03-18 | 동부아남반도체 주식회사 | 반도체 소자의 얇은 접합 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263274A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-07 JP JP14106288A patent/JPH01309320A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263274A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300664B1 (en) | 1993-09-02 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| US6521527B1 (en) | 1993-09-02 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| US5514902A (en) * | 1993-09-16 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor |
| US6475887B1 (en) | 1993-09-16 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| KR100477940B1 (ko) * | 2002-07-30 | 2005-03-18 | 동부아남반도체 주식회사 | 반도체 소자의 얇은 접합 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| KR100203129B1 (ko) | 소오스/드레인 접합 잔류 결함 제거방법 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPS59119761A (ja) | 半導体装置の製造方法 | |
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JPH03138927A (ja) | 半導体装置の製造方法 | |
| JPH0582743A (ja) | 半導体素子の製造方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPS6294926A (ja) | 半導体装置の製造方法 | |
| JPS6221264A (ja) | 半導体装置の製造方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| JPS6057619A (ja) | 半導体装置の製造方法 | |
| JPH0290516A (ja) | 半導体装置の製造方法 | |
| JPH03190221A (ja) | 半導体装置の製造方法 | |
| JPS61253865A (ja) | 半導体装置の製造方法 | |
| JPH01161713A (ja) | 半導体装置の製造方法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
| JPH04155971A (ja) | 半導体装置 | |
| JPS6165426A (ja) | 半導体装置の製造方法 |