JP3912956B2 - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法 Download PDFInfo
- Publication number
- JP3912956B2 JP3912956B2 JP2000151532A JP2000151532A JP3912956B2 JP 3912956 B2 JP3912956 B2 JP 3912956B2 JP 2000151532 A JP2000151532 A JP 2000151532A JP 2000151532 A JP2000151532 A JP 2000151532A JP 3912956 B2 JP3912956 B2 JP 3912956B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- substrate
- slip
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
この発明はシリコン基板(シリコンウェハ)の製造方法に関するものであり、特に高温熱処理の際にシリコン基板に発生するスリップを抑制する方法に関するものである。
【0002】
【従来の技術】
半導体装置の製造工程ではIG(Intrinsic Gettering)、LOCOS(Local Oxidation of Silicon)、ウェルドライブ、酸化などの熱処理が、拡散炉やRTP(Rapid Thermal Process)を用いて800℃から1200℃程度の温度範囲で行われる。このような熱処理においてはシリコン基板の自重による応力や、シリコン基板面内の温度不均一性に起因する応力によって結晶がすべり面に沿って変形する、所謂スリップが発生する。スリップは通常シリコン基板の裏面から表面に向かって成長する。スリップがシリコン基板裏面から表面に達するまで成長すると肉眼でもスリップラインとして観察できるようになるが、スリップ成長の初期段階はX線トポグラフによって観察することが可能である。スリップがシリコン基板表面まで達すると表面に数ミクロンの段差が生じ、フォトリソグラフィー工程におけるDOF(Depth of Focus)を低下させたり、素子の活性領域を横切ることによって接合のリーク電流を増大させる。またスリップによるそりが大きくなるとシリコン基板が割れる場合もあり、スリップは歩留まり低下の大きな原因の一つになっている。近年特にシリコン基板の200mm以上の大口径化に伴い、これらの熱処理においてスリップは従来以上に大きな問題となってきており、スリップの発生を抑制することが重要になっている。
【0003】
単結晶のシリコン基板は熱処理装置との接触部で機械的なストレスやわずかな衝撃を受けると非晶質になり、この部分を核にして転位が発生する。転位の成長に伴って結晶がすべり面に沿って変形していきスリップが成長する。一般に結晶は最密面上で最密方向に最もすべりやすい。シリコン単結晶の場合のすべり面は(111)面である。したがって(100)面シリコン基板でオリエンテーションフラットの方向が(110)方向の場合は、スリップはオリエンテーションフラットと平行な方向に発生しやすい。スリップは(100)面と約55度の角度で伸びている。
【0004】
現在半導体集積回路製造には主にCZ法(チョクラルスキー法)で製造されたシリコン基板が使用されている。CZ法は多結晶シリコンを石英るつぼ内で溶融させ、シリコン溶融液を回転しながら引き上げるものであり、石英るつぼから溶融する酸素が通常5〜20×1017atoms/cm3程度シリコン結晶内に格子間酸素として含まれる。スリップはシリコン基板の自重により発生するせん断応力(Shear Stress)が転位を酸素固着から開放する応力(Releasing Stress:τr)よりも大きくなったときに成長していくので、シリコン結晶内の格子酸素はスリップの成長に大きな影響を及ぼす。τrは温度(T)と格子間酸素濃度(Oi)に関連しており、以下の式で表わされることが知られている。
τr=1.28×10-13×Oi×exp(0.215/kT) (MPa)
【0005】
前式においてkはボルツマン定数である。したがって酸素の含有量が少ないシリコン基板ほどスリップが成長しやすくなる。またせん断応力は温度によらず一定であるが、τrは上記の式より温度の増加に伴って減少するために、熱処理温度が高くなるほどスリップが発生しやすくなる。
【0006】
スリップ抑制の観点からは、シリコン基板中の酸素濃度は高いほうが好ましいが、酸素濃度が10×1017atoms/cm3以上のシリコン結晶では熱処理時に酸素がシリコン酸化物としてシリコン結晶中に析出する。その際の体積膨張による応力によって素子形成領域に微視的な転位を発生させ、リーク電流の増加など素子特性の劣化を引き起こすために、現在の半導体集積回路製造に使用されるシリコン結晶はMCZ法(磁場印加CZ法)などの技術を用いて低酸素濃度化をはかったシリコン基板が主流になっており、スリップが発生しやすい状況になっている。
【0007】
前記スリップを抑制する従来の技術には大きく2つの方向がある。スリップを抑制する従来技術の第1の方向は熱処理装置、熱処理方法の改善である。スリップは転位の成長によって結晶がすべり面に沿ってずれることによって成長していくが、転位は基板と熱処理装置との接触部分、例えば拡散炉の石英ボートと基板裏面の接触部分で結晶が機械的な衝撃による非晶質になる部分を起点にして発生する。したがってこの接触部分を滑らかにして微視的に点接触になっている部分を面接触にすることで応力が分散されて転位を発生しにくくすることが可能である。
【0008】
またシリコン基板の自重により発生するせん断応力(Shear Stress)を基板保持方法を最適化(1点で保持せず複数点で保持)することにより低減させることによって転位の成長を抑制することが可能である。シリコン基板の自重により発生するせん断応力を最小にするためには基板中心部から基板半径の約0.7倍の部分の円周上を保持することが有効であることが示されている。
【0009】
さらに転位は熱処理中の基板面内の温度不均一に起因する熱ストレスによっても成長が助長される。通常の縦形バッチ式拡散炉の場合、基板保持ボートを炉心管内に挿入していく場合と昇温時は基板の中心部の温度が基板外周部の温度よりも低くなっており、逆に基板保持ボートを炉心管から引き出していく場合と降温時は基板外周部の温度が基板中心部の温度よりも低くなっている。この時の温度差は数十℃から数百℃に達し、この温度差による圧縮応力によってスリップが成長する。したがって熱処理中の基板面内の温度不均一性を低減し熱ストレスを減らすことによってスリップを抑制することが可能である。このための具体的な方法として、基板を保持しているボートを熱処理炉に出し入れする際の速度を遅くすること、ボートの溝間隔を広げて保持されている基板間隔を広くすること、熱処理炉の昇温、降温レートを下げることなどが有効である。
【0010】
スリップを抑制する従来技術の第2の方向は基板強度の改善である。シリコン基板裏面の外周部を保護膜で覆って単結晶を機械的な衝撃から保護して転位核の発生を抑制することが可能である。保護膜としてはシリコン窒化膜、シリコン酸化膜、シリコンオキシナイトライド膜などが用いられる。
【0011】
従来技術において考案されている基板強度改善のための他の方法はシリコン基板の外周部に発生する転位部のシリコンに固着して転位の成長を抑制しうる元素を導入するものである。
【0012】
例えば特開平9−190954号公報にはシリコン基板の外周部10mm以下の領域に1×1018〜1×1020atoms/cm3の酸素(O)イオンを注入して、更に窒素雰囲気中で熱処理を施すことによって前記当該領域に1×108〜1×1010個/cm3の多面体の酸素析出物を形成してスリップの成長を抑制する方法が示されている。図3はこの公報におけるシリコン基板の断面図である。図中、101はシリコン基板、102は酸素イオン注入領域を意味する。
【0013】
特開平7−86291号公報にはシリコン基板の外周部5mmの領域をフォトリソグラフィーで開口し、1×1015atoms/cm3以上の窒素(N)イオンを注入して、高温で数時間の熱処理によって窒素イオン拡散領域を形成することによってスリップの成長を抑制する方法が示されている。図4はこの公報におけるシリコン基板の断面図である。図中、107は窒素イオン注入領域を意味する。
【0014】
特開平10−150048号公報には5〜20×1017atoms/cm3の酸素を含むシリコン基板において基板厚の1/2以下の領域に1〜3.3×1017個/cm3の炭素(C)を含有させた構造を基板の貼り合わせによって形成することによってスリップの成長を抑制する方法が示されている。図5はこの公報におけるシリコン基板の断面図である。図中、108は炭素イオン注入領域を意味する。
【0015】
これらの元素をシリコン結晶に導入すると、600℃程度以上の熱処理時にシリコン結晶中の転位を核としてクラスタ化し、転位部のシリコンに固着して転位を不動化するためにスリップの成長が抑制される。またシリコン基板のに発生する転位部のシリコンに固着しうる元素としては前記の酸素、窒素、炭素の他にホウ素(B)が知られている。
【0016】
従来技術において考案されている基板強度改善のための他の方法は半導体基中にスリップの成長をブロックする物理的なバリアを形成するものである。
例えば特開平5−62867号公報には基板周辺部に溝が形成された基板と平坦な基板を貼り合わせて基板内に空洞を設けることによってスリップの成長を抑制する方法が示されている。図6はこの公報におけるシリコン基板の断面図である。図中、109は空洞を意味する。
【0017】
特開平9−320912号公報には2枚の基板の一方にイオン注入層、サンドブラスト層、酸化膜層などの第三の層を形成し、平坦な基板と結晶軸方位を0〜90度の範囲でずらせて貼り合わせることによってスリップの成長を抑制する方法が示されている。図7はこの公報におけるシリコン基板の断面図である。図中、110は第三の層を意味する。
【0018】
前記の公報では基板内の空洞や第三の層によってスリップの成長が物理的にブロックされるためにスリップの成長が抑制される。スリップはすべり面に沿った一定の方向に成長していくので結晶の不連続面を設けることによってもスリップの成長が抑制される。
【0019】
【発明が解決しようとする課題】
スリップを抑制するために熱処理装置、熱処理シーケンスを最適化する従来の方法、すなわち基板と熱処理装置との接触領域の平坦化、基板保持方法の最適化は装置構造やボート構造の複雑化を伴い装置コストの増大、メンテナンスの煩雑化をもたらす。また熱処理中の基板面内の温度不均一性を低減し熱ストレスを減らすための従来の方法、すなわちボートの挿入引き出し速度の低速化、ボート溝間隔の拡大、熱処理炉の昇高温レートの低減は、処理枚数の低下を伴い、熱処理のスルートップを著しく低下させる問題がある。
【0020】
スリップを抑制するために従来技術において考案されているシリコン基板裏面の外周部または全体を保護膜で覆って転位核の発生を抑制する方法には保護膜の応力によって基板が反る問題、裏面の放熱、絶縁性の変化が他のプロセス、例えばプラズマエッチングなどに影響を及ぼす問題がある。また熱処理前の工程が多くなり基板コストの増大をもたらす。
【0021】
シリコン基板の周辺部の転位部のシリコンに固着して転位の成長を抑制しうる元素を導入する従来の方法は比較的簡易であり、効果も大きいが、以下の2点の問題点が挙げられる。
【0022】
本方法において転位部のシリコンに固着する際にポイントとなるのは導入した元素の転位部分でのクラスタ化のしやすさの他に導入された元素が転位部分にすみやかに拡散することである。すなわち、導入した元素がすみやかに拡散して転位部分に達しないと固着による転位成長抑制効果が低減する。もう一つの問題は1100℃程度以上の高温熱処理においては転位を酸素固着から開放する応力(Releasing Stress:τr)が小さくなるために酸素やホウ素の固着による転位の成長抑制効果が減少し、転位の成長を抑制できなくなることである。このような場合従来の技術で示されているシリコン基板中に空洞や第三の層などの物理的なバリアを形成してスリップをシリコン基板表面まで達しないようにすることが有効である。しかしこれらの構造シリコン基板内に形成するには溝のエッチングや基板の貼り合わせなど、煩雑な工程が必要で基板コストの増大をもたらす。
【0023】
前述した従来技術の問題点を鑑み、この発明の目的はシリコン基板の周辺部の転位部のシリコンに固着して転位の成長を抑制しうる元素を導入する方法において、基板コストの増大、スループットの低下をもたらすことなく、800℃から1100℃程度の熱処理時には転位部のシリコンに固着しうる元素をシリコン基板内の転位まですみやかに拡散させ、転位成長抑制効果を高めるとともに、1100℃以上の高温の熱処理において転位を酸素固着から開放する応力が低下し前記の固着の効果が減少する場合にもスリップの成長を抑制することである。
【0024】
【課題を解決するための手段】
前記の問題点を解決するためのこの発明の方法は、シリコン基板に、その裏面外周部の全部またはその一部に高温でシリコン化合物を形成しうる酸素を所定の深さの領域に注入する工程と、前記シリコン基板の裏面を基準として、前記所定の深さの領域上でかつ前記所定の深さの領域より浅い領域に結晶欠陥を誘起しうる砒素またはシリコンをイオン注入する工程と、前記シリコン基板の裏面を基準として、前記所定の深さの領域上にシリコン基板に発生する転移部のシリコンに固着して転移の成長を抑制しうるホウ素をイオン注入する工程とを任意の順で行うものである。
【0026】
イオン注入後、通常熱処理に付されるが、その際に、注入元素はイオン注入時に誘起された結晶欠陥と相互に作用しながら拡散する。この場合の拡散速度は空孔や格子間シリコンなどの点欠陥が平衡濃度の場合の拡散に比べて増速される。この増速拡散は点欠陥が再結合して平衡状態になるまで持続するものであり、過渡的な増速拡散(TED:Transient Enhanced Diffusion)として知られている。シリコン中のホウ素(B)は格子間シリコンと対になって増速拡散を引き起こす。この増速拡散の持続時間は、例えば700℃で20分、800℃で30分、900℃で10分、1000℃で30秒程度であり、低温ほど長い。
【0027】
シリコン基板にホウ素(B)および砒素(As)イオン注入すると、砒素(As)注入によって発生する空孔と格子間シリコンの濃度は砒素(As)イオン濃度より大きくなる。この後熱処理を行うとホウ素(B)は空孔や格子間シリコンと相互作用して増速拡散を引き起こす。この発明の方法では格子間シリコンはシリコン基板裏面外周部の転位核が発生しやすい領域に過剰に発生しているので、ホウ素(B)は増速拡散によって転位領域にすみやかに拡散し、転位発生の初期段階で転位部のシリコンに固着して転位の成長を抑制する。このとき最初に注入した酸素は増速拡散を起こさないが、ホウ素と同様に転位部のシリコンに固着することによって転位の成長抑制に寄与する。格子間シリコンを発生させるための注入元素としては前記の砒素の他にシリコン(Si)を使用することも可能である。
【0028】
さらに1100℃以上の高温熱処理では転位を酸素固着から開放する応力(Releasing Stress:τr)が小さくなるために酸素やホウ素の固着による転位の成長抑制効果が弱くなるが、この発明の方法ではこの場合高濃度に注入されている酸素イオンとシリコンの反応が始まりシリコン基板内にシリコン酸化物のクラスターや酸化層が形成される。基板裏面から成長してきた転位はこのクラスターや酸化層にぶつかり、物理的にブロックされることによって成長が抑制される。なお、クラスターや酸化層は裏面から浅い領域に形成されるので、素子が形成される表面には影響しない。
【0029】
【発明の実施の形態】
図1はこの発明の実施の形態に係わる、シリコン基板の断面構造を示す。図1においては、シリコン基板101裏面の外周部に酸素イオン注入領域102、砒素イオン注入領域103、ホウ素イオン注入領域104が形成されている。また砒素イオン注入領域103周辺には砒素イオン注入によって発生した過剰シリコンおよび点欠陥領域105が形成されている。
【0030】
図2(a)〜(e)はこの発明の実施の形態に係わる、シリコン基板の製造工程の断面図である。本実施の形態におけるシリコン基板はCZ法で作成した直径200mmのp型基板であり、初期酸素濃度は5×1017atoms/cm3である。
【0031】
図2(a)まずシリコン基板101裏面をポジ型のフォトレジスト106で覆い、通常のフォトリソグラフィー工程によって外周部をリング状に露光、現像して開口する。レジスト膜厚は2μm、外周部の開口領域は基板エッジから10mmとした。なお開口部分は拡散装置の基板保持ボートの接触領域のみに限定してもよい。
【0032】
図2(b)次に酸素(O)イオンを前記シリコン基板裏面の開口領域にイオン注入して酸素イオン注入領域102を形成する。加速エネルギーは200keV、注入角度7度、ドーズ量は5×1018cm-2とした。この時の酸素イオンの注入深さは約0.3μmである。この酸素注入は高温熱処理の際に転位のバリア層となる酸化膜層を形成するためのものであるので、注入の深さは前記深さよりも深くてもよい。加速エネルギー1MeV以上の高エネルギーイオン注入によって、1μm以上の深さに注入可能である。
【0033】
図2(c)次に砒素(As)イオンを前記シリコン基板裏面の開口領域にイオン注入して砒素イオン注入領域103を形成する。加速エネルギーは400keV、注入角度7度、ドーズ量は5×1015cm-2とした。この時の砒素(As)イオン酸素イオンの注入深さは約0.2μmである。この砒素イオン注入によってシリコン内に過剰シリコンおよび点欠陥領域105が形成される。この砒素注入は過剰シリコンおよび点欠陥領域を形成するためのものであるので、注入量は1×1015cm-2以上にすることが好ましい。本目的のためのイオン種としてシリコンを用いることも可能である。
【0034】
図2(d)次にホウ素(B)イオンを前記シリコン基板裏面の開口領域にイオン注入してホウ素イオン注入領域104を形成する。加速エネルギーは30keV、注入角度7度、ドーズ量は5×1015cm-2とした。この時のホウ素イオンの注入深さは約0.1μmである。
【0035】
図2(e)次に通常の酸素プラズマによるアッシングによって裏面のレジストを除去する。本実施例においては3回のイオン注入のためにレジストが変質、硬化しているために酸素プラズマにCF4などのエッチング性のガスを微量添加することでレジスト除去が容易になる。この後、例えば硫酸と過酸化水素の混合液および塩酸と過酸化水素水の混合液によってシリコン基板を洗浄することによってレジスト残さと金属系の不純物を除去して図1に示した構造を有するシリコン基板が完成する。
【0036】
【発明の効果】
この発明の方法で作成したシリコン基板を半導体集積回路製造工程において酸化、拡散などの熱処理する場合、まず800℃から1100℃程度の中高温熱処理の場合、転位部のシリコンに固着するために注入されたホウ素が増速拡散によって、シリコン基板内ですみやかに拡散して転位部分に達するので、転位成長の初期段階で転位部のシリコンに固着し、転位が不動化されスリップの成長抑制効果が高まる。例えば増速拡散のない通常の同濃度ホウ素ドープの場合と比較して、X線トポグラフで観察されるスリップの長さは1/3〜1/2に低減される。
【0037】
また1100℃程度以上の高温熱処理の場合、転位を酸素固着から開放する応力が小さくなるために酸素やホウ素の固着による転位の成長抑制効果が減少するが、この発明ではその場合でも高濃度に注入されている酸素イオンとシリコンの反応がはじまりシリコン基板内にシリコン酸化物のクラスタや酸化層が形成され、転位はこのクラスタや酸化層にブロックされて転位成長が抑制される。したがって1100℃以上の高温熱処理を長時間行ってもスリップがシリコン基板表面に達することはない。
【0038】
またこの発明の方法は複雑な基板工程を用いずにシリコン基板のスリップ耐性を向上させるものであり、通常半導体集積回路製造工程のプロセスの一部として熱処理前に組み込むことも可能である。したがって基板コストの増加が抑制されるとともに、熱処理工程のスルートップの低下も抑制される。
【図面の簡単な説明】
【図1】この発明の方法により得られたシリコン基板の概略断面図である。
【図2】この発明の方法の概略工程断面図である。
【図3】従来のシリコン基板の概略断面図である。
【図4】従来のシリコン基板の概略断面図である。
【図5】従来のシリコン基板の概略断面図である。
【図6】従来のシリコン基板の概略断面図である。
【図7】従来のシリコン基板の概略断面図である。
【符号の説明】
101 シリコン基板
102 酸素イオン注入領域
103 砒素イオン注入領域
104 ホウ素イオン注入領域
105 過剰シリコンおよび点欠陥領域
106 フォトレジスト
107 窒素イオン注入領域
108 炭素イオン注入領域
109 空洞
110 第三の層
Claims (2)
- シリコン基板に、その裏面外周部の全部またはその一部に高温でシリコン化合物を形成しうる酸素を所定の深さの領域に注入する工程と、前記シリコン基板の裏面を基準として、前記所定の深さの領域上でかつ前記所定の深さの領域より浅い領域に結晶欠陥を誘起しうる砒素またはシリコンをイオン注入する工程と、前記シリコン基板の裏面を基準として、前記所定の深さの領域上にシリコン基板に発生する転移部のシリコンに固着して転移の成長を抑制しうるホウ素をイオン注入する工程とを任意の順で含むことを特徴とするシリコン基板の製造方法。
- 前記シリコン基板の裏面を基準として、高温でシリコン化合物を形成しうる酸素が、0.3〜1μmの深さに注入され、結晶欠陥を誘起しうる砒素またはシリコンが、0.15〜0.25μmの深さに注入され、転位の成長を抑制しうるホウ素が、0.1〜0.14μmの深さに注入されることを特徴とする請求項1に記載のシリコン基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151532A JP3912956B2 (ja) | 2000-05-23 | 2000-05-23 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151532A JP3912956B2 (ja) | 2000-05-23 | 2000-05-23 | シリコン基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332559A JP2001332559A (ja) | 2001-11-30 |
JP3912956B2 true JP3912956B2 (ja) | 2007-05-09 |
Family
ID=18657081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000151532A Expired - Fee Related JP3912956B2 (ja) | 2000-05-23 | 2000-05-23 | シリコン基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3912956B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4569354B2 (ja) * | 2005-03-31 | 2010-10-27 | トヨタ自動車株式会社 | 半導体基板 |
JP7350583B2 (ja) | 2019-09-12 | 2023-09-26 | キオクシア株式会社 | 半導体記憶装置 |
JP2022075275A (ja) | 2020-11-06 | 2022-05-18 | キオクシア株式会社 | 半導体記憶装置 |
-
2000
- 2000-05-23 JP JP2000151532A patent/JP3912956B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001332559A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7071080B2 (en) | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation | |
JP5276863B2 (ja) | シリコンウェーハ | |
US6342725B2 (en) | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof | |
US20090004458A1 (en) | Diffusion Control in Heavily Doped Substrates | |
JP2005322875A (ja) | シリコンウェーハ及びその製造方法 | |
JP2005522879A (ja) | 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 | |
JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
JP2998330B2 (ja) | Simox基板及びその製造方法 | |
JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
WO2001034882A1 (fr) | Tranche de silicium monocristallin et procede de fabrication | |
JP2009231429A (ja) | シリコンウェーハの製造方法 | |
JP3912956B2 (ja) | シリコン基板の製造方法 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP7207204B2 (ja) | 炭素ドープシリコン単結晶ウェーハの製造方法 | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
US20230243062A1 (en) | Silicon wafer and method for producing silicon wafer | |
JP2009194220A (ja) | シリコンウェーハの製造方法 | |
JPH1187258A (ja) | 半導体装置の製造方法 | |
JPS59119842A (ja) | 半導体装置の製造方法 | |
JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
JP2006080348A (ja) | Soi基板の製造方法及びsoi基板 | |
JP2001118801A (ja) | エピタキシャルウェーハ用基板およびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |