DE4446471C2 - Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger - Google Patents
Verfahren zur Montage eines Chips auf einem flexiblen SchaltungsträgerInfo
- Publication number
- DE4446471C2 DE4446471C2 DE4446471A DE4446471A DE4446471C2 DE 4446471 C2 DE4446471 C2 DE 4446471C2 DE 4446471 A DE4446471 A DE 4446471A DE 4446471 A DE4446471 A DE 4446471A DE 4446471 C2 DE4446471 C2 DE 4446471C2
- Authority
- DE
- Germany
- Prior art keywords
- contact
- flexible circuit
- elevations
- carrier
- circuit carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/1191—Forming a passivation layer after forming the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur
Montage eines Chips auf einem flexiblen Schaltungsträger.
Flexible Schaltungsträger bestehen aus einer flexiblen, dün
nen Polymerfolie mit einer strukturierten Metallisierungs
schicht als Leiterbahnen. Die flexiblen Schaltungsträger
können sowohl ein- als auch mehrlagig sein. Bei mehrlagigen
flexiblen Schaltungsträgern sind senkrecht zu den Lagen an
geordnete Kontaktkanäle sogenannte Durchkontaktierungen,
vorgesehen, die die einzelnen Ebenen elektrisch verbinden.
Flexible Schaltungsträger werden dort eingesetzt, wo mit
einander beweglich verbundene Teile eines Systems elektrisch
verbunden sind. Beispiele hierfür sind Notebooks oder Lap
tops mit aufklappbarem Bildschirm oder zusammenklappbare Mo
biltelephone. Im Automobilbau sind flexible Schaltungsträger
notwendig, um z. B. in den Motorbereich führende elektrische
Verbindungen von mechanischen Schwingungen zu entkoppeln.
Bei extrem engen Platzverhältnissen in einem geometrisch
komplexen Gehäuse können auf flexiblen Schaltungsträgern
aufgebaute Schaltungen der Gehäuseform raumsparend angepaßt
werden (3-dimensionaler Aufbau), was mit starren Leiter
platten nicht möglich ist (2-dimensionaler Aufbau).
Eine Verbindungstechnik der ersten Ebene (First-Level-Ver
bindungstechnik) zwischen einem oder mehreren Chips und
einem flexiblen Schaltungsträger ist das sogenannte Tape-
Automated-Bonding (TAB). Zur Realisierung des Vorteils von
hohen Anschlußzahlen pro Chipfläche werden seit neuester
Zeit auch sogenannte Flip-Chip-Technologien auf flexiblen
Schaltungsträgern verwendet.
Aus der JP-04-259232 A ist bereits ein Verfahren zur Montage
von Halbleiter-Chips auf einem flexiblen Schaltungsträger bekannt, bei dem
auf die Elektroden des Halbleiter-Chips mittels eines Thermo
kompresssionsverfahrens Kontakterhebungen aufgebracht
werden, die in Durchgangsbohrungen des Films gesteckt wer
den. Die Spitze der Kontakterhebungen kann als bartartiger Vor
sprung ausgebildet sein, der zusammen mit der Spitze der
Kontakterhebung in einem Schmelzverfahren nach Art einer Niete
auseinandergedrückt wird, um mit der dem Chip abgewandten
Seite des Schaltungsträgers Eingriff zu nehmen. Derartige Umschmelzver
fahren sind für die Chipmontage unerwünscht.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
ein Verfahren zu schaffen, das eine ver
einfachte Montage von Chips auf einem flexiblen Schal
tungsträger ermöglicht.
Diese Aufgabe wird durch ein Chipmontageverfahren
nach Anspruch 1 gelöst.
Die vorliegende Erfindung schafft ein Chipmontagever
fahren, das folgende Verfahrensschritte aufweist:
- a) Aufbringen von ersten Kontakterhebungen auf Kontakt elektroden des Chips;
- b) Anordnen eines ersten flexiblen Schaltungsträgers auf dem Chip, wobei der flexible Schaltungsträger Ausneh mungen aufweist, die mit den Kontakterhebungen ausge richtet sind; und
- c) Aufsetzen von zweiten Kontakterhebungen auf die ersten Kontakterhebungen derart, daß Kontaktbereiche auf dem ersten flexiblen Schaltungsträger mit den ersten und/oder zweiten Kontakterhebungen in Kontakt sind.
Die vorliegende Erfindung schafft eine elektronische Schal
tung mit
- - zumindest einem Chip mit Kontaktelektroden, auf denen erste Kontakterhebungen angeordnet sind,
- - einem ersten flexiblen Schaltungsträger, der eine Trä gerfolie und einen auf dieser angeordneten Kontaktbe reich aufweist, mit Ausnehmungen, die mit den ersten Kontakterhebungen ausgerichtet sind, die auf dem zu mindest einen Chip angeordnet sind; und
- - zweiten Kontakterhebungen, die auf den ersten Kontakt erhebungen derart angeordnet sind, daß der Kontaktbe reich des ersten flexiblen Schaltungsträgers mit den ersten und/oder zweiten Kontakterhebungen in Kontakt ist.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß
eine platzsparende Kontaktierung eines Chips unter Verwen
dung von herkömmlichen Drahtbond-Geräten ermöglicht wird.
Gemäß einem weiteren Vorteil ermöglicht die Erfindung ohne
Verwendung eines Flip-Chip-Bonders bei Chips mit peripherer
Elektrodenanordnung (d. h. bei solchen Chips, bei denen die
Elektroden am Rand des Chips angeordnet sind) und bei Chips
mit flächig angeordneter Elektrodenkonfiguration (die soge
nannte Area Configuration) kurze Signalwege.
Ferner ermöglicht die vorliegende Erfindung mehrlagige Kon
taktierungen ohne Verwendung eines Mehrlagensubstrats.
Wiederum ein weiterer Vorteil der vorliegenden Erfindung be
steht darin, daß die Kontaktierung der Chips bei relativ
niedrigen Temperaturen durchgeführt wird (max. 200°C, wobei
solche Temperaturen beim Drahtbonden bzw. Ball-Bumping
üblich sind), wobei hierbei durch den Kontaktierungsvorgang
keine Kräfte auf die Trägerfolie ausgeübt werden.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Chip, auf dem Kontakterhebungen angeordnet
sind;
Fig. 2 einen Chip, auf dem ein flexibler Schaltungsträger
angeordnet ist;
Fig. 3 einen gemäß dem erfindungsgemäßen Verfahren montierten
Chip; und
Fig. 4 ein weiteres Ausführungsbeispiel für die Chipkon
taktierung gemäß dem erfindungsgemäßen Verfahren.
Anhand der Fig. 1 bis 3 wird im folgenden ein erstes Ausführungsbeispiel des erfindungsge
mäße Chipmontageverfahren näher beschrieben. In den
Figuren sind einander entsprechende Elemente mit den glei
chen Bezugszeichen versehen.
In einem ersten Schritt wird ein zu kontaktierender Chip 100
auf seinen Kontaktelektroden 102 (Pads) mit mechanisch er
zeugten Kontakterhebungen 104 (Ball-Bumps) versehen. Die
sich nach dem ersten Verfahrensschritt ergebende Struktur
ist in Fig. 1 dargestellt.
Die aufgebrachten Kontakterhebungen 104 können aus
Gold, Kupfer oder Palladium bestehen. Es ist offensichtlich,
daß die Kontakterhebungen 104 auch aus einem Lötwerkstoff,
wie z. B. PbSn, InSn, SnAg, hergestellt sein können.
Die geometrischen Abmessungen der Kontakterhebungen 104
können sowohl von der Geometrie des verwendeten Werkzeugs,
mit dem die Kontakterhebungen 104 auf die Kontaktelektroden
102 aufgebracht werden, als auch von den Bond-Parametern
abhängen und über diese verändert werden.
Bei dem in Fig. 1 dargestellten Ausführungsbei
spiel der vorliegenden Erfindung umfassen die Kontakterhe
bungen 104 einen zylindrischen Abschnitt 106 mit einem er
sten Durchmesser D und einer ersten Höhe h, einen kegelför
migen Abschnitt 108 mit einem Basisdurchmesser CD und einer
zweiten Höhe H-h, wobei der kegelförmige Abschnitt 108 eine
Neigung a seiner Seitenflächen aufweist, und einen weiteren
zylindrischen Abschnitt 110, der in einen paraboloidförmigen
Abschnitt 112 übergeht, mit einem zweiten Durchmesser HD) und
einer dritten Höhe h′-H-h. Die oben beschriebenen Abschnitte
sind übereinander angeordnet, so daß sich die in Fig. 1 dar
gestellte Kontakterhebung 104 ergibt.
In einem zweiten Verfahrensschritt wird ein erster flexibler
Schaltungsträger 114 auf dem Chip angeordnet. Der erste fle
xible Schaltungsträger 114 besteht aus einer Trägerfolie 116
und aus einem auf der Trägerfolie 116 angeordneten Kontakt
bereich 118, der in der Form einer Leiterbahnmetallisierung
ausgebildet ist. Die Trägerfolie weist eine Dicke d auf, und
die Leiterbahnmetallisierung 118 weist eine Dicke d′-d auf.
Der flexible Schaltungsträger umfaßt Ausnehmungen 120 und
120′, die sich durch die Trägerfolie 116 und die Leiterbahn
metallisierung 118 erstrecken und die mit den Kontakterhe
bungen 104 des Chips 100 ausgerichtet sind.
Die sich nach dem zweiten Verfahrensschritt ergebende Struk
tur ist in Fig. 2 dargestellt.
Wie es in Fig. 2 dargestellt ist, weisen die Ausnehmung 120
in der Trägerfolie 116 und die Ausnehmung 120′ in der Lei
terbahnmetallisierung 118 bei diesem Ausführungsbeispiel un
terschiedliche Durchmesser Dh, dh auf. Es ist offensicht
lich, daß hierbei der Durchmesser der Ausnehmung 120 der
Trägerfolie 116 von dem Durchmesser D des untersten Ab
schnitts 106 der Kontakterhebung 104 abhängt und daß der
Durchmesser der Ausnehmung 120′ in der Leiterbahnmetallisie
rung 118 von dem Durchmesser CD des auf dem untersten Ab
schnitt 106 der Kontakterhebung 104 angeordneten Abschnitts
108 abhängt. Bei dem in Fig. 2 dargestellten Ausführungsbei
spiel ist die Ausnehmung 120′ der Leiterbahnmetallisierung
118 derart ausgewählt, daß sie einen Durchmesser aufweist,
der dem Durchmesser des kegelförmigen Abschnitts 108 der
Kontakterhebung 104 entspricht. Bei diesem Ausführungsbei
spiel entsteht zwischen dem untersten Abschnitt 106 und dem
darüber angeordneten Abschnitt 108 ein Vorsprung 122, auf
dem der Umfang der Ausnehmung 120′ ruht.
Es ist für Fachleute offensichtlich, daß beispielsweise aus
fertigungstechnischen Gründen (z. B. beim Stanzen der Aus
nehmungen 120, 120′) auch gleich große Ausnehmungen herge
stellt werden können, wobei deren Größe dann nur dem Durch
messer D der Kontakterhebung 104 angepaßt sein muß.
Bei der Verwendung einer Kontakterhebung 104, die aus einem
Lötwerkstoff besteht, muß die Leiterbahnmetallisierung 118
um die Ausnehmungen 120′ zusätzlich mit einer Lötmittelbe
grenzung (nicht dargestellt) versehen sein.
In einem dritten Verfahrensschritt werden zweite Kontakter
hebungen 124 auf die Kontakterhebungen 104 aufgebracht. Das
Aufbringen der zweiten Kontakterhebungen 124 erfolgt derart,
daß Kontaktbereiche auf dem ersten flexiblen Schaltungsträ
ger 114, nämlich die Leiterbahnmetallisierungen 118, mit den
zweiten Kontakterhebungen 124 und/oder den ersten Kontakter
hebungen 104 in Kontakt sind.
Die sich nach diesem Verfahrensschritt ergebende Struktur
ist in Fig. 3 dargestellt.
Wie es in Fig. 3 zu sehen ist, haben die zweiten Kontakter
hebungen 124 gemäß diesem Ausführungsbeispiel im wesentli
chen dieselbe Struktur wie die Kontakterhebungen 104. Die
geometrischen Abmessungen der einzelnen zweiten Kontakter
hebungen 124 können jedoch auch unterschiedlich sein.
Die einzige zwingende Voraussetzung beim Aufbringen der
zweiten Kontakterhebungen 124 besteht darin, daß diese die
Leiterbahnmetallisierungen 118 auf dem ersten flexiblen
Schaltungsträger 114 mit den Kontakterhebungen 104 verbin
den und damit eine Verbindung der Leiterbahnmetallisie
rungen 118 zu den Kontaktelektroden 102 des Chips herge
stellt wird.
Gemäß einem weiteren, nicht dargestellten Ausführungsbei
spiel, bei dem die Ausnehmungen 120, 120′ in der Trägerfolie
116 bzw. der Leiterbahnmetallisierung 118 derart gewählt
sind, daß diese denselben Durchmesser aufweisen, ist es
offensichtlich, daß die zweiten Kontakterhebungen 124 unter
schiedliche Abmessungen derart aufweisen, daß der Durch
messer der zweiten Kontakterhebungen 124 ausreichend groß
ist, um die Ausnehmung 120 zu überspannen, so daß ein Kon
takt zwischen der Leiterbahnmetallisierung 118, der Kon
takterhebung 104 und der Kontaktelektrode 102 sicher herge
stellt wird.
In Fig. 4 ist eine Struktur dargestellt, die sich gemäß
einem weiteren Ausführungsbeispiel des erfindungsgemäßen
Verfahrens ergibt. Nach dem Durchführen der oben beschriebe
nen drei Verfahrensschritte und der damit hergestellten Kon
taktierung des flexiblen Schaltungsträgers 114 mit dem Chip
100 wird gemäß diesem weiteren Ausführungsbeispiel der zwei
te und der dritte Schritt wiederholt, so daß eine weitere
Kontaktierung eines zweiten flexiblen Schaltungsträgers auf
dem bereits kontaktierten ersten Schaltungsträger 114 er
folgt.
Wie bei dem oben beschriebenen zweiten Verfahrensschritt
wird in einem weiteren Verfahrensschritt ein zweiter flexi
bler Schaltungsträger 114′, der ebenfalls eine Trägerfolie
116′ und eine Leiterbahnmetallisierung 118′ aufweist, auf
dem ersten flexiblen Schaltungsträger 114 angeordnet. Dieser
zweite flexible Schaltungsträger 114′ weist ebenfalls Aus
nehmungen 126 und 126′ auf, die mit den zweiten Kontakterhe
bungen 124 ausgerichtet sind, so daß beim darauffolgenden
Schritt, bei dem eine dritte Kontakterhebung 128 auf die
zweite Kontakterhebung 124 aufgebracht wird, eine Kontaktie
rung des ersten und des zweiten flexiblen Schaltungsträgers
114, 114′ bzw. deren Leiterbahnmetallisierungen 118, 118′
erfolgt.
Bei dem in Fig. 4 dargestellten Ausführungsbeispiel ist die
Leiterbahnmetallisierung 118′ des zweiten flexiblen Schal
tungsträgers 114′ über die zweite Kontakterhebung 124 und
die Kontakterhebung 104 mit der Kontaktelektrode 102 des
Chips 100 verbunden.
Wie es aus Fig. 4 offensichtlich ist, ist es nicht notwen
dig, daß der zweite flexible Schaltungsträger 114′ die glei
chen Abmessungen aufweist, wie der erste flexible Schal
tungsträger 114.
Wie es bereits anhand von Fig. 4 beschrieben wurde, sind
auch die Ausnehmungen in dem zweiten flexiblen Schal
tungsträger 114′, insbesondere die Ausnehmung 126 in der
Trägerfolie 116′ und die Ausnehmung 126′ in der Leiterbahn
metallisierung bezüglich ihren Abmessungen den gleichen Vor
aussetzungen unterworfen, wie diese bereits anhand von Fig.
2 beschrieben wurde.
Es ist für Fachleute offensichtlich, daß das anhand von Fig.
4 beschriebene Ausführungsbeispiel der vorliegenden Erfin
dung nicht auf das Aufbringen von zwei flexiblen Schaltungs
trägern beschränkt ist, sondern daß eine beliebige Anzahl
von flexiblen Schaltungsträgern übereinander angeordnet wer
den kann, wobei dies von der erwünschten Schaltungskonfigu
ration abhängt.
Ferner ist das anhand von Fig. 4 beschriebene Ausführungs
beispiel nicht auf die ausschließliche Durchkontaktierung
der Leiterbahnmetallisierungen mit den Kontaktelektroden des
Chips beschränkt, sondern es ist zusätzlich eine Kontaktie
rung zwischen den flexiblen Schaltungsträgern möglich, ohne
daß eine Durchkontaktierung zum Chip erfolgt.
In dem letzteren Fall wird auf dem ersten flexiblen Schal
tungsträger an einem vorbestimmten Ort eine Kontakterhebung
angeordnet, und der zweite flexible Schaltungsträger weist
zusätzliche Ausnehmungen auf, die mit den Kontakterhebungen
auf dem ersten flexiblen Schaltungsträger ausgerichtet sind.
Anschließend werden auf den zweiten Kontakterhebungen, die
auf dem ersten flexiblen Schaltungsträger angeordnet sind,
wiederum zweite Kontakterhebungen aufgebracht, so daß sich
ein Kontakt zwischen den Leiterbahnmetallisierungen 118,
118′ des ersten flexiblen Schaltungsträgers 114 und des
zweiten flexiblen Schaltungsträgers 114′ ergibt.
Es ist für Fachleute offensichtlich, daß die Trägerfolien
116, 116′ der flexiblen Schaltungsträger aus einem isolie
renden Material bestehen, so daß ein Kurzschluß der Kontakt
elektroden 102 auf dem Chip bzw. ein Kurzschluß der Leiter
bahnmetallisierungen auf den verschiedenen Schaltungsträgern
vermieden wird.
Claims (11)
1. Verfahren zur Montage eines Chips auf einem flexiblen
Schaltungsträger, mit folgenden Verfahrensschritten:
- a) Aufbringen von ersten Kontakterhebungen (104) auf Kontaktelektroden (102) des Chips (100); und
- b) Anordnen eines ersten flexiblen Schaltungsträgers (114) auf dem Chip (100), wobei der flexible Schal tungsträger (114) Ausnehmungen (120, 120′) aufweist, die mit den Kontakterhebungen (104) ausgerichtet sind; dadurch gekennzeichnet, daß in einem auf den Schritt b) folgenden weiteren Ver fahrensschritt zweite Kontakterhebungen (124) auf die ersten Kontakterhebungen (104) derart aufgesetzt werden, daß Kontaktbereiche (118) auf dem ersten flexiblen Schaltungsträger (114) mit den ersten und/oder zweiten Kontakterhebungen (104, 124) in Kontakt sind.
2. Verfahren nach Anspruch 1, bei dem die Verfahrens
schritte b) und c) mehrfach durchgeführt werden, so daß
sich eine mehrlagige Struktur mit einer Mehrzahl von
flexiblen Schaltungsträgern (114, 114′) ergibt.
3. Verfahren nach Anspruch 1 oder 2, bei dem die ersten
Kontakterhebungen (104) einen zylindrischen Abschnitt
(106) mit einem Durchmesser (D) und einer ersten Höhe
(h), einen kegelförmigen Abschnitt (108) mit einem
Basisdurchmesser (CD) und einer zweiten Höhe (H-h),
wobei der kegelförmige Abschnitt eine erste Neigung (a)
seiner Seitenfläche aufweist, und einen weiteren zylin
drischen Abschnitt (110), der in einen
paraboloidförmigen Abschnitt (112) übergeht, mit einem
zweiten Durchmesser (HD) und einer dritten Höhe
(h′-H-h), die übereinander angeordnet sind, aufweist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die
zweiten Kontakterhebungen (124) die gleiche Struktur wie
die ersten Kontakterhebungen (104) haben.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der
flexible Schaltungsträger (114) aus einer Trägerfolie
(116) und einem auf der Trägerfolie (116) angeordneten
Kontaktbereich (118) besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die
Ausnehmungen (120, 120′) in dem flexiblen Schaltungs
träger (114) in der Trägerfolie (116) und in den Kon
taktbereichen (118) die gleichen Abmessungen aufweisen.
7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die
Ausnehmungen (120, 120′) in dem flexiblen Schaltungs
träger (114) in der Trägerfolie (116) und in den Kon
taktbereichen (118) unterschiedliche Durchmesser (Dh,
dh) aufweisen, wobei die Größe der Ausnehmung (120) der
Trägerfolie (116) von dem Durchmesser (D) des untersten
Abschnitts (106) der Kontakterhebungen (104) abhängt,
wobei die Größe der Ausnehmung (120′) in dem Kontaktbe
reich (118) von dem Durchmesser (CD) des auf dem un
tersten Abschnitt (106) der Kontakterhebungen (104) an
geordneten Abschnitts (108) der Kontakterhebungen (104)
abhängt.
8. Verfahren nach einem der Ansprüche 2 bis 7, bei dem im
Verfahrensschritt c) die zweiten Kontakterhebungen (124)
auch auf dem flexiblen Schaltungsträger (114) auf dessen
Kontaktbereich (118) angeordnet werden, so daß beim Auf
bringen eines zweiten flexiblen Schaltungsträgers
(114′), dessen Ausnehmungen (126, 126′) mit den ersten
und zweiten Kontakterhebungen (104, 124) ausgerichtet
sind, und beim Aufbringen von dritten Kontakterhebungen
(128) auf die zweiten Kontakterhebungen (124) eine Kon
taktierung des ersten und des zweiten flexiblen Schal
tungsträgers (114, 114′) erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die
Kontakterhebungen (104, 124, 128) aus Gold, Kupfer oder
Palladium bestehen.
10. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die
Kontakterhebungen (104, 124, 128) aus einem Lötmittel
bestehen, und bei dem der Kontaktbereich (118, 118′) um
die Ausnehmungen herum eine Lötmittelbegrenzung auf
weisen.
11. Verfahren nach Anspruch 10, bei dem die Lötmittel PbSn,
InSn oder SnAg einschließen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4446471A DE4446471C2 (de) | 1994-12-23 | 1994-12-23 | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
PCT/EP1995/004029 WO1996020500A1 (de) | 1994-12-23 | 1995-10-12 | Chipkontaktierungsverfahren |
US08/860,884 US6285562B1 (en) | 1994-12-23 | 1995-10-12 | Method of contacting a chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4446471A DE4446471C2 (de) | 1994-12-23 | 1994-12-23 | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4446471A1 DE4446471A1 (de) | 1996-06-27 |
DE4446471C2 true DE4446471C2 (de) | 1997-05-22 |
Family
ID=6537027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4446471A Expired - Lifetime DE4446471C2 (de) | 1994-12-23 | 1994-12-23 | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
Country Status (3)
Country | Link |
---|---|
US (1) | US6285562B1 (de) |
DE (1) | DE4446471C2 (de) |
WO (1) | WO1996020500A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW465064B (en) * | 2000-12-22 | 2001-11-21 | Advanced Semiconductor Eng | Bonding process and the structure thereof |
US20050271663A1 (en) * | 2001-06-28 | 2005-12-08 | Domantis Limited | Compositions and methods for treating inflammatory disorders |
US20060073141A1 (en) * | 2001-06-28 | 2006-04-06 | Domantis Limited | Compositions and methods for treating inflammatory disorders |
US6732908B2 (en) * | 2002-01-18 | 2004-05-11 | International Business Machines Corporation | High density raised stud microjoining system and methods of fabricating the same |
JP4492233B2 (ja) * | 2003-11-27 | 2010-06-30 | 株式会社デンソー | 半導体チップの実装構造および半導体チップの実装方法 |
US7122874B2 (en) * | 2004-04-12 | 2006-10-17 | Optopac, Inc. | Electronic package having a sealing structure on predetermined area, and the method thereof |
US7378297B2 (en) * | 2004-07-01 | 2008-05-27 | Interuniversitair Microelektronica Centrum (Imec) | Methods of bonding two semiconductor devices |
US7205177B2 (en) * | 2004-07-01 | 2007-04-17 | Interuniversitair Microelektronica Centrum (Imec) | Methods of bonding two semiconductor devices |
TWI284949B (en) * | 2005-09-09 | 2007-08-01 | Chipmos Technologies Inc | Bumped structure and its forming method |
KR100752672B1 (ko) * | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
US20080272487A1 (en) * | 2007-05-04 | 2008-11-06 | Il Kwon Shim | System for implementing hard-metal wire bonds |
US8877186B2 (en) | 2007-06-06 | 2014-11-04 | Domantis Limited | Polypeptides, antibody variable domains and antagonists |
TW201133745A (en) * | 2009-08-27 | 2011-10-01 | Advanpack Solutions Private Ltd | Stacked bump interconnection structure and semiconductor package formed using the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60126856A (ja) * | 1983-12-13 | 1985-07-06 | Sanyo Electric Co Ltd | 半導体装置の組立方法 |
DE3917707A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Elektronisches modul und verfahren zu seiner herstellung |
JPH04199524A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 半導体装置 |
JPH04259232A (ja) * | 1991-02-14 | 1992-09-14 | Fujitsu Ltd | 半導体チップの実装方法 |
KR940001149B1 (ko) * | 1991-04-16 | 1994-02-14 | 삼성전자 주식회사 | 반도체 장치의 칩 본딩 방법 |
JPH05175279A (ja) * | 1991-12-25 | 1993-07-13 | Fujitsu Ltd | 集積回路素子実装装置 |
JPH05175275A (ja) * | 1991-12-25 | 1993-07-13 | Nec Corp | 半導体チップの実装方法および実装構造 |
DE4235019C1 (de) | 1992-10-16 | 1994-04-21 | Ame Gmbh | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung |
JP3246954B2 (ja) * | 1992-09-14 | 2002-01-15 | 日本メクトロン株式会社 | 回路部品搭載用可撓性回路配線基板の製造法 |
JPH0817860A (ja) * | 1994-06-30 | 1996-01-19 | Oki Electric Ind Co Ltd | 電子部品の製造方法 |
US5848466A (en) * | 1996-11-19 | 1998-12-15 | Motorola, Inc. | Method for forming a microelectronic assembly |
US5969418A (en) * | 1997-12-22 | 1999-10-19 | Ford Motor Company | Method of attaching a chip to a flexible substrate |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
1994
- 1994-12-23 DE DE4446471A patent/DE4446471C2/de not_active Expired - Lifetime
-
1995
- 1995-10-12 US US08/860,884 patent/US6285562B1/en not_active Expired - Fee Related
- 1995-10-12 WO PCT/EP1995/004029 patent/WO1996020500A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US6285562B1 (en) | 2001-09-04 |
WO1996020500A1 (de) | 1996-07-04 |
DE4446471A1 (de) | 1996-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1716595B1 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE102006001767B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
WO1996016442A1 (de) | Kernmetall-lothöcker für die flip-chip-technik | |
WO2005104226A2 (de) | Verfahren zur herstellung von durchkontaktierungen durch eine kunststoffmasse und halbleiterbauteil mit derartigen durchkontaktierungen | |
DE4446471C2 (de) | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger | |
DE19754874A1 (de) | Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array | |
EP1532681A1 (de) | Mehrlagiger schaltungsträger und herstellung desselben | |
DE10110203B4 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
EP1351298A2 (de) | Method for producing a semiconductor wafer | |
DE10320579A1 (de) | Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben | |
DE10059176C2 (de) | Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls | |
DE4326104A1 (de) | Elektrische Baugruppe | |
DE102005051414B3 (de) | Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils | |
DE102004010614B4 (de) | Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben | |
EP0995235B1 (de) | Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes | |
DE10133959B4 (de) | Elektronisches Bauteil mit Halbleiterchip | |
WO2003100854A2 (de) | Elektronisches bauelement-modul und verfahren zu dessen herstellung | |
DE102021117573B4 (de) | Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe | |
DE102006028719B4 (de) | Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils | |
WO1999035690A1 (de) | Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement | |
EP1082884B1 (de) | Verfahren zur herstellung von verdrahtungen mit lothöckern | |
DE102004027774A1 (de) | Verfahren zur Herstellung mindestens einer Lötverbindung und elektrische Schaltung | |
DE4225138A1 (de) | Multichipmodul und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ZAKEL, ELKE, DR., 14612 FALKENSEE, DE |
|
R071 | Expiry of right | ||
R071 | Expiry of right |