WO2022168478A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2022168478A1
WO2022168478A1 PCT/JP2021/047546 JP2021047546W WO2022168478A1 WO 2022168478 A1 WO2022168478 A1 WO 2022168478A1 JP 2021047546 W JP2021047546 W JP 2021047546W WO 2022168478 A1 WO2022168478 A1 WO 2022168478A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
opening
electrode
substrate
layer
Prior art date
Application number
PCT/JP2021/047546
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
高光 中村
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022168478A1 publication Critical patent/WO2022168478A1/ja
Priority to US18/363,790 priority Critical patent/US20230380059A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Definitions

  • the present invention relates to modules.
  • Patent Document 1 A configuration in which various components are mounted on the surface of a substrate is disclosed in US Pat. No. 10,418,341 B2 (Patent Document 1).
  • Modules are becoming smaller and more dense. As a result, the gap between the components during mounting becomes narrower. In addition, the gap between the terminal electrodes becomes narrower as the parts are miniaturized. These increase the risk of short circuits between electrodes or between solder bumps.
  • the package may include ICs mounted via bumps, components mounted via LGA, components mounted via side electrodes, and the like. Components with different mounting forms may be mixed in one package.
  • the electrodes are exposed from the bottom surface of the package.
  • the form of the electrodes exposed from the bottom surface of the package varies from bumps, LGAs, and side electrodes, and the exposed area of each electrode varies greatly depending on the form of the electrodes. Therefore, when attempting to mount such a coreless package on a mother board with solder, the amount of solder applied tends to be too much or too little, resulting in short circuits between points that should not be connected, or connection failures. A problem may arise that a connection that should have been made is not made. In other words, the implementation is not stable.
  • a module according to the present invention includes a substrate having a first surface, first land electrodes disposed on the first surface, and mounted on the substrate via the first land electrodes. and a first electronic component, wherein the substrate has a first opening penetrating through the substrate in the thickness direction within the projected area of the first land electrode.
  • the conductive material can be accommodated in the first opening during mounting and does not substantially overflow to the surroundings. can be done.
  • FIG. 1 It is a perspective view of a module in Embodiment 1 based on the present invention. It is a sectional view of a module in Embodiment 1 based on the present invention. 3 is a cross-sectional view taken along line III-III in FIG. 2; FIG. It is a bottom view of the module in Embodiment 1 based on this invention. It is a cross-sectional view of a module in Embodiment 2 based on the present invention. It is a bottom view of the module in Embodiment 2 based on this invention. 6 is a cross-sectional view taken along line VII-VII in FIG. 5; FIG. FIG.
  • FIG. 10 is a cross-sectional view of a module in Modification 1 of Embodiment 2 based on the present invention; It is a bottom view of the module in the modification 1 of Embodiment 2 based on this invention.
  • FIG. 9 is a cross-sectional view taken along line XX in FIG. 8;
  • FIG. 10 is a cross-sectional view of Modified Example 2 of Embodiment 2 based on the present invention; It is a cross-sectional view of a module in Embodiment 3 based on the present invention.
  • 13 is a cross-sectional view taken along line XIII-XIII in FIG. 12; FIG. It is a bottom view of the module in Embodiment 3 based on this invention.
  • FIG. 9 is a cross-sectional view taken along line XX in FIG. 8;
  • FIG. 10 is a cross-sectional view of Modified Example 2 of Embodiment 2 based on the present invention; It is a cross-sectional view of a module
  • FIG. 10 is a cross-sectional view of a module mounted on a mother board according to a third embodiment of the present invention
  • FIG. 10 is a cross-sectional view of a module in Embodiment 4 according to the present invention; It is a bottom view of the module in Embodiment 4 based on this invention.
  • FIG. 11 is a cross-sectional view of a module in Embodiment 5 according to the present invention
  • FIG. 10 is a cross-sectional view of a module in Embodiment 6 according to the present invention
  • FIG. 11 is a cross-sectional view of a module in Embodiment 7 according to the present invention; It is a bottom view of the module in Embodiment 7 based on this invention.
  • FIG. 10 is a cross-sectional view of a module mounted on a mother board according to a third embodiment of the present invention
  • FIG. 10 is a cross-sectional view of a module in Embodiment 4 according to the present invention
  • It is a
  • FIG. 11 is a cross-sectional view of a module in Modification 1 of Embodiment 7 based on the present invention; It is a bottom view of the module in the modification 1 of Embodiment 7 based on this invention.
  • FIG. 20 is a cross-sectional view of a module in Modified Example 2 of Embodiment 7 based on the present invention; It is a bottom view of the module in the modification 2 of Embodiment 7 based on this invention.
  • FIG. 11 is a sectional view of a module in Embodiment 8 according to the present invention;
  • FIG. 27 is a cross-sectional view taken along line XXVII-XXVII in FIG. 26; It is a bottom view of the module in Embodiment 8 based on this invention.
  • FIG. 20 is a cross-sectional view of a module in a modified example of Embodiment 8 based on the present invention
  • FIG. 30 is a cross-sectional view taken along line XXX-XXX in FIG. 29
  • FIG. 20 is a bottom view of a module in a modified example of Embodiment 8 based on the present invention
  • FIG. 20 is a first explanatory diagram of a module manufacturing method in a modified example of Embodiment 8 based on the present invention
  • FIG. 20 is a second explanatory diagram of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 20 is a third explanatory diagram of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 20 is a fourth explanatory diagram of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 20 is a fifth explanatory view of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 20 is a sixth explanatory view of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 20 is a seventh explanatory diagram of the module manufacturing method in the modified example of the eighth embodiment based on the present invention
  • FIG. 12 is a cross-sectional view of a module in Embodiment 9 according to the present invention
  • FIG. 40 is a cross-sectional view taken along line XL-XL in FIG. 39; It is a bottom view of the module in Embodiment 9 based on this invention.
  • FIG. 1 shows the appearance of the module 101 in this embodiment.
  • a cross-sectional view of module 101 is shown in FIG.
  • FIG. 3 shows a cross-sectional view taken along line III-III in FIG. Strictly speaking, when cutting along line III-III, the cutting line passes through the electrode, and the outer shape of the electronic component on it may be hidden by the sealing resin and invisible, but here, For convenience of explanation, solid lines are used to show not only the electrodes but also the outlines of the electronic components. The same treatment is applied to each of the following embodiments.
  • a bottom view of module 101 is shown in FIG.
  • a module 101 includes a substrate 1 having a first surface 1a, first land electrodes 31 disposed on the first surface 1a, and first land electrodes 31 mounted on the substrate 1 via the first land electrodes 31. and an electronic component 41 .
  • the substrate 1 has a first opening 51 penetrating through the substrate 1 in the thickness direction within the projected area of the first land electrode 31 .
  • the second electronic component 42, the third electronic component 43, and the fourth electronic component 44 are also mounted on the board 1. These electronic components and first surface 1 a are covered with sealing resin 6 .
  • the substrate 1 has a second opening 52 , a third opening 53 and a fourth opening 54 in addition to the first opening 51 .
  • a second land electrode 32 , a third land electrode 33 , and a fourth land electrode 34 are arranged on the first surface 1 a of the substrate 1 in addition to the first land electrode 31 .
  • the substrate 1 has a second surface 1b as a surface opposite to the first surface 1a.
  • the substrate 1 may be a resin sheet. Alternatively, the substrate 1 may be a wiring substrate.
  • the conductive material applied during mounting can be accommodated within the first opening 51 and does not substantially overflow to the surroundings, so short-circuiting between adjacent electrodes can be avoided. Therefore, this module can suppress a short circuit when mounted on a mother board or the like, and can be stably mounted.
  • FIG. 2 A module according to a second embodiment of the present invention will be described with reference to FIGS. 5 to 7.
  • FIG. A cross-sectional view of module 102 is shown in FIG.
  • a bottom view of module 102 is shown in FIG.
  • FIG. 7 shows a cross-sectional view taken along line VII-VII in FIG.
  • the first electronic component 41 is covered with the sealing resin 6.
  • a shield film 8 is arranged to cover at least part of the outer surface of the sealing resin 6 .
  • the top and side surfaces of the sealing resin 6 are covered with the shield film 8 .
  • a first ground electrode 71 electrically connected to the shield film 8 is arranged on the first surface 1a.
  • the substrate 1 has a first ground opening 711 penetrating through the substrate 1 in the thickness direction within the projected area of the first ground electrode 71 .
  • the first ground electrode 71 covers most of the first surface 1 a of the substrate 1 .
  • the first ground electrode 71 also extends in areas between the components mounted on the first surface 1a of the substrate 1.
  • a first ground opening 711 is located at the outer edge of the substrate 1 .
  • the effects described in Embodiment 1 can be obtained.
  • the first ground electrode 71 connected to the shield film 8 is provided, and the substrate 1 has the first ground opening 711 in the projection area of the first ground electrode 71, so that the shielding Electrical connection for grounding membrane 8 can be made through a conductive material such as solder placed in first grounding opening 711 .
  • the solder applied during mounting can be contained within the first grounding opening 711 and hardly overflows to the surroundings, thus avoiding short-circuiting between adjacent electrodes. Therefore, this module can suppress a short circuit when mounted on a mother board or the like, and can be stably mounted.
  • FIG. 1 A cross-sectional view of module 103 is shown in FIG.
  • a bottom view of module 103 is shown in FIG.
  • FIG. 10 shows a cross-sectional view taken along line XX in FIG.
  • the first ground electrode 71 is connected to the electrode of the component mounted on the first surface 1a.
  • an electrode for grounding exists among the plurality of electrodes of the component mounted on the first surface 1a, and the first grounding electrode 71 is connected to such an electrode. . That is, the ground electrode for the component and the first ground electrode 71 for the shield film 8 are connected.
  • Module 2 A module 104 as a modification 2 of the present embodiment will be described with reference to FIG. A cross-sectional view of module 104 is shown in FIG.
  • the conductive material 9 is arranged inside the first opening 51 .
  • Conductive material 9 may be, for example, solder.
  • the conductive material 9 does not fill the first opening 51 .
  • the entire conductive material 9 does not necessarily fit within the thickness of the substrate 1 , and a portion of the conductive material 9 may protrude from the first opening 51 in the thickness direction of the substrate 1 .
  • FIG. 12 shows a cross-sectional view of the module 105 in this embodiment.
  • FIG. 13 shows a cross-sectional view taken along line XIII-XIII in FIG.
  • a bottom view of module 105 is shown in FIG.
  • the basic configuration of the module 105 is the same as that described in the first embodiment.
  • Module 105 differs from module 101 shown in the first embodiment in the positions of first land electrode 31, first electronic component 41, and the like.
  • the first electronic component 41 is mounted on the substrate 1 via the first land electrodes 31 .
  • the substrate 1 has a first opening 51 penetrating through the substrate 1 in the thickness direction within the projected area of the first land electrode 31 .
  • the first opening 51 is a set of multiple first opening elements 511 .
  • the second electronic component 42 is further mounted via the second land electrode 32 .
  • a second opening 52 penetrating through the substrate 1 in the thickness direction is provided in the projected area of the second land electrode 32 .
  • the second opening 52 is a set of multiple second opening elements 521 .
  • module 105 is mounted on mother board 10 .
  • a plurality of electrodes 12 are provided on the surface of the mother substrate 10 . Some of the electrodes 12 are further divided into multiple electrode elements 121 .
  • the plurality of first aperture elements 511 are connected to the plurality of electrode elements 121 respectively.
  • the first opening 51 is a set of a plurality of first opening elements 511. Therefore, for example, in the projection area of the land electrode having a large area, A large number of aperture elements may be arranged. By doing so, by unifying the sizes of the opening elements and adjusting the number of arrangement of the opening elements, various large and small land electrodes can be accommodated. Since the sizes of the aperture elements can be uniform, drilling for forming the aperture elements is facilitated.
  • FIG. 16 shows a cross-sectional view of the module 106 in this embodiment.
  • a bottom view of module 106 is shown in FIG.
  • the module 106 has a two-layer structure including a first layer 21 and a second layer 22.
  • the substrate 1 has a first surface 1a as the surface of the second layer 22 farther from the first layer 21;
  • a first land electrode 31 arranged on the first land electrode 1a and a first electronic component 41 mounted on the substrate 1 via the first land electrode 31 are provided.
  • An intermediate electrode 13 is arranged at the interface between the first layer 21 and the second layer 22 .
  • Intermediate electrode 13 and first land electrode 31 are electrically connected by interlayer connection conductor 5 .
  • the first layer 21 has a first opening 51 penetrating through the first layer 21 in the thickness direction within the projection area of the intermediate electrode 13 .
  • the first opening 51 includes multiple first opening elements 511 .
  • Second opening 52 includes a plurality of second opening elements 521 .
  • the effects described in Embodiment 1 can be obtained. Furthermore, in the present embodiment, since the substrate 1 has a two-layer structure, the intermediate electrode 13 can be arranged at the interface between the first layer 21 and the second layer 22 .
  • the first electronic component 41 is covered with the sealing resin 6 , and the shield film 8 is arranged so as to cover at least part of the outer surface of the sealing resin 6 .
  • a first ground electrode 71 electrically connected to the shield film 8 is arranged at the interface between the first layer 21 and the second layer 22 .
  • the first layer 21 has a first ground opening 711 penetrating through the first layer 21 in the thickness direction within the projected area of the first ground electrode 71 . Therefore, electrical connection for grounding the shield film 8 can be made through a conductive material such as solder placed in the first grounding opening 711 .
  • FIG. 18 shows a cross-sectional view of the module 107 in this embodiment.
  • the configuration of the module 107 is similar to that of the module 106 shown in Embodiment 4, but the first layer 21 is thinner than the second layer 22 . That is, the substrate 1 comprises multiple layers, the thickness of the lowest layer being the thinnest among the multiple layers.
  • the effects described in Embodiment 1 can be obtained. Furthermore, in this embodiment, since the first layer 21 is the thinnest among the plurality of layers included in the substrate 1, the volume of the first opening 51 is small, and the solder necessary for mounting this module is reduced. can be reduced.
  • FIG. 19 shows a cross-sectional view of the module 108 in this embodiment.
  • the basic configuration of the module 108 is similar to that of the module 105 shown in Embodiment 4, but the sealing resin is divided into two parts.
  • the module 108 includes sealing resins 61 and 62 separated from each other.
  • the substrate 1 is one piece, and sealing resins 61 and 62 are formed at different positions on the first surface 1 a of the substrate 1 .
  • the intermediate portion of the first surface 1a has a portion where no sealing resin is applied, and the module 108 can be bent by taking advantage of the flexibility of the substrate 1 in this portion.
  • the effects described in Embodiment 1 can be obtained. Furthermore, in the present embodiment, since the sealing resin is separated, the whole can be bent, and as a result, the degree of freedom of posture during mounting is increased. In this embodiment, an example in which the sealing resin is divided into two parts is shown, but the sealing resin may be divided into three or more parts.
  • FIG. FIG. 20 shows a cross-sectional view of the module 109 in this embodiment.
  • a bottom view of module 109 is shown in FIG.
  • the basic configuration of module 109 is similar to module 102 shown in the second embodiment.
  • the substrate 1 has a two-layer structure including the first layer 21 and the second layer 22 .
  • An intermediate electrode 13 is arranged at the interface between the first layer 21 and the second layer 22 .
  • the intermediate electrode 13 extends outside the projection area of the first land electrode 31 , and at least part of the first opening 51 extends outside the projection area of the first land electrode 31 . positioned.
  • the intermediate electrode 13 extends outside the projection area of the first land electrode 31 , and at least a part of the first opening 51 extends outside the projection area of the first land electrode 31 .
  • the first opening 51 can be arranged at a distance. Even if the electrodes are densely arranged in the first electronic component 41, the first openings 51 can be pulled out to the outside and arranged at sufficient intervals, thereby suppressing short circuits when mounting on a mother board or the like. can be used, and the implementation can be performed stably.
  • intermediate electrode 13 extends outside the projection area of first electronic component 41 , and at least a portion of first opening 51 extends beyond the projection area of first electronic component 41 . It is preferably located outside the area.
  • the first openings 51 can be pulled out to the outside regardless of the size of the first electronic component 41 and arranged at sufficient intervals, so that short circuits when mounting on a mother board or the like can be avoided. can be suppressed, and stable mounting can be performed.
  • Modification 1 Modification 1 of the present embodiment will be described with reference to FIGS. 22 and 23.
  • FIG. A cross-sectional view of a module 110 as Modification 1 is shown in FIG.
  • a bottom view of module 110 is shown in FIG.
  • Such a configuration may be used. By adopting this configuration, the sizes of the openings can be made uniform. Moreover, since dense arrangement between the openings can be avoided, the module 110 can be stably mounted.
  • FIG. 1 A cross-sectional view of a module 111 as Modification 2 is shown in FIG.
  • FIG. 1 A bottom view of module 111 is shown in FIG.
  • Such a configuration may be used.
  • module 111 the top and side surfaces of sealing resin 6 are covered with shield film 8 .
  • a first ground electrode 71 is arranged to be connected to the shield film 8 .
  • the module 111 including the first ground electrode 71 connected to the shield film 8 can be stably mounted.
  • FIG. FIG. 26 shows a cross-sectional view of the module 112 in this embodiment.
  • FIG. 27 shows a cross-sectional view taken along line XXVII--XXVII in FIG.
  • a bottom view of module 112 is shown in FIG.
  • the basic configuration of module 112 is similar to module 102 shown in the second embodiment.
  • the first surface 1a of the substrate 1 is covered with the insulating film 14 in the present embodiment.
  • the first ground electrode 71 arranged on the first surface 1a is also covered with the insulating film 14 .
  • the insulating film 14 partially covering the first land electrode 31 is provided.
  • the first electronic component 41 is electrically connected to the first land electrode 31 in an exposed area of the first land electrode 31 that is not covered with the insulating film 14 and is exposed.
  • the effects described in Embodiment 1 can be obtained.
  • the insulating film 14 is arranged, and the first electronic component 41 is connected to the first land electrode 31 in the exposed region. , is dammed up by the insulating film 14, and is difficult to flow out to the surroundings. Therefore, this module can more reliably suppress short-circuiting when mounted on a mother board or the like, and can be stably mounted.
  • FIG. 29 A cross-sectional view of module 113 is shown in FIG.
  • FIG. 30 shows a cross-sectional view taken along line XXX-XXX in FIG.
  • a bottom view of module 113 is shown in FIG.
  • conductive material 9 is arranged inside first opening 51 . Such a configuration may be used.
  • a substrate 1 is prepared.
  • the substrate 1 has a first surface 1a and a second surface 1b.
  • the first surface 1 a is covered with a conductive film 30 .
  • Substrate 1 having one surface covered with conductive film 30 may be, for example, a resin sheet with a copper foil.
  • the material of the substrate 1 may be resin.
  • the conductive film 30 is patterned. Thus, the configuration shown in FIG. 33 is obtained. At this point, the remaining portion of the conductive film 30 becomes the circuit.
  • a first land electrode 31 , a second land electrode 32 , a third land electrode 33 , a fourth land electrode 34 , a first ground electrode 71 and the like are formed by the remaining portion of the conductive film 30 .
  • an insulating film 14 covering the upper surface is formed.
  • the insulating film 14 may be formed by first covering the entire surface and then removing unnecessary portions.
  • Insulating film 14 may be, for example, a resist film.
  • Several openings are formed in the insulating film 14, and the first land electrode 31, the second land electrode 32, the third land electrode 33, the fourth land electrode 34, the first ground electrode 71, etc. are formed in the insulating film. Each is partially exposed through 14 openings.
  • a first electronic component 41, a second electronic component 42, a third electronic component 43, and a fourth electronic component 44 are mounted.
  • the first electronic component 41 is mounted on the first land electrode 31 .
  • the second electronic component 42 is mounted on the second land electrode 32 .
  • a third electronic component 43 is mounted on the third land electrode 33 .
  • a fourth electronic component 44 is mounted on the fourth land electrode 34 .
  • a sealing resin 6 is formed as shown in FIG. Sealing resin 6 is formed to cover insulating film 14 , first electronic component 41 , second electronic component 42 , third electronic component 43 , and fourth electronic component 44 .
  • the substrate 1 is drilled.
  • the drilling process may be performed by laser processing, for example.
  • a first opening 51 is formed to reach the first land electrode 31 .
  • a second opening 52 is formed to reach the second land electrode 32 .
  • a third opening 53 is formed to reach the third land electrode 33 .
  • a fourth opening 54 is formed to reach the fourth land electrode 34 .
  • Third opening 53 includes a plurality of third opening elements 531 .
  • the fourth opening 54 includes multiple fourth opening elements 541 .
  • a conductive material 9 is arranged as shown in FIG.
  • the conductive material 9 may be solder.
  • the conductive material 9 is placed inside the first opening 51 , the second opening 52 , the third opening 53 , the fourth opening 54 and the first grounding opening 711 .
  • the placement of these conductive materials 9 can be done by printing.
  • a shield film 8 is formed to cover the top surface and side surfaces.
  • the shield film 8 may be formed by sputtering. By doing so, the module 113 shown in FIGS. 29 to 31 can be obtained.
  • FIG. 39 shows a cross-sectional view of the module 114 in this embodiment.
  • FIG. 40 shows a cross-sectional view taken along line XL-XL in FIG.
  • a bottom view of module 114 is shown in FIG.
  • the basic configuration of module 114 is similar to module 113 shown in FIG. However, when compared with the module 113, the position of the first electronic component 41 is different.
  • the first opening 51 is larger than the exposed area. Also in this embodiment, the effects described in the first embodiment can be obtained. Furthermore, in the present embodiment, since the first opening 51 is larger than the exposed area, when mounting the module 114, a sufficient amount of the conductive material 9 can be used for reliable connection.
  • first land electrode 31 extends outside the projected area of first electronic component 41 , and at least a portion of first opening 51 extends beyond first electronic component 41 . is preferably located outside the projection area of .
  • the first openings 51 can be pulled out to the outside regardless of the size of the first electronic component 41 and arranged at sufficient intervals, so that short circuits when mounting on a mother board or the like can be avoided. can be suppressed, and stable mounting can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に配置された第１ランド電極（３１）と、第１ランド電極（３１）を介して基板（１）に実装された第１電子部品（４１）とを備え、基板（１）は、第１ランド電極（３１）の投影領域内に、基板（１）を厚み方向に貫通する第１開口部（５１）を有する。

Description

モジュール
　本発明は、モジュールに関するものである。
　基板の表面に各種部品を実装した構成が、米国特許１０，４１８，３４１Ｂ２号（特許文献１）に開示されている。
米国特許１０，４１８，３４１Ｂ２号
　モジュールの小型化、高密度化が進んでいる。その結果、実装時の部品同士のギャップは狭くなる。また、部品の小型化に伴って端子電極間のギャップも狭くなる。これらにより、電極間またははんだバンプ間での短絡のおそれが高まっている。
　部品をマザー基板に実装するに当たって、部品をまず配線基板上に実装して１つのパッケージとしてから、このパッケージをマザー基板に実装するという形態が採用される場合がある。しかし、この方式を採用した場合、配線基板が存在することによって、パッケージの背の高さが高くなる。一方、配線基板を必要としないコアレスパッケージという形態もある。パッケージ内には、バンプを介して実装されるＩＣ、ＬＧＡを介して実装される部品、側面電極を介して実装される部品などがありうる。１つのパッケージの中で異なる実装形態の部品が混在している場合もある。
　コアレスパッケージの場合、パッケージの下面から電極が露出することとなる。異なる実装形態の部品が混在している場合には、パッケージの下面から露出する電極の形態が、バンプ、ＬＧＡ、側面電極とさまざまな形態にわたり、電極の形態によって各電極の露出面積は大きく異なる。したがって、そのようなコアレスパッケージをはんだでマザー基板に実装しようとすると、付与されるはんだの量に過不足が生じがちであり、接続されるべきではない箇所同士の間で短絡を生じたり、接続すべきである箇所の接続がされなかったりという問題が生じうる。言い換えれば、実装が安定しないということになる。
　そこで、本発明は、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なえるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に配置された第１ランド電極と、上記第１ランド電極を介して上記基板に実装された第１電子部品とを備え、上記基板は、上記第１ランド電極の投影領域内に、上記基板を厚み方向に貫通する第１開口部を有する。
　本発明によれば、実装時に導電材料は、第１開口部内に収まることができ、周囲にはほぼあふれないので、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの断面図である。 図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールの下面図である。 本発明に基づく実施の形態２におけるモジュールの断面図である。 本発明に基づく実施の形態２におけるモジュールの下面図である。 図５におけるＶＩＩ－ＶＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態２の変型例１におけるモジュールの断面図である。 本発明に基づく実施の形態２の変型例１におけるモジュールの下面図である。 図８におけるＸ－Ｘ線に関する矢視断面図である。 本発明に基づく実施の形態２の変型例２の断面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 図１２におけるＸＩＩＩ－ＸＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態３におけるモジュールの下面図である。 本発明に基づく実施の形態３におけるモジュールをマザー基板に実装した状態の断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの下面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。 本発明に基づく実施の形態６におけるモジュールの断面図である。 本発明に基づく実施の形態７におけるモジュールの断面図である。 本発明に基づく実施の形態７におけるモジュールの下面図である。 本発明に基づく実施の形態７の変型例１におけるモジュールの断面図である。 本発明に基づく実施の形態７の変型例１におけるモジュールの下面図である。 本発明に基づく実施の形態７の変型例２におけるモジュールの断面図である。 本発明に基づく実施の形態７の変型例２におけるモジュールの下面図である。 本発明に基づく実施の形態８におけるモジュールの断面図である。 図２６におけるＸＸＶＩＩ－ＸＸＶＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態８におけるモジュールの下面図である。 本発明に基づく実施の形態８の変型例におけるモジュールの断面図である。 図２９におけるＸＸＸ－ＸＸＸ線に関する矢視断面図である。 本発明に基づく実施の形態８の変型例におけるモジュールの下面図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第１の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第２の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第３の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第４の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第５の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第６の説明図である。 本発明に基づく実施の形態８の変型例におけるモジュールの製造方法の第７の説明図である。 本発明に基づく実施の形態９におけるモジュールの断面図である。 図３９におけるＸＬ－ＸＬ線に関する矢視断面図である。 本発明に基づく実施の形態９におけるモジュールの下面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　以下の実施の形態においては、基板の表面にいくつかの電子部品が実装されている例を示しているが、実装される電子部品の種類、形状、個数、配置などはあくまで一例として示すものであって、この通りに限る趣旨ではない。複数ある電子部品のうちのいずれを「第１…」とし、いずれを「第２…」とするかなどは、適宜選択可能なものであり、説明の便宜のためにその都度設定する。したがって、類似した構成の実施の形態同士であっても、いずれを「第１…」とするかの割り当て方が、実施の形態によって異なっている場合がある。
　（実施の形態１）
　図１～図４を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の外観を図１に示す。モジュール１０１の断面図を図２に示す。図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図を図３に示す。正確にいえば、ＩＩＩ－ＩＩＩ線で切った場合には、切断線が電極を通ることとなって、その上にある電子部品の外形は封止樹脂に隠れて見えない状態となりうるが、ここでは、説明の便宜のため、電極だけでなく電子部品の外形も見えるものとして実線で表示している。以下の各実施の形態においても同様の扱いとする。モジュール１０１の下面図を図４に示す。
　本実施の形態におけるモジュール１０１は、第１面１ａを有する基板１と、第１面１ａに配置された第１ランド電極３１と、第１ランド電極３１を介して基板１に実装された第１電子部品４１とを備える。基板１は、第１ランド電極３１の投影領域内に、基板１を厚み方向に貫通する第１開口部５１を有する。
　ここで示す例では、基板１には、第１電子部品４１の他に、第２電子部品４２、第３電子部品４３、第４電子部品４４も実装されている。これらの電子部品および第１面１ａは、封止樹脂６によって覆われている。基板１は、第１開口部５１の他に、第２開口部５２，第３開口部５３、第４開口部５４を有する。基板１の第１面１ａには、第１ランド電極３１の他に、第２ランド電極３２、第３ランド電極３３，第４ランド電極３４が配置されている。基板１は、第１面１ａとは反対側の面として第２面１ｂを有する。基板１は、樹脂シートであってよい。あるいは、基板１は、配線基板であってもよい。
　本実施の形態では、実装時に付与される導電材料は、第１開口部５１内に収まることができ、周囲にはほぼあふれないので、隣り同士の電極が短絡することを回避することができる。したがって、このモジュールは、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
　（実施の形態２）
　図５～図７を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。モジュール１０２の断面図を図５に示す。モジュール１０２の下面図を図６に示す。図５におけるＶＩＩ－ＶＩＩ線に関する矢視断面図を図７に示す。
　モジュール１０２においては、第１電子部品４１は、封止樹脂６に覆われている。封止樹脂６の外面の少なくとも一部を覆うようにシールド膜８が配置されている。ここで示す例では、封止樹脂６の上面および側面がシールド膜８によって覆われている。第１面１ａには、シールド膜８と電気的に接続された第１接地電極７１が配置されている。基板１は、第１接地電極７１の投影領域内に、基板１を厚み方向に貫通する第１接地開口部７１１を有する。
　ここで示す例では、第１接地電極７１は、基板１の第１面１ａのうち多くの部分を覆っている。基板１の第１面１ａに実装された各部品の間の領域にも、第１接地電極７１は延在している。第１接地開口部７１１は、基板１の外縁部に配置されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、シールド膜８に接続された第１接地電極７１が設けられており、基板１は、第１接地電極７１の投影領域内に第１接地開口部７１１を有するので、シールド膜８の接地のための電気的接続は、第１接地開口部７１１の中に配置されるはんだなどの導電材料を通じて行なうことができる。実装時に付与されるはんだは、第１接地開口部７１１内に収まることができ、周囲にはほぼあふれないので、隣り同士の電極が短絡することを回避することができる。したがって、このモジュールは、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
　（変形例１）
　図８～図１０を参照して、本実施の形態の変形例１としてのモジュール１０３について説明する。モジュール１０３の断面図を図８に示す。モジュール１０３の下面図を図９に示す。図８におけるＸ－Ｘ線に関する矢視断面図を図１０に示す。このように、第１接地電極７１は、第１面１ａに実装された部品の電極に接続されている。ここで示す例では、第１面１ａに実装された部品が備える複数の電極の中には、接地のための電極が存在し、第１接地電極７１は、そのような電極に接続されている。すなわち、部品のための接地電極と、シールド膜８のための第１接地電極７１とが接続されている。
　（変形例２）
　図１１を参照して、本実施の形態の変形例２としてのモジュール１０４について説明する。モジュール１０４の断面図を図１１に示す。
　モジュール１０４においては、第１開口部５１の内部に導電材料９が配置されている。導電材料９は、たとえばはんだであってよい。導電材料９は、第１開口部５１を満たしていない。導電材料９の全体が基板１の厚みの範囲内に収まっているとは限らず、導電材料９の一部が、第１開口部５１から基板１の厚み方向にはみ出していてもよい。
　（実施の形態３）
　図１２～図１５を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の断面図を図１２に示す。図１２におけるＸＩＩＩ－ＸＩＩＩ線に関する矢視断面図を図１３に示す。モジュール１０５の下面図を図１４に示す。
　モジュール１０５においては、基本的な構成は、実施の形態１で説明したものと同様である。モジュール１０５では、実施の形態１で示したモジュール１０１に比べて、第１ランド電極３１、第１電子部品４１などの位置が異なる。第１電子部品４１は、第１ランド電極３１を介して基板１に実装されている。基板１は、第１ランド電極３１の投影領域内に、基板１を厚み方向に貫通する第１開口部５１を有する。第１開口部５１は、複数の第１開口部要素５１１の集合である。
　本実施の形態では、さらに、第２ランド電極３２を介して第２電子部品４２が実装されている。第２ランド電極３２の投影領域内に、基板１を厚み方向に貫通する第２開口部５２を有する。第２開口部５２は、複数の第２開口部要素５２１の集合である。
　モジュール１０５の使用例を図１５に示す。ここでは、モジュール１０５がマザー基板１０に実装されている。マザー基板１０の表面には、複数の電極１２が設けられている。電極１２のうちのいくつかは、さらに、複数の電極要素１２１に分かれている。複数の第１開口部要素５１１はそれぞれ複数の電極要素１２１に接続されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、第１開口部５１は、複数の第１開口部要素５１１の集合であることとしているので、たとえば広い面積を有するランド電極の投影領域内には、その面積に応じて多くの数の開口部要素を配置することとすればよい。このようにすることによって、開口部要素のサイズを統一し、その開口部要素の配置数を調整することによって、大小さまざまなランド電極に対応することができる。開口部要素のサイズは統一することができるので、開口部要素を形成するための孔加工が容易となる。
　（実施の形態４）
　図１６～図１７を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０６の断面図を図１６に示す。モジュール１０６の下面図を図１７に示す。
　モジュール１０６は、第１層２１および第２層２２を含む２層構造であって、第２層２２の第１層２１から遠い側の表面として第１面１ａを有する基板１と、第１面１ａに配置された第１ランド電極３１と、第１ランド電極３１を介して基板１に実装された第１電子部品４１とを備える。第１層２１と第２層２２との界面に中間電極１３が配置されている。中間電極１３と第１ランド電極３１とは層間接続導体５によって電気的に接続されている。第１層２１は、中間電極１３の投影領域内に、第１層２１を厚み方向に貫通する第１開口部５１を有する。
　本実施の形態では、第１開口部５１は、複数の第１開口部要素５１１を含んでいる。第２開口部５２は、複数の第２開口部要素５２１を含んでいる。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、基板１が２層構造となっているので、第１層２１と第２層２２との界面に中間電極１３を配置することができる。
　好ましいことに、本実施の形態では、第１電子部品４１は、封止樹脂６に覆われており、封止樹脂６の外面の少なくとも一部を覆うようにシールド膜８が配置されている。第１層２１と第２層２２との界面には、シールド膜８と電気的に接続された第１接地電極７１が配置されている。第１層２１は、第１接地電極７１の投影領域内に、第１層２１を厚み方向に貫通する第１接地開口部７１１を有する。したがって、シールド膜８の接地のための電気的接続は、第１接地開口部７１１の中に配置されるはんだなどの導電材料を通じて行なうことができる。
　（実施の形態５）
　図１８を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０７の断面図を図１８に示す。モジュール１０７の構成は、実施の形態４で示したモジュール１０６と同様であるが、第１層２１が第２層２２に比べて薄い。すなわち、基板１が複数の層を含んでいて、最も下側にある層の厚みが、これら複数の層の中で最も薄い。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、基板１に含まれる複数の層の中で第１層２１が最も薄いので、第１開口部５１の容積が小さくなっており、このモジュールを実装する際の必要なはんだの量を少なく抑えることができる。
　（実施の形態６）
　図１９を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０８の断面図を図１９に示す。モジュール１０８の基本的な構成は、実施の形態４で示したモジュール１０５と同様であるが、封止樹脂が２つの部分に分かれている。モジュール１０８は、互いに分離された封止樹脂６１，６２を備える。基板１は、ひとつづきであり、基板１の第１面１ａの異なる位置に、封止樹脂６１，６２が形成されている。第１面１ａの中間部には、いずれの封止樹脂も載っていない部分があり、この部分では、基板１の柔軟性をいかしてモジュール１０８を曲げることができる。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、封止樹脂が分かれているので、全体を曲げることができ、その結果、実装時の姿勢の自由度が高まる。本実施の形態では、封止樹脂が２つの部分に分かれている例を示したが、封止樹脂は３つ以上の部分に分かれていてもよい。
　（実施の形態７）
　図２０～図２１を参照して、本発明に基づく実施の形態７におけるモジュールについて説明する。本実施の形態におけるモジュール１０９の断面図を図２０に示す。モジュール１０９の下面図を図２１に示す。モジュール１０９の基本的な構成は、実施の形態２で示したモジュール１０２と類似している。ただし、本実施の形態では、基板１は第１層２１および第２層２２を含む２層構造となっている。第１層２１と第２層２２との界面に中間電極１３が配置されている。
　本実施の形態では、中間電極１３は、第１ランド電極３１の投影領域の外へ延在しており、第１開口部５１の少なくとも一部は、第１ランド電極３１の投影領域の外に位置している。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、中間電極１３は、第１ランド電極３１の投影領域の外へ延在しており、第１開口部５１は、少なくとも一部が第１ランド電極３１の投影領域の外に位置するように配置されているので、第１開口部５１を遠ざけて配置することができる。第１電子部品４１において電極が密に配置されていても、第１開口部５１は外側に引き出して十分に間隔をあけて配置することができるので、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
　本実施の形態で示したように、中間電極１３は、第１電子部品４１の投影領域の外へ延在しており、第１開口部５１の少なくとも一部は、第１電子部品４１の投影領域の外に位置していることが好ましい。この構成を採用することにより、第１開口部５１は第１電子部品４１のサイズにかかわらず外側に引き出して十分に間隔をあけて配置することができるので、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
　（変形例１）
　図２２～図２３を参照して、本実施の形態における変形例１について説明する。変形例１としてのモジュール１１０の断面図を図２２に示す。モジュール１１０の下面図を図２３に示す。このような構成であってもよい。この構成を採用することにより、開口部の大きさを均一化することができる。また、開口部間の蜜な配置を避けることができるので、モジュール１１０の実装を安定して行なうことができる。
　（変形例２）
　図２４～図２５を参照して、本実施の形態における変形例２について説明する。変形例２としてのモジュール１１１の断面図を図２４に示す。モジュール１１１の下面図を図２５に示す。このような構成であってもよい。モジュール１１１においては、封止樹脂６の上面および側面は、シールド膜８によって覆われている。第１接地電極７１が、シールド膜８に接続するように配置されている。この構成を採用することにより、シールド膜８と接続された第１接地電極７１を含めた形のモジュール１１１において、モジュール１１１の実装を安定して行なうことができる。
　（実施の形態８）
　図２６～図２８を参照して、本発明に基づく実施の形態８におけるモジュールについて説明する。本実施の形態におけるモジュール１１２の断面図を図２６に示す。図２６におけるＸＸＶＩＩ－ＸＸＶＩＩ線に関する矢視断面図を図２７に示す。モジュール１１２の下面図を図２８に示す。モジュール１１２の基本的な構成は、実施の形態２で示したモジュール１０２と類似している。ただし、本実施の形態では、基板１の第１面１ａは、絶縁膜１４によって覆われている。第１面１ａに配置された第１接地電極７１も、絶縁膜１４によって覆われている。
　本実施の形態では、第１ランド電極３１を部分的に覆う絶縁膜１４を備える。第１電子部品４１は、第１ランド電極３１のうち絶縁膜１４に覆われずに露出している露出領域において第１ランド電極３１に電気的に接続されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、絶縁膜１４が配置されていて、第１電子部品４１は、露出領域において第１ランド電極３１に接続されることとなっているので、実装時に付与される導電材料は、絶縁膜１４によって堰き止められることとなり、周囲に流出しにくい。したがって、このモジュールは、マザー基板などに実装する際の短絡をより確実に抑制することができ、安定して実装を行なうことができる。
　（変形例）
　図２９～図３１を参照して、本実施の形態における変形例について説明する。モジュール１１３の断面図を図２９に示す。図２９におけるＸＸＸ－ＸＸＸ線に関する矢視断面図を図３０に示す。モジュール１１３の下面図を図３１に示す。モジュール１１３においては、第１開口部５１の内部に導電材料９が配置されている。このような構成であってもよい。
　（製造方法）
　図２９～図３１に示したモジュール１１３の製造方法について、図３２～図３８を参照して説明する。
　まず、図３２に示すように、基板１を用意する。基板１は、第１面１ａと第２面１ｂとを有する。第１面１ａは、導電膜３０によって覆われている。一方の表面が導電膜３０によって覆われた基板１は、たとえば銅箔付き樹脂シートであってよい。基板１の材料は、樹脂であってよい。
　導電膜３０をパターニングする。こうして、図３３に示す構成を得る。この時点で、導電膜３０の残存部分が回路となる。導電膜３０の残存部分によって、第１ランド電極３１、第２ランド電極３２、第３ランド電極３３、第４ランド電極３４、第１接地電極７１などが形成されている。
　図３４に示すように、上面を覆う絶縁膜１４を形成する。絶縁膜１４は、先に全面を覆うように形成され、その後で、不要部分を除去することによって、形成してもよい。絶縁膜１４は、たとえばレジスト膜であってよい。絶縁膜１４にはいくつかの開口部が形成されており、第１ランド電極３１、第２ランド電極３２、第３ランド電極３３、第４ランド電極３４、第１接地電極７１などが、絶縁膜１４の開口部を通じてそれぞれ部分的に露出している。
　図３５に示すように、電子部品を実装する。ここで示す例では、第１電子部品４１、第２電子部品４２，第３電子部品４３、および第４電子部品４４が実装されている。第１電子部品４１は、第１ランド電極３１に実装される。第２電子部品４２は、第２ランド電極３２に実装される。第３電子部品４３は、第３ランド電極３３に実装される。第４電子部品４４は、第４ランド電極３４に実装される。
　図３６に示すように、封止樹脂６が形成される。封止樹脂６は、絶縁膜１４、第１電子部品４１、第２電子部品４２，第３電子部品４３、および第４電子部品４４を覆うように形成される。
　図３７に示すように、基板１に孔あけ加工を行なう。孔あけ加工は、たとえばレーザ加工で行なってもよい。第１ランド電極３１に達するように第１開口部５１を形成する。第２ランド電極３２に達するように第２開口部５２を形成する。第３ランド電極３３に達するように第３開口部５３を形成する。第４ランド電極３４に達するように第４開口部５４を形成する。第３開口部５３は、複数の第３開口部要素５３１を含む。第４開口部５４は、複数の第４開口部要素５４１を含む。
　図３８に示すように、導電材料９を配置する。導電材料９は、はんだであってよい。導電材料９は、第１開口部５１、第２開口部５２、第３開口部５３、第４開口部５４、第１接地開口部７１１の内部に配置される。これらの導電材料９の配置は、印刷によって行なうことができる。
　上面および側面を覆うように、シールド膜８を形成する。シールド膜８の形成は、スパッタ加工によって行なってもよい。こうすることで、図２９～図３１に示したモジュール１１３を得ることができる。
　（実施の形態９）
　図３９～図４１を参照して、本発明に基づく実施の形態９におけるモジュールについて説明する。本実施の形態におけるモジュール１１４の断面図を図３９に示す。図３９におけるＸＬ－ＸＬ線に関する矢視断面図を図４０に示す。モジュール１１４の下面図を図４１に示す。モジュール１１４の基本的な構成は、図２９に示したモジュール１１３と類似している。ただし、モジュール１１３に比べたとき、第１電子部品４１の位置が異なっている。
　本実施の形態では、露出領域よりも第１開口部５１の方が大きい。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。さらに本実施の形態では、露出領域よりも第１開口部５１の方が大きくなっているので、モジュール１１４の実装時には、十分な量の導電材料９を用いて確実な接続を行なうことができる。
　本実施の形態で示したように、第１ランド電極３１は、第１電子部品４１の投影領域の外へ延在しており、第１開口部５１の少なくとも一部は、第１電子部品４１の投影領域の外に位置していることが好ましい。この構成を採用することにより、第１開口部５１は第１電子部品４１のサイズにかかわらず外側に引き出して十分に間隔をあけて配置することができるので、マザー基板などに実装する際の短絡を抑制することができ、安定して実装を行なうことができる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、５　層間接続導体、６，６１，６２　封止樹脂、８　シールド膜、９　導電材料、１０　マザー基板、１２　電極、１３　中間電極、１４　絶縁膜、２１　第１層、２２　第２層、３０　導電膜、３１　第１ランド電極、３２　第２ランド電極、３３　第３ランド電極、３４　第４ランド電極、４１　第１電子部品、４２　第２電子部品、４３　第３電子部品、４４　第４電子部品、５１　第１開口部、５２　第２開口部、５３　第３開口部、５４　第４開口部、７１　第１接地電極、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２，１１３，１１４　モジュール、１２１　電極要素、５１１　第１開口部要素、５２１　第２開口部要素、５３１　第３開口部要素、５４１　第４開口部要素、７１１　第１接地開口部。

Claims (11)

  1. 　第１面を有する基板と、
    　前記第１面に配置された第１ランド電極と、
    　前記第１ランド電極を介して前記基板に実装された第１電子部品とを備え、
    　前記基板は、前記第１ランド電極の投影領域内に、前記基板を厚み方向に貫通する第１開口部を有する、モジュール。
  2. 　前記第１ランド電極を部分的に覆う絶縁膜を備え、
    　前記第１電子部品は、前記第１ランド電極のうち前記絶縁膜に覆われずに露出している露出領域において前記第１ランド電極に電気的に接続されている、請求項１に記載のモジュール。
  3. 　前記露出領域よりも前記第１開口部の方が大きい、請求項２に記載のモジュール。
  4. 　前記第１ランド電極は、前記第１電子部品の投影領域の外へ延在しており、前記第１開口部の少なくとも一部は、前記第１電子部品の投影領域の外に位置している、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記第１電子部品は、封止樹脂に覆われており、
    　前記封止樹脂の外面の少なくとも一部を覆うようにシールド膜が配置されており、
    　前記第１面には、前記シールド膜と電気的に接続された第１接地電極が配置されており、前記基板は、前記第１接地電極の投影領域内に、前記基板を厚み方向に貫通する第１接地開口部を有する、請求項１から４のいずれか１項に記載のモジュール。
  6. 　第１層および第２層を含む２層構造であって、前記第２層の前記第１層から遠い側の表面として第１面を有する基板と、
    　前記第１面に配置された第１ランド電極と、
    　前記第１ランド電極を介して前記基板に実装された第１電子部品とを備え、
    　前記第１層と前記第２層との界面に中間電極が配置されており、
    　前記中間電極と前記第１ランド電極とは層間接続導体によって電気的に接続されており、
    　前記第１層は、前記中間電極の投影領域内に、前記第１層を厚み方向に貫通する第１開口部を有する、モジュール。
  7. 　前記中間電極は、前記第１ランド電極の投影領域の外へ延在しており、前記第１開口部の少なくとも一部は、前記第１ランド電極の投影領域の外に位置している、請求項６に記載のモジュール。
  8. 　前記中間電極は、前記第１電子部品の投影領域の外へ延在しており、前記第１開口部の少なくとも一部は、前記第１電子部品の投影領域の外に位置している、請求項６または７に記載のモジュール。
  9. 　前記第１電子部品は、封止樹脂に覆われており、
    　前記封止樹脂の外面の少なくとも一部を覆うようにシールド膜が配置されており、
    　前記第１層と前記第２層との界面には、前記シールド膜と電気的に接続された第１接地電極が配置されており、前記第１層は、前記第１接地電極の投影領域内に、前記第１層を厚み方向に貫通する第１接地開口部を有する、請求項６から８のいずれか１項に記載のモジュール。
  10. 　前記第１開口部の内部に導電材料が配置されている、請求項１から９のいずれか１項に記載のモジュール。
  11. 　前記第１開口部は、複数の第１開口部要素の集合である、請求項１から１０のいずれか１項に記載のモジュール。
PCT/JP2021/047546 2021-02-05 2021-12-22 モジュール WO2022168478A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/363,790 US20230380059A1 (en) 2021-02-05 2023-08-02 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021017287 2021-02-05
JP2021-017287 2021-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/363,790 Continuation US20230380059A1 (en) 2021-02-05 2023-08-02 Module

Publications (1)

Publication Number Publication Date
WO2022168478A1 true WO2022168478A1 (ja) 2022-08-11

Family

ID=82742181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/047546 WO2022168478A1 (ja) 2021-02-05 2021-12-22 モジュール

Country Status (2)

Country Link
US (1) US20230380059A1 (ja)
WO (1) WO2022168478A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341934U (ja) * 1989-09-01 1991-04-22
JPH04243187A (ja) * 1991-01-16 1992-08-31 Mitsubishi Electric Corp プリント基板
JPH11340359A (ja) * 1998-03-27 1999-12-10 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341934U (ja) * 1989-09-01 1991-04-22
JPH04243187A (ja) * 1991-01-16 1992-08-31 Mitsubishi Electric Corp プリント基板
JPH11340359A (ja) * 1998-03-27 1999-12-10 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Also Published As

Publication number Publication date
US20230380059A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
US7161252B2 (en) Module component
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US6490168B1 (en) Interconnection of circuit substrates on different planes in electronic module
WO2018101381A1 (ja) 高周波モジュール
WO2022168478A1 (ja) モジュール
US20220199504A1 (en) Module
JP2002344092A (ja) プリント基板
WO2021090694A1 (ja) モジュール
WO2020196752A1 (ja) モジュール
JP2004056155A (ja) モジュール部品
JP2006339276A (ja) 接続用基板及びその製造方法
KR101473478B1 (ko) 인쇄회로 기판의 모듈 실장 구조
US20240032193A1 (en) Electronic component
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
WO2021124805A1 (ja) 電子部品モジュール
WO2023008111A1 (ja) インターポーザ
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
WO2024004846A1 (ja) モジュール
US20220256708A1 (en) Electronic apparatus and substrate
WO2023017727A1 (ja) インターポーザ
KR101926729B1 (ko) 인쇄회로기판
JP2005303067A (ja) 電子部品のシールド構造
JPH06314885A (ja) プリント多層配線基板モジュール
JP2007103547A (ja) 部品実装多層配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21924863

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21924863

Country of ref document: EP

Kind code of ref document: A1