JP3423897B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3423897B2
JP3423897B2 JP09483299A JP9483299A JP3423897B2 JP 3423897 B2 JP3423897 B2 JP 3423897B2 JP 09483299 A JP09483299 A JP 09483299A JP 9483299 A JP9483299 A JP 9483299A JP 3423897 B2 JP3423897 B2 JP 3423897B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
semiconductor device
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09483299A
Other languages
English (en)
Other versions
JP2000294673A (ja
Inventor
和美 新地
健 新垣
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP09483299A priority Critical patent/JP3423897B2/ja
Priority to US09/497,685 priority patent/US6376278B1/en
Publication of JP2000294673A publication Critical patent/JP2000294673A/ja
Priority to US10/062,433 priority patent/US6635963B2/en
Application granted granted Critical
Publication of JP3423897B2 publication Critical patent/JP3423897B2/ja
Priority to US10/631,741 priority patent/US6867069B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フリップチップ
方式を用い、チップサイズパッケージを具えた半導体装
置の製造方法に関する。
【０００２】
【従来の技術】従来、フリップチップ方式を用い、チッ
プサイズパッケージを具えた半導体装置は、例えば、図
１５および図１６に示す製造工程に従って作成される。
図１５および図１６は、従来の製造工程を示す図であ
る。図１５（Ａ）は平面図であり、図１５（Ｂ）〜
（Ｄ）および図１６（Ａ）〜（Ｃ）は断面図である。
【０００３】先ず、電気回路を形成したシリコンウエハ
１０の裏面に粘着テープ１２を貼り付け、その粘着テー
プ１２をウエハリング１４と呼ばれる治具に固定する
（図１５（Ａ）および（Ｂ）。図１５（Ｂ）は、図１５
（Ａ）中のＩ−Ｉ線における切り口の断面を示す。）。
【０００４】次に、ダイシングブレード１６を用いてシ
リコンウエハ１０を指定の寸法に分割し（ダイシング工
程）、個片化されたシリコンチップ１８を得る（図１５
（Ｃ））。各シリコンチップ１８はトレイに移され、ボ
ンディングステージ２０上に搬送される（図１５
（Ｄ））。シリコンチップ１８の電気回路面１８ａには
不図示の電極が設けられている。キャピラリ２４により
金線２６からＡｕボールを形成し、そのＡｕボールを上
述の電極上に圧着してバンプ２２を形成する（スタッド
バンプボンディング）。
【０００５】次に、ボンディングステージ２０上に配線
基板２８を置く（図１６（Ａ））。配線基板２８の内部
端子面２８ａには不図示の内部電極が形成されている。
続いて、ボンディングツール３０によりシリコンチップ
１８を移送し、バンプ２２が形成された電気回路面１８
ａを配線基板２８の内部端子面２８ａに対向させ、バン
プ２２と内部電極とを接合する（フリップチップボンデ
ィング）。
【０００６】さらに、接合部分の信頼性を向上させるた
めにシリコンチップ１８と配線基板２８との間に樹脂３
４を導入する（図１６（Ｂ））。樹脂導入手段としてデ
ィスペンスシリンジ３２を用いている。樹脂３４は、配
線基板２８の内部端子面２８ａ上に注入されると、シリ
コンチップ１８および配線基板２８間に流れ込む。その
後、加温を行って樹脂３４を硬化させる。
【０００７】最後に、所要に応じて、内部端子面２８ａ
に対向する配線基板２８の外部端子面２８ｂに、外部端
子としての半田ボール３６を付着する（図１６
（Ｃ））。半田ボール３６が不要な場合は付ける必要が
ない。
【０００８】尚、この例では樹脂をディスペンスシリン
ジにより導入したが、文献「特開平８−６４７２５」に
は、金型を用いて樹脂封止を行う例が開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法では、工程数、組立コストおよび組立
時間が大きいという問題があった。
【００１０】さらに、樹脂をディスペンスシリンジによ
り導入しているため、樹脂をのせるスペースが配線基板
上に必要になり、配線基板のサイズをシリコンチップよ
りも０．５〜１ｍｍ以上大きくする必要があった。
【００１１】従って、従来より、工程数、組立コストお
よび組立時間が比較的小さく、シリコンチップと同程度
のサイズの配線基板を使用可能な半導体装置の製造方法
の出現が望まれていた。
【００１２】
【課題を解決するための手段】そこで、この発明の半導
体装置の製造方法によれば、（ａ）半導体ウエハの裏面
を粘着テープに貼り付けて固定する工程と、（ｂ）半導
体ウエハの電気回路面に形成された電極上にバンプを形
成する工程と、（ｃ）半導体ウエハのダイシングを行っ
て、個片化した半導体チップを得る工程と、（ｄ）各半
導体チップ間の間隔を広げる工程と、（ｅ）各半導体チ
ップの電気回路面に個々の配線基板の内部端子面をそれ
ぞれ対向させ、この内部端子面に形成された内部電極と
バンプとを接合することにより、半導体チップおよび配
線基板を含む半導体装置の予備構造を得る工程と、
（ｆ）各配線基板の外部端子面に粘着テープを貼り付け
た後、半導体チップの裏面側の粘着テープを剥す工程
と、（ｇ）配線基板の内部端子面と半導体チップの電気
回路面との間に樹脂を流し込み、この樹脂を硬化させ
て、予備構造の樹脂封止を行う工程とを含むことを特徴
とする。
【００１３】このように、（ｆ）工程では、各予備構造
の配線基板側に粘着テープを貼り付けるため、各予備構
造を粘着テープごと一括して搬送することができる。よ
って、従来のように個々の予備構造をトレイに移した
後、個別に搬送するという工程が省けるので、製造時間
の短縮およびコストダウンという効果が得られる。
【００１４】この発明の半導体装置の製造方法におい
て、好ましくは、（ｅ）工程に続けて、所要に応じて
（ｆ）工程を行った後、（ｈ）粘着テープおよび各予備
構造を含む中間構造の上下を上型と下型とで押さえ込
み、これら上型および下型間のキャビティ部分に樹脂を
流し込み、この樹脂を硬化させて、中間構造の樹脂封止
を行う工程と、（ｉ）樹脂封止した中間構造に予備構造
を含む装置領域を画成し、この装置領域を切り出すこと
により、個片化された半導体装置を得る工程とを行うと
良い。
【００１５】このように、各予備構造の樹脂封止を個別
に行う代わりに、上型および下型を用いて全予備構造の
樹脂封止を一括して行う。従って、製造時間を大幅に短
縮することが期待できる。
【００１６】また、ディスペンスシリンジによる樹脂導
入を行う必要がないため、半導体チップと同じサイズの
配線基板を用いることができる。従って、半導体装置の
小型化が期待できる。
【００１７】この発明の半導体装置の製造方法におい
て、好ましくは、各装置領域の境界位置に相当する上型
および下型の双方またはいずれか一方のキャビティ内面
にそれぞれ突起構造を設けてあると良い。
【００１８】このような型を用いるので、樹脂封止した
中間構造には、装置領域間の樹脂部分に凹みが形成され
る。そして、手作業によりこの凹みに沿って中間構造を
分割することができる。従って、作業時間の短縮および
コストダウンが可能になる。
【００１９】
【００２０】
【００２１】
【００２２】この発明の半導体装置の製造方法におい
て、好ましくは、各装置領域の配列間隔を切り出しの際
に要する切り代に等しくしてあると良い。
【００２３】従って、装置領域が最小間隔で配列するた
め、一枚の半導体ウエハから多数の製品が得られる。ま
た、１つのカッティングラインによりその両側の半導体
装置の加工が行えるため、加工数が半減する。
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。尚、図は、この発明が理解
できる程度に形状、大きさおよび配置関係を概略的に示
しているに過ぎない。また、以下に記載される数値等の
条件や材料等は単なる一例に過ぎない。従って、この発
明は、この実施の形態に何ら限定されることがない。
【００３６】〔第１の実施の形態〕図１および図２は、
第１の実施の形態の製造工程を示す断面図である。これ
ら図１および図２を参照して、第１の実施の形態の半導
体装置の製造方法につき説明する。この半導体装置には
フリップチップ方式が用いられ、チップサイズパッケー
ジを具えている。以下、（ａ）〜（ｇ）工程に従い順次
に説明する。
【００３７】先ず、（ａ）Ｓｉ（シリコン）ウエハ１０
の裏面１０ｂを粘着テープ１２に貼り付けて固定する
（図１（Ａ））。この粘着テープ１２は耐熱性を有して
いる。この粘着テープ１２の縁部分は、リング形状の治
具すなわちウエハリング１４に固定してある。Ｓｉウエ
ハ１０の表側の電気回路面１０ａには、複数のＳｉチッ
プの領域を画成してあり、各Ｓｉチップの領域にそれぞ
れ電気回路（回路パタン）を形成してある。これら各電
気回路の周囲には、外部との電気的な接続を行うための
電極（図示を省略）も形成してある。
【００３８】次に、（ｂ）Ｓｉウエハ１０の電気回路面
１０ａに形成された電極上にバンプ２２を形成する（図
１（Ｂ））。つまり、上述した各電極上に、キャピラリ
を用いてバンプボンディングを行う。バンプ２２の材料
は、例えば、Ａｕ／半田／Ｓｎ、Ａｕ、Ｓｎ、Ｓｎ／Ｐ
ｂ等である。
【００３９】次に、（ｃ）Ｓｉウエハ１０のダイシング
を行って、個片化したＳｉチップ１８を得る（図１
（Ｃ））。Ｓｉウエハ１０は、ダイシングブレードを用
いて指定の位置および寸法で分割する。その結果、Ｓｉ
ウエハ１０から複数のＳｉチップ１８が切り出される。
各Ｓｉチップ１８の電気回路面１８ａには、上述した電
気回路、電極およびバンプ２２が設けられている。
【００４０】次に、（ｄ）各Ｓｉチップ１８間の間隔を
広げる（図１（Ｄ））。各Ｓｉチップ１８間の距離は、
粘着テープ１２を引き伸ばすことにより増大する。この
ように、各Ｓｉチップ１８間を所定の間隔だけ離間させ
ておくと、次工程で、Ｓｉチップ１８に比べサイズの大
きい配線基板２８を各Ｓｉチップ１８に接合することが
容易になる。
【００４１】次に、（ｅ）各Ｓｉチップ１８の電気回路
面１８ａに個々の配線基板２８の内部端子面２８ａをそ
れぞれ対向させ、この内部端子面２８ａに形成された内
部電極（不図示）とバンプ２２とを接合することによ
り、Ｓｉチップ１８および配線基板２８を含む半導体装
置の予備構造３８を得る（図２（Ａ））。
【００４２】このため、粘着テープ１２に貼り付いたＳ
ｉチップ１８をボンディングステージ（図示を省略）上
に設置する。そして、ボンディングツール３０により配
線基板２８を１つのＳｉチップ１８上に移送して、Ｓｉ
チップ１８の電気回路面１８ａと配線基板２８の内部端
子面２８ａとを対向させる。配線基板２８は、ガラスエ
ポキシ、セラミック、ポリイミド等で形成されており、
シリコンチップの寸法より大きい。
【００４３】続いて、配線基板２８の内部電極とＳｉチ
ップ１８上のバンプ２２と対向するように位置合せを行
い、配線基板２８をＳｉチップ１８に対し圧着する。こ
の結果、配線基板２８とＳｉチップ１８とが接合し、Ｓ
ｉチップ１８が配線基板２８上に搭載されることにな
る。この状態の配線基板２８およびＳｉチップ１８の構
造を、以下、予備構造３８と称している。
【００４４】次に、（ｆ）各配線基板２８の外部端子面
２８ｂに粘着テープ４０を貼り付けた後、Ｓｉチップ１
８の裏面１８ｂ側の粘着テープ１２を剥す（図２
（Ｂ））。この粘着テープ４０は耐熱性を有している。
このように、この工程では配線基板２８側に粘着テープ
４０を貼り付ける一方で、Ｓｉチップ１８側の粘着テー
プ１２を剥すことにより、配線基板２８の内部端子面２
８ａ側が粘着テープにより覆われないようにする。
【００４５】次に、（ｇ）配線基板２８の内部端子面２
８ａとＳｉチップ１８の電気回路面１８ａとの間に樹脂
３４を流し込み、この樹脂３４を硬化させて、予備構造
３８の樹脂封止を行う（図２（Ｃ））。樹脂３４の導入
は、ディスペンスシリンジ３２を用いて行う。適量の樹
脂３４を配線基板２８の内部端子面２８ａ上に端部より
注入して、シリコンチップ１８および配線基板２８間に
流し込む。このため、配線基板２８はＳｉチップ１８に
比べて大きく、はみ出た端部の部分が０．５〜２．０ｍ
ｍの長さとなっている。その後、加温を行って樹脂３４
を硬化させる。この結果、予備構造３８が樹脂封止され
て、半導体装置が完成する。
【００４６】尚、所要に応じて、配線基板２８の外部端
子面２８ｂに、外部端子としての半田ボールを付着す
る。半田ボールが不要な場合は付ける必要がないが、半
田ボールを設けることによりマザーボードへの接続の信
頼性が向上する。
【００４７】以上説明したように、上述の（ｆ）工程に
おいて、各予備構造３８の配線基板２８側に粘着テープ
４０を貼り付けるため、各予備構造３８を粘着テープ４
０ごと一括して搬送することができる。よって、従来の
ように個々の予備構造３８をトレイに移した後、個別に
搬送するという工程が省けるので、製造時間の短縮およ
びコストダウンという効果が得られる。
【００４８】〔第２の実施の形態〕図３は、第２の実施
の形態の半導体装置の構成を示す断面図である。この半
導体装置は、Ｓｉチップ１８および配線基板４２により
構成されている。これらＳｉチップ１８および配線基板
４２の各々のサイズは実質的に等しい。Ｓｉチップ１８
は電極が設けられた電気回路面１８ａを有している。配
線基板４２は内部電極が設けられた内部端子面４２ａを
有している。電気回路面１８ａと内部端子面４２ａとを
向かい合わせ、Ｓｉチップ１８の電極と配線基板４２の
内部電極とをバンプ２２により接合してある。Ｓｉチッ
プ１８および配線基板４２間に樹脂３４が埋め込まれて
いて、Ｓｉチップ１８および配線基板４２の側面も樹脂
３４により覆われている。また、電気回路面１８ａに対
向するＳｉチップ１８の裏面１８ｂと、内部端子面４２
ａに対向する配線基板４２の外部端子面４２ｂとが共に
露出している。
【００４９】次に、第２の実施の形態の半導体装置の製
造方法につき、図４を参照して説明する。図４は、第２
の実施の形態の製造工程を示す断面図である。尚、第２
の実施の形態では、第１の実施の形態で説明した（ａ）
〜（ｅ）工程に続けて、所要に応じて（ｆ）工程を行っ
た後、以下に説明する（ｈ）および（ｉ）工程を行う。
ここでは、（ａ）〜（ｆ）工程の説明は省略する。但
し、この実施の形態では、第１の実施の形態で説明した
配線基板２８の代わりに、これとはサイズが異なる配線
基板４２を用いている。
【００５０】図４（Ａ）には、（ｆ）工程終了後の様子
が示されている。このとき、粘着テープ４０の表面に各
配線基板４２の外部端子面４２ｂ側が貼り付いた状態と
なっている。各配線基板４２の内部端子面４２ａに設け
られた内部電極と、各Ｓｉチップ１８の電気回路面１８
ａに設けられた電極とがバンプ２２により接合されてい
る。以下、この状態の配線基板４２およびＳｉチップ１
８の構造を予備構造４４と称している。また、各予備構
造４４が粘着テープ４０に貼り付いた構造を中間構造４
６と称している。
【００５１】続いて、（ｈ）粘着テープ４０および各予
備構造４４を含む中間構造４６の上下を上型４８と下型
５０とで押さえ込み、これら上型４８および下型５０間
のキャビティ５２部分に樹脂３４を流し込み、この樹脂
３４を硬化させて、中間構造４６の樹脂封止を行う（図
４（Ｂ））。
【００５２】上型４８は、直方体形状あるいはウエハ形
状の凹みを有した金型である。下型５０は板体状の金型
である。これら上型４８および下型５０を組み合わせる
と、上述の凹みの部分が中間構造４６を収納するための
キャビティ５２となる。キャビティ５２内には、上型４
８に開けられた樹脂注入口５４から樹脂３４が注入され
る。キャビティ５２内に中間構造４６を収納して、樹脂
３４を注入した後、加温を行ってその樹脂３４を硬化さ
せる。樹脂３４として速硬化性の熱硬化樹脂を使用する
と、通常は数十分から１時間の硬化時間が数十秒とな
る。
【００５３】次に、（ｉ）樹脂封止した中間構造４６に
予備構造４４を含む装置領域５６を画成し、この装置領
域５６を切り出すことにより、個片化された半導体装置
を得る（図４（Ｃ））。中間構造４６は、ダイシングブ
レードを用いて指定の位置および寸法で分割する。その
結果、中間構造４６から、図３に示した複数の半導体装
置が切り出される。
【００５４】このように、この実施の形態では、ディス
ペンスシリンジによる樹脂封止の代わりに金型を用いて
樹脂封止を行うので、樹脂の導入を全ての予備構造４４
に対し、一括して行うことができる。このため、製造時
間の大幅な短縮が期待できる。しかも、Ｓｉチップ１８
と同じサイズの配線基板４２を用いることができるた
め、装置の小型化が可能である。従来の半導体装置に比
べると、サイズを１．０〜１．６ｍｍ小さくすることが
できる。
【００５５】また、ボンディングツールおよびボンディ
ングステージをそれぞれ上型４８および下型５０に転用
すれば、製造時の治工具代が低減してコストダウンが図
れる。
【００５６】さらに、中間構造４６を半導体装置に分割
する際、ダイシングを行うことで半導体装置の外形寸法
精度が通常の１／１０〜１／１００にまで向上する（基
板メーカーでの単体寸法精度は±０．１ｍｍであるのに
対し、ダイシング精度は±０．００５ｍｍである。）。
【００５７】〔第３の実施の形態〕次に、図５を参照し
て、第３の実施の形態の半導体装置の製造方法につき説
明する。図５は、第３の実施の形態の製造工程を示す断
面図である。この実施の形態の製造工程は、基本的には
第２の実施の形態の製造工程と同じである。ただ、この
実施の形態では、各装置領域５６の境界位置に相当する
上型４８ａおよび下型５０の双方またはいずれか一方の
キャビティ５２内面にそれぞれ突起構造５８を設けてあ
る。
【００５８】図５（Ａ）には、第２の実施の形態で説明
した（ｈ）工程後の様子が示されている。図５（Ａ）に
示すように、中間構造４６の上下を上型４８ａと下型５
０とで押さえ込み、これら上型４８ａおよび下型５０間
のキャビティ５２部分に樹脂３４を流し込んである。そ
して、この樹脂３４を硬化させて、中間構造４６の樹脂
封止を行っている。
【００５９】ここで、キャビティ５２を構成する上型４
８ａの凹み部分には、複数の突起構造５８が設けられて
いる。突起構造５８が設けられた位置は、キャビティ５
２内面に相当する面上であって、予備構造４４を分割す
る位置に相当する。上型４８ａおよび下型５０を外す
と、樹脂封止した中間構造４６ａの樹脂３４の部分には
凹み６０が形成されている（図５（Ｂ））。この凹み６
０は、ちょうど装置領域５６の境界線に沿って形成され
る。よって、手作業によりこの凹みに沿って中間構造４
６ａを分割することが可能となるので、中間構造４６ａ
を半導体装置に容易に個片化することができる。この結
果、図３に示した構成の半導体装置が得られる。このよ
うに、作業時間の短縮およびコストダウンが可能であ
る。
【００６０】〔第４の実施の形態〕図６は、第４の実施
の形態の半導体装置の構成を示す断面図である。この半
導体装置は、図３に示した第２の実施の形態の半導体装
置とほぼ同じ構成である。しかし、Ｓｉチップ１８およ
び配線基板４２の側面が樹脂３４により覆われていない
点が異なっている。
【００６１】次に、第４の実施の形態の半導体装置の製
造方法につき、図７を参照して説明する。図７は、第４
の実施の形態の製造工程を示す断面図である。
【００６２】先ず、Ｓｉウエハ１０の電気回路面１０ａ
に設けられた電極上にバンプ２２を形成し、続いて、電
気回路面１０ａに配線基板６２の内部端子面６２ａを対
向させ、この内部端子面６２ａに形成された内部電極と
バンプ２２とを接合する（図７（Ａ））。後の工程で、
配線基板６２からは複数の配線基板４２が切り出され
る。従って、配線基板６２上には、Ｓｉウエハ１０上に
おけるＳｉチップ１８の配置と対応するように、各配線
基板４２の領域が画成されている。この配線基板６２
は、ボンディングステージ２０上に内部端子面６２ａを
上向きにして載置される。バンプ２２を形成したＳｉウ
エハ１０は、ボンディングツール３０により移送する。
そして、その電気回路面１０ａを配線基板６２の内部端
子面６２ａに対向させ、バンプ２２を内部電極に対し圧
着する。この結果、Ｓｉウエハ１０と配線基板６２とが
接合した状態となる。この状態のＳｉウエハ１０および
配線基板６２の構造を、以下、中間構造６４と称してい
る。
【００６３】次に、中間構造６４の上下を上型４８と下
型５０とで押さえ込み、これら上型４８および下型５０
間のキャビティ５２部分に樹脂３４を流し込み、この樹
脂３４を硬化させて、中間構造６４の樹脂封止を行う
（図７（Ｂ））。この作業により、電気回路面１０ａと
内部端子面６２ａとの間に樹脂３４を埋め込む。上型４
８および下型５０を外すと、樹脂封止された中間構造６
４ａが得られる。
【００６４】次に、Ｓｉウエハ１０に画成された個々の
Ｓｉチップ１８に対応する装置領域６６を、樹脂封止し
た中間構造６４ａから切り出し、個片化した半導体装置
を得る（図７（Ｃ））。この工程では、ダイシングを行
って、中間構造６４ａを装置領域６６の位置で切断す
る。この結果、Ｓｉウエハ１０がＳｉチップ１８に分割
されると共に、配線基板６２が各Ｓｉチップ１８に接合
した配線基板４２に分割され、図６に示した構成の半導
体装置が得られる。
【００６５】このように、この実施の形態では、ディス
ペンスシリンジによる樹脂封止の代わりに金型を用いて
樹脂封止を行うので、樹脂の導入を一括して行うことが
できる。このため、製造時間の大幅な短縮が期待でき
る。しかも、Ｓｉチップ１８と同じサイズの配線基板４
２を用いることができるため、装置の小型化が可能であ
る。従来の半導体装置に比べると、サイズを１．０〜
２．０ｍｍ小さくすることができる。さらに、中間構造
６４ａを半導体装置に分割する際、ダイシングを行うこ
とで半導体装置の外形寸法精度が向上する。
【００６６】〔第５の実施の形態〕次に、図８を参照し
て、第５の実施の形態の半導体装置の製造方法につき説
明する。図８は、第５の実施の形態の製造方法の説明に
供する図である。この実施の形態の製造工程は、第２お
よび第４の実施の形態で説明した、樹脂封止した中間構
造４６および６４ａを半導体装置に分割する際の方法に
関する。ここでは、中間構造６４ａを半導体装置に分割
する工程を例に取り、説明する。
【００６７】この実施の形態では、各装置領域６６の配
列間隔を、切り出しの際に要する切り代６８に等しくし
てある。図８（Ａ）には、各装置領域６６の位置で、樹
脂封止した中間構造６４ａを切り出したときの断面が示
されている。各装置領域６６の間は、切り代６８の分だ
け互いに離れている。図７（Ｃ）に示した場合に比べ
て、切り出されたほとんどの部分が半導体装置として使
用可能となるので、無駄が無い。
【００６８】また、図８（Ｂ）は、切り出す前の中間構
造６４ａをＳｉウエハ１０側から見た要部平面図であ
る。各装置領域６６は、縦方向および横方向にわたり、
切り代６８（実線により示すカッティングライン）の分
だけ互いに離間して配列している。このように、各装置
領域６６が最小間隔で配列するため、一枚のＳｉウエハ
１０から多数の製品が得られる。また、１つのカッティ
ングラインによりその両側の半導体装置の加工が行える
ため、加工数が半減する。
【００６９】〔第６の実施の形態〕次に、図９を参照し
て、第６の実施の形態の半導体装置の製造方法につき説
明する。図９は、第６の実施の形態の製造方法の説明に
供する図である。この実施の形態の製造工程は、第４の
実施の形態で説明した、中間構造６４を樹脂封止する際
の方法に関する。この実施の形態では、中間構造６４の
樹脂封止と共に、内部端子面６２ａに対向する配線基板
６２の外部端子面６２ｂに樹脂構造７０を形成する。
【００７０】図９（Ａ）は、樹脂封止した中間構造６４
ｂを配線基板６２の外部端子面６２ｂ側から見た平面図
である。また、図９（Ｂ）は、図９（Ａ）のＩ−Ｉ線の
位置における切り口を示す断面図である。但し、図９
（Ｂ）では、配線基板６２の内部端子面６２ａ上に堆積
した樹脂３４や、内部電極に対しバンプ２２により接合
されたＳｉウエハ１０の構造を、一体構造の樹脂形成部
７２として示してある。
【００７１】ここで、樹脂形成部７２のような樹脂堆積
構造を、配線基板６２の片面にだけ形成する場合を考え
てみる。樹脂封止工程では、高温の樹脂３４を配線基板
６２の内部端子面６２ａ上に堆積させる。このとき、樹
脂３４が室温に冷却される際に収縮応力を受ける。する
と、この応力により配線基板６２が変形し、反りが生じ
てしまう。このように、配線基板６２の片面にだけ樹脂
を堆積させると、配線基板６２が反ってしまうという問
題が生じる。
【００７２】そこで、この実施の形態では、樹脂封止の
際に、配線基板６２の外部端子面６２ｂ側にも樹脂構造
７０を形成している。これにより、上述の応力を打ち消
すことができ、配線基板６２に反りが生じなくなる。
【００７３】また、図９に示すように、この例の樹脂構
造７０は、樹脂封止した領域すなわち樹脂形成部７２を
囲む枠構造としてある。枠構造は、配線基板６２を挟ん
で樹脂形成部７２と対向する位置に、樹脂封止の際に形
成される。この枠構造の幅および厚さを適切に設計して
あるため、上述の応力に対向する補強効果が得られるの
である。
【００７４】〔第７の実施の形態〕次に、図１０を参照
して、第７の実施の形態の半導体装置の製造方法につき
説明する。図１０は、第７の実施の形態の製造方法の説
明に供する図である。この実施の形態の製造工程は、第
６の実施の形態と同様、第４の実施の形態で説明した、
中間構造６４を樹脂封止する際の方法に関する。この例
では、樹脂構造７０ａを構成する枠構造が、樹脂封止し
た領域すなわち樹脂形成部７２を格子状に分割する仕切
り構造を含んでいる。
【００７５】図１０（Ａ）は、樹脂封止した中間構造６
４ｃを配線基板６２の外部端子面６２ｂ側から見た平面
図である。また、図１０（Ｂ）は、図１０（Ａ）のＩ−
Ｉ線の位置における切り口を示す断面図である。
【００７６】図１０に示すように、樹脂構造７０ａは、
図９に示した枠構造の内側に十字形の仕切り構造を有し
ている。これにより、樹脂形成部７２が形成された領域
は４つに分割されている。このように、仕切り構造を設
けることにより、樹脂構造７０ａが格子状になり補強枠
の本数が増加するため、補強効果が大きくなる。尚、仕
切り構造は十字形に限らず、他の形状にしても良い。
【００７７】〔第８の実施の形態〕次に、図１１を参照
して、第８の実施の形態の半導体装置の製造方法につき
説明する。図１１は、第８の実施の形態の製造方法の説
明に供する図である。この実施の形態の製造工程は、第
６および第７の実施の形態と同様、第４の実施の形態で
説明した、中間構造６４を樹脂封止する際の方法に関す
る。この例では、樹脂構造７０ｂを構成する枠構造が、
樹脂封止した領域すなわち樹脂形成部７２より外側の位
置に形成される。
【００７８】図１１（Ａ）は、樹脂封止した中間構造６
４ｄを配線基板６２の外部端子面６２ｂ側から見た平面
図である。また、図１１（Ｂ）は、図１１（Ａ）のＩ−
Ｉ線の位置における切り口を示す断面図である。
【００７９】図１１に示すように、樹脂構造７０ｂは、
樹脂形成部７２から外れた位置に形成されている。この
ように樹脂構造７０ｂを設けることにより、半導体装置
として活用できる樹脂形成部７２の部分を最大限に確保
することができる。
【００８０】〔第９の実施の形態〕次に、図１２を参照
して、第９の実施の形態の半導体装置の製造方法につき
説明する。図１２は、第９の実施の形態の製造方法の説
明に供する図である。この実施の形態の製造工程は、第
６、第７および第８の実施の形態と同様、第４の実施の
形態で説明した、中間構造６４を樹脂封止する際の方法
に関する。第６、第７および第８の実施の形態では、樹
脂封止の際に種々の樹脂構造７０を形成する方法につき
説明したが、樹脂封止した中間構造６４ｅの製品領域７
８を半導体装置に分割するに先立ち、樹脂構造７０を製
品領域７８から分離する必要がある。このため、樹脂構
造７０を構成する枠構造の内側の中間構造６４ｅに切り
込み（ノッチ）７４および７６を形成してある。
【００８１】図１２（Ａ）は、樹脂封止した中間構造６
４ｅを配線基板６２の外部端子面６２ｂ側から見た平面
図である。また、図１２（Ｂ）は、図１２（Ａ）のＩ−
Ｉ線の位置における切り口を示す断面図である。
【００８２】図１２に示すように、樹脂構造７０の内側
の配線基板６２に、断面がＶ字形状の切り込み７６を入
れてある。この切り込み７６は、樹脂構造７０の内側に
沿って形成してある。また、この切り込み７６と対向す
る樹脂形成部７２の位置にも、断面がＶ字形状の切り込
み７４を入れてある。このように切り込み７４および７
６を形成するので、樹脂構造７０と製品領域７８（各装
置領域６６が含まれる領域）とを、例えばプレス機等を
用いて容易に分離することができる。尚、切り込み７４
および７６の断面形状は、例えばＵ字形状であっても良
い。
【００８３】〔第１０の実施の形態〕次に、図１３を参
照して、第１０の実施の形態の半導体装置の製造方法に
つき説明する。図１３は、第１０の実施の形態の製造方
法の説明に供する図である。この実施の形態の製造工程
は、第９の実施の形態と同様、樹脂構造７０と製品領域
７８とを分離するための切り込みに関する。
【００８４】図１３（Ａ）は、樹脂封止した中間構造６
４ｆを配線基板６２の外部端子面６２ｂ側から見た平面
図である。また、図１３（Ｂ）は、図１３（Ａ）のＩ−
Ｉ線の位置における切り口を示す断面図である。
【００８５】図１３に示すように、樹脂構造７０の内側
の配線基板６２に、断面がＶ字形状の切り込み７６ａを
入れてある。この切り込み７６ａは、樹脂構造７０の内
側に沿って形成してあり、各切り込み７６ａを直線的に
延在させて配線基板６２の端部まで延長させてある。ま
た、この切り込み７６ａと対向する樹脂形成部７２の位
置にも、断面がＶ字形状の切り込み７４ａを入れてあ
る。
【００８６】このように切り込み７４ａおよび７６ａを
形成するので、樹脂構造７０と製品領域７８とを、手作
業による比較的小さな機械応力で容易に分離することが
できる。尚、切り込み７４および７６の断面形状は、例
えばＵ字形状であっても良い。
【００８７】〔第１１の実施の形態〕次に、図１４を参
照して、第１１の実施の形態の半導体装置の製造方法に
つき説明する。図１４は、第１１の実施の形態の製造方
法の説明に供する図である。この実施の形態の製造工程
は、第９および第１０の実施の形態と同様、樹脂構造７
０ｂと製品領域７８とを分離するための切り込みに関す
る。
【００８８】図１４（Ａ）は、樹脂封止した中間構造６
４ｇを配線基板６２の外部端子面６２ｂ側から見た平面
図である。また、図１４（Ｂ）は、図１４（Ａ）のＩ−
Ｉ線の位置における切り口を示す断面図である。
【００８９】図１４に示すように、樹脂構造７０ｂの内
側の配線基板６２に、内部端子面６２ａから外部端子面
６２ｂまで貫通する切り込み（スリット）８０を入れて
ある。この切り込み８０は、樹脂構造７０ｂを構成する
枠の各辺に沿って１本ずつ形成してある。このように切
り込み８０を形成するので、樹脂構造７０ｂと製品領域
７８とを、精度良く容易に分離することができる。尚、
各辺の切り込み８０を複数に分割した形状としても良
い。
【００９０】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、配線基板および半導体チップから構成される各予備
構造の配線基板側に粘着テープを貼り付け、各予備構造
を粘着テープごと一括して搬送する。よって、従来のよ
うに個々の予備構造をトレイに移した後、個別に搬送す
るという工程が省けるので、製造時間の短縮およびコス
トダウンという効果が得られる。
【図面の簡単な説明】
【図１】第１の実施の形態の製造工程を示す図である。
【図２】図１に続く、第１の実施の形態の製造工程を示
す図である。
【図３】第２の実施の形態の半導体装置の構成を示す図
である。
【図４】第２の実施の形態の製造工程を示す図である。
【図５】第３の実施の形態の製造工程を示す図である。
【図６】第４の実施の形態の半導体装置の構成を示す図
である。
【図７】第４の実施の形態の製造工程を示す図である。
【図８】第５の実施の形態の製造方法の説明に供する図
である。
【図９】第６の実施の形態の製造方法の説明に供する図
である。
【図１０】第７の実施の形態の製造方法の説明に供する
図である。
【図１１】第８の実施の形態の製造方法の説明に供する
図である。
【図１２】第９の実施の形態の製造方法の説明に供する
図である。
【図１３】第１０の実施の形態の製造方法の説明に供す
る図である。
【図１４】第１１の実施の形態の製造方法の説明に供す
る図である。
【図１５】従来の製造工程を示す図である。
【図１６】図１５に続く、従来の製造工程を示す図であ
る。
【符号の説明】
１０：Ｓｉウエハ １０ａ，１８ａ：電気回路面 １０ｂ，１８ｂ：裏面 １２，４０：粘着テープ １４：ウエハリング １６：ダイシングブレード １８：Ｓｉチップ ２０：ボンディングステージ ２２：バンプ ２４：キャピラリ ２６：金線 ２８，４２，６２：配線基板 ２８ａ，４２ａ，６２ａ：内部端子面 ２８ｂ，４２ｂ，６２ｂ：外部端子面 ３０：ボンディングツール ３２：ディスペンスシリンジ ３４：樹脂 ３６：半田ボール ３８，４４：予備構造 ４６，４６ａ，６４，６４ａ〜６４ｇ：中間構造 ４８，４８ａ：上型 ５０：下型 ５２：キャビティ ５４：樹脂注入口 ５６，６６：装置領域 ５８：突起構造 ６０：凹み ６８：切り代 ７０，７０ａ，７０ｂ：樹脂構造 ７２：樹脂形成部 ７８：製品領域 ７４，７６，７４ａ，７６ａ，８０：切り込み
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江川 良実 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 平９−232256（ＪＰ，Ａ) 特開 平９−321088（ＪＰ，Ａ) 特開 平10−27827（ＪＰ，Ａ) 特開 平10−229097（ＪＰ，Ａ) 特開 平10−256417（ＪＰ，Ａ) 特開 平10−303151（ＪＰ，Ａ) 特開 平11−16947（ＪＰ，Ａ) 特開 平11−17158（ＪＰ，Ａ) 特開 昭63−95638（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/301

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体ウエハの裏面を粘着テープ
    に貼り付けて固定する工程と、 （ｂ）前記半導体ウエハの電気回路面に形成された電極
    上にバンプを形成する工程と、 （ｃ）前記半導体ウエハのダイシングを行って、個片化
    した半導体チップを得る工程と、 （ｄ）前記各半導体チップ間の間隔を広げる工程と、 （ｅ）前記各半導体チップの電気回路面に個々の配線基
    板の内部端子面をそれぞれ対向させ、該内部端子面に形
    成された内部電極と前記バンプとを接合することによ
    り、前記半導体チップおよび配線基板を含む半導体装置
    の予備構造を得る工程と、 （ｆ）前記各配線基板の外部端子面に粘着テープを貼り
    付けた後、前記半導体チップの裏面側の粘着テープを剥
    す工程と、 （ｇ）前記配線基板の内部端子面と前記半導体チップの
    電気回路面との間に樹脂を流し込み、該樹脂を硬化させ
    て、前記予備構造の樹脂封止を行う工程とを含むことを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 前記（ｅ）工程に続けて、所要に応じて前記（ｆ）工程
    を行った後、 （ｈ）前記粘着テープおよび各予備構造を含む中間構造
    の上下を上型と下型とで押さえ込み、これら上型および
    下型間のキャビティ部分に樹脂を流し込み、該樹脂を硬
    化させて、前記中間構造の樹脂封止を行う工程と、 （ｉ）前記樹脂封止した中間構造に前記予備構造を含む
    装置領域を画成し、該装置領域を切り出すことにより、
    個片化された半導体装置を得る工程とを行うことを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 請求項２に記載の半導体装置の製造方法
    において、 各前記装置領域の境界位置に相当する前記上型および下
    型の双方またはいずれか一方のキャビティ内面にそれぞ
    れ突起構造を設けてあることを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】 請求項２に記載の半導体装置の製造方法
    において、 各前記装置領域の配列間隔を前記切り出しの際に要する
    切り代に等しくしてあることを特徴とする半導体装置の
    製造方法。
JP09483299A 1999-04-01 1999-04-01 半導体装置の製造方法 Expired - Fee Related JP3423897B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09483299A JP3423897B2 (ja) 1999-04-01 1999-04-01 半導体装置の製造方法
US09/497,685 US6376278B1 (en) 1999-04-01 2000-02-04 Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US10/062,433 US6635963B2 (en) 1999-04-01 2002-02-05 Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin
US10/631,741 US6867069B2 (en) 1999-04-01 2003-08-01 Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09483299A JP3423897B2 (ja) 1999-04-01 1999-04-01 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003080031A Division JP3667323B2 (ja) 2003-03-24 2003-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000294673A JP2000294673A (ja) 2000-10-20
JP3423897B2 true JP3423897B2 (ja) 2003-07-07

Family

ID=14121031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09483299A Expired - Fee Related JP3423897B2 (ja) 1999-04-01 1999-04-01 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US6376278B1 (ja)
JP (1) JP3423897B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452873B (en) * 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
JP4500435B2 (ja) * 2000-11-30 2010-07-14 新日本無線株式会社 半導体集合基板樹脂封止体、その製造方法及び製造装置
US20020081771A1 (en) * 2000-12-22 2002-06-27 Yi-Chuan Ding Flip chip process
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
TWI309074B (en) * 2002-02-07 2009-04-21 Advanced Epitaxy Technology Method of forming semiconductor device
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
JP3918098B2 (ja) * 2002-11-14 2007-05-23 株式会社村田製作所 回路モジュールの製造方法
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
JP4055762B2 (ja) * 2004-05-25 2008-03-05 セイコーエプソン株式会社 電気光学装置の製造方法
KR20110122869A (ko) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
WO2006114825A1 (ja) * 2005-04-06 2006-11-02 Renesas Technology Corp. 半導体装置の製造方法
US7723830B2 (en) * 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
JP4745073B2 (ja) * 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP2008108928A (ja) * 2006-10-26 2008-05-08 Sony Corp 半導体装置及びその製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US9024455B2 (en) 2010-05-26 2015-05-05 Hitachi Chemical Company, Ltd. Semiconductor encapsulation adhesive composition, semiconductor encapsulation film-like adhesive, method for producing semiconductor device and semiconductor device
TWI356478B (en) * 2007-12-21 2012-01-11 Powertech Technology Inc Substrate package structure
KR20100058345A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 카메라 모듈 형성방법
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
KR20120032254A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
US8853859B2 (en) * 2012-05-04 2014-10-07 Nxp B.V. Passivation for wafer level—chip-scale package devices
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
JP7212453B2 (ja) * 2018-02-26 2023-01-25 三井化学株式会社 金属樹脂接合板、筐体および電子装置
CN111180322B (zh) * 2018-11-13 2022-05-31 华邦电子股份有限公司 切割晶圆的方法
US11587809B2 (en) * 2020-09-30 2023-02-21 Advanced Semiconductor Engineering, Inc. Wafer supporting mechanism and method for wafer dicing
CN112331567A (zh) * 2020-11-06 2021-02-05 苏州日月新半导体有限公司 芯片连体覆晶封装方法及产品

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US68424A (en) * 1867-09-03 Elizub e
US22301A (en) * 1858-12-14 Stair-sweeper
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JPH09213828A (ja) * 1996-01-30 1997-08-15 Matsushita Electron Corp 半導体装置およびその製造方法
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH1117044A (ja) * 1997-06-24 1999-01-22 Nec Corp Ｂｇａの実装方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3662404B2 (ja) * 1997-11-19 2005-06-22 芝浦メカトロニクス株式会社 ウエハシート引伸ばし装置およびそれを用いたペレットボンディング装置
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3298618B2 (ja) * 1998-04-23 2002-07-02 松下電工株式会社 チップサイズパッケージの製造方法
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Also Published As

Publication number Publication date
US6376278B1 (en) 2002-04-23
US20020119599A1 (en) 2002-08-29
US20040023438A1 (en) 2004-02-05
US6635963B2 (en) 2003-10-21
JP2000294673A (ja) 2000-10-20
US6867069B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
JP3423897B2 (ja) 半導体装置の製造方法
KR100384260B1 (ko) 반도체장치 및 그 제조방법
JP3526731B2 (ja) 半導体装置およびその製造方法
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP2001053094A (ja) 樹脂封止方法及び装置
JP2003273279A (ja) 半導体装置およびその製造方法
JP2867954B2 (ja) チップ型半導体装置の製造方法
JP2002110856A (ja) 半導体装置の製造方法
JP3667323B2 (ja) 半導体装置の製造方法
JP4053047B2 (ja) 半導体装置の製造方法
US20080036054A1 (en) Packaging System For Semiconductor Devices
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
JPH10209194A (ja) 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置
JP2000260814A (ja) 半導体装置の製造方法
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法
JPH11162998A (ja) 半導体装置およびその製造方法
JPH05308106A (ja) 電子部品の封止構造
KR19990080621A (ko) 열가소성 접착제를 이용한 마이크로 비지에이 패키지 및 그제조방법
JPH07120728B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees