JP4735855B2 - 配線基板、半導体装置及びこれらの製造方法 - Google Patents
配線基板、半導体装置及びこれらの製造方法 Download PDFInfo
- Publication number
- JP4735855B2 JP4735855B2 JP2007205514A JP2007205514A JP4735855B2 JP 4735855 B2 JP4735855 B2 JP 4735855B2 JP 2007205514 A JP2007205514 A JP 2007205514A JP 2007205514 A JP2007205514 A JP 2007205514A JP 4735855 B2 JP4735855 B2 JP 4735855B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bent portion
- wiring board
- opening
- reference example
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
前記基板の一方の面に形成された配線パターンであって、前記配線パターンの一部が前記開口部内に位置するように屈曲する屈曲部を有する前記配線パターンと、
を有し、
前記配線パターンの前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触せず、前記開口部の前記基板の厚み方向の中心の径が前記開口部の開口端部の径よりも大きい。
前記屈曲部は、前記基板の前記他方の面から突出しない高さで形成されていてもよい。
前記屈曲部は、前記基板の前記他方の面から突出して突起部を構成してもよい。
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材が設けられていてもよい。
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなるものであってもよい。
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなるものであってもよい。
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端してもよい。
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されていてもよい。
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む。
を含み、
前記屈曲部を形成する工程では、前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触しないように前記屈曲部を形成すると共に、前記開口部の前記基板の厚み方向の中心の径が、前記開口部の開口端部の径よりも大きくなるように形成する。
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスしてもよい。
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行ってもよい。
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成してもよい。
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねてもよい。
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付けてもよい。
図1は、第1の参考例に係る配線基板を示す図である。図1に示す配線基板は、基板10と、配線パターン20と、を含むもので、例えば半導体装置のインターポーザとして使用することができる。
図7は、第2の参考例に係る半導体装置を示す図である。本参考例では、図1に示す配線基板が使用されている。なお、図7では、基板10と配線パターン20との間の接着剤12(図1参照)が省略されている。また、図1に示す保護部材28は、図7では剥離された状態となっているが、接着されたままの状態であってもよい。本参考例では、第1の参考例で説明した構成を適用することができ、基板10から突出する屈曲部22が半導体装置の外部端子となる。
図8は、第3の参考例に係る半導体装置を示す図である。本参考例では、第2の参考例で説明した半導体チップ40が使用され、屈曲部54が半導体チップ40の搭載領域外に形成されている。すなわち、本参考例に係る半導体装置は、Fan-Out型の半導体装置である。そのため、基板50における半導体チップ40の搭載領域外に開口部56が形成されている。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
図9は、第4の参考例に係る半導体装置を示す図である。本参考例では、第2の参考例で説明した半導体チップ40が使用され、屈曲部64が半導体チップ40の搭載領域内及び搭載領域外に形成されている。すなわち、本参考例に係る半導体装置は、Fan-In/Out型の半導体装置である。そのため、基板60における半導体チップ40の搭載領域内及び搭載領域外に開口部66が形成されている。半導体チップ40の搭載領域外の平坦性を確保し、マザーボードへの二次実装性を向上させるために、その領域に、平坦化部材
(スティフナープレート)を貼り付けた構造にしてもよい(図示せず)。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
図10は、第5の参考例に係る半導体装置を示す図である。本参考例では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の参考例で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本参考例では、屈曲部74は、それぞれの半導体チップ40の搭載領域内に設けられても、搭載領域外に設けられても、両方に設けられてもよい。すなわち、基板70における半導体チップ40の搭載領域内及び搭載領域外の少なくとも一方に開口部76が形成されている。また、屈曲部74は、複数の半導体チップ40間の領域に設けられていてもよいが、この領域を避けて設けられてもよい。すなわち、基板70における複数の半導体チップ40間の領域に開口部76が形成されていても、この領域を避けて開口部76が形成されていてもよい。これ以外の構成及び製造方法は、第2の参考例で説明した内容を適用することができる。
図11は、第6の参考例に係る半導体装置を示す図である。本参考例では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の参考例で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本参考例では、基板80の一部が曲げられて、複数の半導体チップ40が積み重ねられている。図11では、2チップの例が記載されているが、さらに同様に基板を折り曲げて多数の半導体チップを積層してもよい。
図12は、第7の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、基板100及び配線パターン102を含む。基板100には複数の開口部104が形成されている。配線パターン102は、基板100の一方の面に形成され、その一部が開口部104内に入り込んでいる。配線パターン102の一部は、開口部104の内側で曲がって屈曲部106となっている。屈曲部106の先端部108は、基板100の表面を避けて終端している。例えば、屈曲部106は、開口部104から突出して突起部を構成していてもよいし、あるいは、基板100の他方の面から突出しなくてもよい。また、屈曲部106の先端部108は、開口部104の内壁に接触して支持されていてもよい。
図13は、第8の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、複数の半導体チップ40が積み重ねられていない点で、図11に示す半導体装置(第6の参考例)と異なる。それ以外の点に関して第6の参考例で説明した内容は、特別な事情がない限り、本参考例に適用することができる。
図14は、第9の参考例に係る半導体装置を示す図である。本参考例で使用される配線基板は、基板120と、基板120の一方の面に形成された(第1の)配線パターン122と、を含む。基板120には複数の開口部124が形成されている。配線パターン122の一部は、開口部124上で、基板120から離れる方向に突出する屈曲部126となっている。
図15は、第10の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、基板120における屈曲部126が形成された面に半導体チップ134が搭載されている。詳しくは、基板120の一方の面に配線パターン122が形成されており、配線パターン122が形成された面に半導体チップ134が搭載され、半導体チップ134と配線パターン122とが電気的に接続されている。したがって、基板120において、半導体チップ134の搭載面と、外部端子となる屈曲部126が突出する面が同じである。この場合、外部端子としての機能を確保するには、屈曲部126の突出高さが、半導体チップ134を超えていることが好ましい。そのためには、屈曲部126を高く形成するか、薄型の半導体チップ134を使用する。
図16は、第11の参考例に係る半導体装置を示す図である。本参考例に係る半導体装置は、屈曲部146において、第10の参考例と異なり、これ以外の点に関して第10の参考例で説明した内容は、特別な事情がない限り、本参考例に適用することができる。
図17は、第12の参考例に係る接続基板を示す図である。図17に示すように、本参考例に係る接続基板200は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、配線基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
図18は、第13の参考例に係る配線基板を示す図である。図18に示すように、本参考例に係る接続基板300は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
図20は、第14の参考例に係る配線基板を示す図である。図20に示すように、配線基板400では、屈曲部402を千鳥状に配置してもよい。こうすることで、屈曲部402のピッチを大きくすることができ、屈曲部402間に複数(多数)の配線パターンを形成することができる。
図21は、第15の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。そして、屈曲部22の凹部側に、導電性物質600が設けられている。
図22は、第16の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。
図23は、第17の参考例に係る配線基板を示す図である。本参考例に係る配線基板は、図1を参照して説明した配線基板が使用される。
そして、屈曲部22の凹部側に、導電性物質606が設けられている。詳しくは、導電性物質606は、屈曲部22の内部を中空にして、凹部上から配線パターン20に至るように設けられている。
図24は、第18の参考例に係る半導体装置を示す図である。この半導体装置は、図21に示す配線基板と、その配線基板に搭載された半導体チップ40と、を含む。半導体チップ40は、図7を参照して説明したものである。半導体チップ40の電極42(バンプ44)は、配線基板の屈曲部22の凹部側に設けられた導電性物質600上に接合されている。
図25は、第19の参考例に係る配線基板及び半導体装置を示す図である。
図26は、第20の参考例に係る接続基板を示す図である。
図27は、第21の参考例に係る接続基板を示す図である。
図28は、第22の参考例に係る接続基板を示す図である。
図29は、第23の参考例に係る接続基板を示す図である。
次に、半導体装置の形態の変形例を説明する。
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記半導体チップ(の電極)と前記配線パターンとがワイヤで接続されている。
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記配線パターンとをワイヤで接続する工程と、
を含む。
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記配線パターンは、前記基板から突出(オーバーハング)するリードをさらに含み、前記半導体チップ(の電極)と前記リードとが接続されている。
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記リードと接続する工程と、を含む。
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記基板にはデバイスホールが形成され、
前記配線パターンは、前記基板から前記デバイスホール内に突出(オーバーハング)するインナーリードをさらに含み、前記半導体チップ(の電極)と前記インナーリードとが接続されている。
。
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記インナーリードと接続する工程と、を含む。
異方性導電材料
Claims (16)
- 開口部が形成された基板と、
前記基板の一方の面に形成された配線パターンであって、前記配線パターンの一部が前記開口部内に位置するように屈曲する屈曲部を有する前記配線パターンと、
を有し、
前記配線パターンの前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触せず、前記開口部の前記基板の厚み方向の中心の径が前記開口部の開口端部の径よりも大きい配線基板。 - 請求項1記載の配線基板において、
前記屈曲部は、前記基板の他方の面から突出しない高さで形成されてなる配線基板。 - 請求項1記載の配線基板において、
前記屈曲部は、前記基板の他方の面から突出して突起部を構成する配線基板。 - 請求項3記載の配線基板において、
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材が設けられている配線基板。 - 請求項1記載の配線基板において、
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなる配線基板。 - 請求項1記載の配線基板において、
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなる配線基板。 - 請求項1記載の配線基板において、
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端している配線基板。 - 請求項1記載の配線基板において、
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されてなる配線基板。 - 請求項1から請求項8のいずれかに記載された配線基板と、
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む半導体装置。 - 基板の開口部上を通って一方の面に形成された導電箔の一部を、他方の面の方向に向けて前記開口部内に曲げて屈曲部を形成する工程と、
を含み、
前記屈曲部を形成する工程では、前記屈曲部と前記開口部の内壁面とは少なくとも部分的に接触しないように前記屈曲部を形成すると共に、前記開口部の前記基板の厚み方向の中心の径が、前記開口部の開口端部の径よりも大きくなるように形成する配線基板の製造方法。 - 請求項10記載の配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスする配線基板の製造方法。 - 請求項10記載の配線基板の製造方法において、
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行う配線基板の製造方法。 - 請求項10記載の配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成する配線基板の製造方法。 - 請求項10から請求項13のいずれかに記載の方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む半導体装置の製造方法。
- 請求項14記載の半導体装置の製造方法において、
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねる半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付ける半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205514A JP4735855B2 (ja) | 1999-03-25 | 2007-08-07 | 配線基板、半導体装置及びこれらの製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999081028 | 1999-03-25 | ||
JP8102899 | 1999-03-25 | ||
JP21318399 | 1999-07-28 | ||
JP1999213183 | 1999-07-28 | ||
JP2007205514A JP4735855B2 (ja) | 1999-03-25 | 2007-08-07 | 配線基板、半導体装置及びこれらの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000608437A Division JP4066127B2 (ja) | 1999-03-25 | 2000-03-23 | 半導体装置及びその製造方法、回路基板並びに電子機器。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004954A JP2008004954A (ja) | 2008-01-10 |
JP4735855B2 true JP4735855B2 (ja) | 2011-07-27 |
Family
ID=39009033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205514A Expired - Fee Related JP4735855B2 (ja) | 1999-03-25 | 2007-08-07 | 配線基板、半導体装置及びこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735855B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246265A (ja) * | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 半導体パッケージ基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221132A (ja) * | 1993-12-06 | 1995-08-18 | Fujitsu Ltd | 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法 |
-
2007
- 2007-08-07 JP JP2007205514A patent/JP4735855B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2008004954A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP3569585B2 (ja) | 半導体装置 | |
JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP4735856B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP4822018B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP4158008B2 (ja) | 半導体チップの製造方法 | |
JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP3614099B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP4273352B2 (ja) | 半導体装置の製造方法 | |
JP4328978B2 (ja) | 半導体装置の製造方法 | |
JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
JPH11251481A (ja) | 半導体装置用セラミックパッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |