JPH1040213A

JPH1040213A - 情報処理装置のｄｍａデータ転送方法

Info

Publication number: JPH1040213A
Application number: JP19207096A
Authority: JP
Inventors: Hirokatsu Kajiya; 博勝梶屋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-07-22
Filing date: 1996-07-22
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】実効データ転送速度を低下することなく、主
メモリにおけるアクセス可能なアドレス空間を拡大す
る。【解決手段】ＤＭＡ制御部１３、主メモリ１５に対し
てＩＳＡバス１７を介してＩＳＡカード１８を接続し、
外部装置１９と主メモリ１５との間のデータ転送をＩＳ
Ａカード１８にて制御されるＤＭＡ制御部１３を介して
行うＤＭＡデータ転送方法において、ＩＳＡカードは、
互いに独立した２組のＤＭＡ要求信号／ＤＭＡ承認信号
を有し、ＣＰＵからのデータ転送要求に基づいて、２組
のうちの一組のＤＭＡ要求信号／ＤＭＡ承認信号及びＩ
ＳＡバスに対するバスマタ信号を用いて、ＤＭＡ制御部
に対してＤＭＡデータ転送に関する各種動作条件を設定
するとともに、他の一組のＤＭＡ要求／ＤＭＡ承認信号
を用いて設定された動作条件に従ってＤＭＡデータ転送
を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置のＤ
ＭＡデータ転送方法に係わり、特に主メモリと外部装置
との間のデータ転送をＩＳＡバス及びＩＳＡカードを用
いて行う情報処理装置のＤＭＡデータ転送方法に関す
る。

【０００２】

【従来の技術】ＰＣ／ＡＴ互換アーキテクチャを採用し
た情報処理装置においても外部装置との間で大量のデー
タの授受を行う場合には、ＣＰＵの処理負担を軽減する
ためにＤＭＡ制御部を用いて、外部装置と情報処理装置
の主メモリとの間で直接データ転送を実行するようにし
ている。

【０００３】図３はＰＣ／ＡＴ互換アーキテクチャを採
用した情報処理装置の概略構成を示すブロック図であ
る。システムバス１に対して、各種情報処理を行うＣＰ
Ｕ２、主メモリ３、ＤＭＡ制御部４が接続されている。
さらに、このシステムバス１はバスインタフェース５を
介してＩＳＡ（Industry Standard Architiecture)バス
６が接続されている。

【０００４】このＩＳＡバス６に対してＩＳＡカード７
を介して外部装置８が接続されている。また、このＩＳ
Ａバス６にはＤＭＡ転送を実行するためにＤＭＡ制御部
４及び主メモリ３が接続されている。

【０００５】このような構成の情報処理装置においてＤ
ＭＡ制御部４及びＩＳＡバス６を用いて外部装置８と主
メモリ３との間におけるＤＭＡデータ転送を実施する方
法として次の２つの方法が実施されている。

【０００６】(a) ＣＰＵ２がＤＡＭ制御部４を管理し
てＤＡＭ転送を実行する方法 (b) ＩＳＡカード７がバスマスタとなりＤＡＭ転送を
実行する方法次に(a)(b)の各方法を説明する。

【０００７】図４は(a) のＣＰＵ２がＤＡＭ制御部４を
管理してＤＡＭ転送を実行する場合のタイムチャートで
ある。まず、ＣＰＵ２はＤＭＡ制御部４に対して、書込
か読出かの動作モード、ＤＭＡアドレスカウンタ等の設
定を行う(1) 。次に、ＣＰＵ２はＩＳＡカード７に対し
て、READ動作、外部装置８内の転送すべきデータのデー
タ位置，データ総数を指定する。ＩＳＡカード７はＣＰ
Ｕ２からの指示に従って外部装置８から該当データを読
取る(2) 。

【０００８】以上の準備処理が終了すると、ＩＳＡカー
ド７はＤＲＱ（ＤＭＡ要求信号）をＤＭＡ制御部４へ送
出する(3) 。ＤＭＡ制御部４はＤＡＣＫ（ＤＭＡ承認信
号）を送出する（4)。その結果、ＩＳＡカード７に読込
まれたデータのＩＳＡバス６を用いた主メモリ３に対す
るＤＭＡデータ転送が開始される。

【０００９】この場合、ＤＭＡ制御部４自身がバスマス
タ信号を送出して、ＩＳＡバス６の使用権を制御する
(6) 。そして、ＩＳＡカード７はＡＥＮ（アドレス・イ
ネーブル）信号を送出して(5) 、このＡＥＮ信号区間に
ＩＳＡバス６上に出力されたアドレス，データ、コマン
ドを有効として、主メモリ３へ書込まれる(7) 。

【００１０】そして、ＤＭＡ制御部４に対する前述した
動作モード、ＤＭＡアドレスカウンタ等の設定内容の変
更が生じた場合は、ＣＰＵ２がＤＭＡ制御部４に対して
再設定を行う。その結果、この新規に設定された内容に
基づいて前述した手順に従って、ＤＭＡデータ転送が再
開する。

【００１１】なお、図４のタイムチャートは外部装置８
から主メモリ３に対するデータ転送を示す図出あるが、
主メモリ３から外部装置８へデータ転送する場合におい
てもデータ転送方向が逆になるのみで基本的には同じで
ある。

【００１２】図５は(b) のＩＳＡカード７がバスマスタ
となりＤＡＭ転送を実行する場合のタイムチャートであ
る。まず、ＣＰＵ２はＤＭＡ制御部４に対して、書込か
読出かの動作モード、ＤＭＡアドレスカウンタ等の設定
を行う(1) 。次に、ＣＰＵ２はＩＳＡカード７に対し
て、READ動作、外部装置８内の転送すべきデータのデー
タ位置，データ総数を指定する。ＩＳＡカード７はＣＰ
Ｕ２からの指示に従って外部装置８から該当データを読
取る(2) 。

【００１３】以上の準備処理が終了すると、ＩＳＡカー
ド７はＤＲＱ（ＤＭＡ要求信号）をＤＭＡ制御部４へ送
出する(3) 。ＤＭＡ制御部４はＤＡＣＫ（ＤＭＡ承認信
号）を送出する（4)。その結果、ＩＳＡカード７に読込
まれたデータのＩＳＡバス６を用いた主メモリ３に対す
るＤＭＡデータ転送が開始される。

【００１４】この場合、ＩＳＡカード７がバスマスタ信
号を送出して、ＩＳＡバス６の使用権を制御する(6) 。
そして、このバスマスタ信号区間にＩＳＡバス６上に出
力されたアドレス，データ、コマンドが有効として、主
メモリ３へ書込まれる(7) 。

【００１５】

【発明が解決しようとする課題】しかしながら図４，図
５に示す(a) (b) の各方法においても、まだ解消すべき
次のような課題があった。すなわち、ＤＭＡ制御部４内
においては、ＤＭＡデータ転送を実行するために伝送さ
れるデータを主メモリの各アドレス位置に順番に書込ん
だり、主メモリの各アドレス位置の各データを順番に読
出すためのＤＭＡアドレスカウンタが設けられている。
このＤＭＡアドレスカウンタの指定するアトレス領域に
も一定の限界がある。例えば、ＤＭＡアドレスカウンタ
が１６ｂｉｔ構成の場合は、一度にＤＭＡ転送できるデ
ータ転送量は６４ＫＢである。したがって、この６４Ｋ
Ｂを越えるデータを転送する場合は、ＤＭＡ制御部４を
再設定する必要がある。

【００１６】また、ＩＳＡバス６のバス容量も制限があ
るので、例えば１６ＭＢの以上のアドレス空間を指定す
るためには何荷かの対策が必要である。そこで、図４に
示すＣＰＵ２がＤＡＭ制御部４を管理してＤＡＭ転送を
実行する方法においては、ＣＰＵ２がシステムバス１を
介してＤＡＭ制御部４のＤＡＭ動作を管理しており、Ｃ
ＰＵ２がＤＡＭ制御部４の設定内容を変更できるので、
１６ＭＢ以上の主メモリ３のアドレス空間にもアクセス
可能である。

【００１７】しかし、ＣＰＵ２がその都度ＤＭＡ制御部
４に対するＤＡＭ動作の管理を行うとき例えは数１０ｍ
ｓ程度のオーバーヘッドが必要になる。その結果、情報
処理装置全体としてのＤＭＡデータ転送の実効データ伝
送速度が低下する懸念がある。

【００１８】また、図５に示すＩＳＡカード７がバスマ
スタとなりＤＡＭ転送を実行する方法においては、ＩＳ
Ａカード７がＩＳＡバス６を介してＤＡＭ制御部４のＤ
ＭＡ動作を管理しているので、ＣＰＵ２が直接ＤＡＭ制
御部４を管理する場合に比較してオーバヘッド時間を大
幅に短縮できる。

【００１９】しかし、ＩＳＡカード７がＩＳＡバス６を
介してＤＡＭ制御部４を管理しているので、ＩＳＡバス
６の容量で定まる例えば１６ＭＢ以上の主メモリ３のア
ドレス空間をアクセスできない問題があった。

【００２０】本発明はこのような事情に鑑みてなされた
ものであり、ＩＳＡカードが有する２組のＤＭＡ要求信
号／ＤＭＡ承認信号及びマスター信号を用いることによ
って、ＰＣ／ＡＴ互換機能を変更することなく、高い実
効データ転送速度を維持した状態で、主メモリにおける
アクセス可能なアドレス空間を拡大できる情報処理装置
のＤＭＡデータ転送方法を提供することを目的する。さ
らに、一度に転送できるデータ量を大幅に増大できる情
報処理装置のＤＭＡデータ転送方法を提供することを目
的とする。

【００２１】

【課題を解決するための手段】上記課題を解消するため
に本発明は、システムバスに対してＣＰＵ、ＤＭＡ制御
部、主メモリを接続し、さらに、ＤＭＡ制御部及び主メ
モリに対してＩＳＡバスを介してＩＳＡカードを接続
し、外部装置と主メモリとの間のデータ転送をＩＳＡカ
ードにて制御されるＤＭＡ制御部を介して行う情報処理
装置のＤＭＡデータ転送方法において、ＩＳＡカード
は、２組のＤＭＡ要求信号／ＤＭＡ承認信号を有し、Ｃ
ＰＵからのデータ転送要求に基づいて、２組のうちの一
組のＤＭＡ要求信号／ＤＭＡ承認信号及びＩＳＡバスに
対するバスマタ信号を用いて、ＤＭＡ制御部に対してＤ
ＭＡデータ転送に関する各種動作条件を設定するととも
に、他の一組のＤＭＡ要求／ＤＭＡ承認信号を用いて設
定された動作条件に従ってＤＭＡデータ転送を実行する
ようにしている。

【００２２】また、別の発明は、上記発明の情報処理装
置のＤＭＡデータ転送方法において、ＣＰＵからのデー
タ転送要求の示すデータ転送量がＤＭＡ制御部が指定可
能アドレス値で定まる許容値を越える場合、主メモリに
対するデータ転送量が許容値の近傍に設定された規定値
に達したとき、データ転送を継続するために、ＩＳＡカ
ードがＤＭＡ制御部に対してアドレス値を含む動作条件
を再設定するようにしている。

【００２３】このように構成された情報処理装置のＤＭ
Ａデータ転送方法においては、２組のＤＭＡ要求信号／
ＤＭＡ承認信号とバスマスタ信号をＤＭＡ制御部に対す
る管理を実施しながら、ＤＭＡデータの転送を実効して
いる、ＣＰＵはＤＭＡ制御部を管理する必要がなくな
り、オーバヘッドを無くすことができ、実効データ転送
速度を上昇できる。また、バスマスタＤＭＡ動作を用い
ていないので、主メモリにおけるアクセス可能なアドレ
ス空間を拡大できる。

【００２４】さらに、別の発明においては、ＣＰＵから
のデータ転送要求の示すデータ転送量がＤＭＡ制御部が
指定可能アドレス値で定まる許容値を越える場合、ＩＳ
ＡカードがＤＭＡ制御部の設定が可能であるので、再設
定を行うことにより、実効データ転送速度を低下するこ
となく、一度に大量のデータを転送できる。

【００２５】

【発明の実施の形態】以下本発明の一実施形態を図面を
用いて説明する。図１は実施形態のＤＭＡデータ転送方
法が採用された情報処理装置の概略構成を示すブロック
図である。

【００２６】この情報処理装置はＰＣ／ＡＴ互換アーキ
テクチャが採用された計算機システムで構成されてい
る。各種情報処理を実行するＣＰＵ１１は、例えば３２
ビット構成のシステムバス１２を介して、ＤＭＡ制御部
１３、アドレス合成部１４、主メモリ１５に接続されて
いる。さらに、このＣＰＵ１１は、バスインタフェース
１６を介して、例えば２４ビット構成のＩＳＡバス１７
に接続されている。

【００２７】このＩＳＡバス１７に対してＩＳＡカード
１８を介して外部装置１９が接続されている。また、こ
のＩＳＡバス１７にはＤＭＡデータ転送を実行するため
に前述したＤＭＡ制御部１３、アドレス合成部１４及び
主メモリ１２が接続されている。

【００２８】ＣＰＵ１１はＡ０〜Ａ３１の３２ビットの
アドレス空間を指定可能であり、主メモリ１５の指定可
能アドレス領域は３２ビット、すなわち主メモリ１５は
２³²個のデータを記憶可能である。

【００２９】ＤＭＡ制御部１３内には、ＩＳＡバス１７
上に送出する各データの送出タイミングを調停するバス
調停部２０、転送データの主メモリ１５に対する書込ア
ドレスまたは主メモリ１５からデータを読出す場合の読
出アドレスを指定するＤＭＡアドレスカウンタ２１、Ｄ
ＭＡページレジスタ２２及びＤＭＡ上位ページレジスタ
２３が設けられている。

【００３０】ＤＭＡアドレスカウンタ２１は１６ビット
構成であり、クロックに同期して一つのデータが入力す
る毎に一つづつカウントアップしていくアドレスＡ０〜
Ａ１５をＩＳＡバス１７上へ送出する。すなわち、この
ＤＭＡアドレスカウンタ２１で２¹⁶のアドレスを指定可
能である。

【００３１】また、ＤＭＡページレジスタ２２は、ＣＰ
Ｕ１１又はＩＳＡカード１８にて予め指定された８ビッ
トのデータが記憶されており、この８ビットデータをＩ
ＳＡバス１７のアドレスＡ１６〜Ａ２３へ出力する。し
たがって、２４ビット構成のＩＳＡバス１７にてＡ０〜
Ａ２３のアドレスが指定される。

【００３２】ＩＳＡバス１８にＤＭＡアドレスカウンタ
２１及びＤＭＡページレジスタ２２から出力されたＡ０
〜Ａ２３のアドレスはアドレス合成部１４へ入力され
る。ＤＭＡ上位ページレジスタ２２は、主メモリ１５の
指定可能アドレス空間Ａ０〜Ａ３１のうちの上位アドレ
スＡ２４〜Ａ３１に対応する８ビットのデータを記憶す
る。

【００３３】前述したように、ＩＳＡバス１７は２４ビ
ット構成であるので、一つのＤＭＡデータ転送動作期間
中にＡ０〜Ａ３１のアドレス空間を指定できない。した
がって、一つのＤＭＡデータ転送動作の開始前に、この
ＤＭＡ上位ページレジスタ２２に対して上位アドレスＡ
２４〜Ａ３１に対応する８ビットのデータをＣＰＵ１１
又はＩＳＡカード１８から設定しておけば、この一つの
ＤＭＡデータ転送動作期間中に同一上位アドレスＡ２４
〜Ａ３１がアドレス合成部１４へ印加される。

【００３４】アドレス合成部１４は、ＩＳＡバス１７か
らクロックに応動して下位１６ビットＡ０〜Ａ１５が順
次変化するアドレスＡ０〜Ａ２３とＤＭＡ上位ページレ
ジスタ２３から印加された固定の上位アドレスＡ２４〜
Ａ３１とを合成して３２ビットのアドレスＡ０〜Ａ３１
として主メモリ１５へ印加する。

【００３５】主メモリ１５は、クロックに同期して順次
ＩＳＡバス１７のデータバス上に出力される各データ
を、アドレス合成部１４が指定するアドレス位置に格納
していく。

【００３６】このように、ＤＭＡアドレスカウンタ２１
のカウント値が０から２¹⁶までカウントアップされる毎
に、ＤＭＡデータ転送動作を一時中断して、カウント値
を０に戻して、ＤＭＡページレジスタ２２の値を１だけ
増加する。そして、ＤＭＡデータ転送動作を再開する。

【００３７】そして、ＤＭＡページレジスタ２２の値を
順次増加して、この値が上限に達すると、ＤＭＡ上位ペ
ージレジスタ２３の値を増加設定することによって、結
果的に、主メモリ１５内の全てのアドレス空間を指定し
て、ＤＭＡデータ転送が可能となる。

【００３８】ＩＳＡカード１８は図示するように、０〜
７までの８組のＤＭＡ要求信号（ＤＲＱ０〜ＤＲＱ７）
／ＤＭＡ承認信号（ＤＡＣＫ０〜ＤＡＣＫ７）を有して
いる。そして、通常は、０，１，２，３，４，７の６組
のＤＭＡ要求信号／ＤＭＡ承認信号を使用している。

【００３９】そして、ＰＣ／ＡＴ互換機においては、残
り２組のＤＭＡ要求信号（ＤＲＱ５，ＤＲＱ６）／ＤＭ
Ａ承認信号（ＤＡＣＫ５，ＤＡＣＫ６）は使用していな
い。そこで、この実施形態のＩＳＡカード１８において
は、この通常使用されていない２組のＤＲＱ５／ＤＡＣ
Ｋ５、ＤＲＱ６／ＤＡＣＫ６を使用する。

【００４０】図２は外部装置１９のデータを主メモリ１
５へＤＭＡ制御部１３を用いてデータ転送を実行する場
合のタイムチャートである。まず、ＣＰＵ１１はＤＭＡ
制御部１３に対して、主メモリ１５に対する書込か読出
かの動作モード、ＤＭＡアドレスカウンタ２１の初期設
定、ＤＭＡページレジスタ２２の開始アドレスＡ１６〜
Ａ２３の設定、ＤＭＡ上位ページレジスタ２３の開始ア
ドレスＡ２４〜Ａ３１の設定等を行う。すなわち、ＣＰ
Ｕ１１は、主メモリ１５上におけるデータの書込み開始
アドレスＡ０〜Ａ３１を設定する(1)。

【００４１】なお、このＣＰＵ１１のＤＭＡ制御部１３
に対する各種設定は、一連のＤＭＡデータ転送を実行す
る場合、最初に１回だけ実施するのみである。次に、Ｃ
ＰＵ１１はＩＳＡカード１８に対して、READ動作、外部
装置１９内の転送すべきデータのデータ位置，データ総
数を指定する。ＩＳＡカード１８はＣＰＵ１１からの指
示に従って外部装置１９から該当データを読取る(2) 。

【００４２】以上の準備処理が終了すると、ＩＳＡカー
ド１８はＤＲＱ５をＤＭＡ制御部１３へ送出する(3) 。
ＤＭＡ制御部１３はＤＡＣＫ５を送出する（4)。その結
果、ＩＳＡカード１８に読込まれたデータのＩＳＡバス
１７を用いた主メモリ１５に対するＤＭＡデータ転送が
開始される。

【００４３】この場合、ＩＳＡカード１８がＩＳＡバス
１７に対してバスマスタ信号を送出して、ＩＳＡカード
１８がＤＭＡ制御部１３のＤＭＡ転送動作を管理する
(8) 。そして、ＩＳＡカード１８が最初にＣＰＵ１１か
ら設定された転送すべきデータ量が、例えばＤＭＡアド
レスカウンタ２１で設定される許容量を越えている場合
等においては、ＤＭＡデータ転送を継続させるために、
ＤＭＡ制御部１３のＤＭＡアドレスカウンタ２１、ＤＭ
Ａページレジスタ２２、ＤＡＭ上位ページレジスタ２３
の設定内容を変更する必要が生じる。

【００４４】この場合、ＩＳＡカード１８はもう一組の
ＤＲＱ６をＤＭＡ制御部１３へ送出して(5) 、ＤＭＡ制
御部１３からＤＡＣＫ６を受領すると(6) 、ＩＳＡカー
ド１８が、ＣＰＵ１１に代り、ＤＭＡ制御部１３のＤＭ
Ａアドレスカウンタ２１、ＤＭＡページレジスタ２２、
ＤＡＭ上位ページレジスタ２３の設定内容を前述したよ
うに変更する。

【００４５】そして、このＤＭＡ制御部１３の新規の設
定内容に基づいてＩＳＡカード１８に読込まれたデータ
のＩＳＡバス１７を用いた主メモリ１５に対するＤＭＡ
データ転送が継続される。

【００４６】この場合、ＩＳＡカード１８に代り、ＤＭ
Ａ制御部１３自身がＩＳＡバス１７に対してバスマスタ
信号を送出して、ＩＳＡバス１７を制御する。ＤＭＡ制
御部１３自身がＩＳＡバス１７に対するバスマスタとな
るので、前述した方法を用いてＩＳＡバス１７のビット
構成（２４ビット）で制限される限界値である１６ＭＢ
以上の主メモリ１５に対するアドレス空間をアクセス可
能である。

【００４７】なお、図２においては、外部装置１９から
データを主メモリ１５へＤＭＡ転送する手順について説
明したが、主メモリ１５から外部装置１９へデータをＤ
ＭＡ転送する場合は、データの流れが逆転するのみで、
処理手順はほぼ同じである。

【００４８】このように構成された情報処理装置のＤＭ
Ａデータ転送方法によれば、ＣＰＵ１１はＤＭＡデータ
転送を開始する前に、ＤＭＡ制御部１３のＤＭＡアドレ
スカウンタ２１、ＤＭＡページレジスタ２２及びＤＭＡ
上位ページレジスタ２４を主メモリ１５上における書込
開始アドレスに対応する値に初期設定すると共に、ＩＳ
Ａカード１８に転送すべきデータ位置やデータ量を設定
するのみである。

【００４９】一旦初期設定すると、実際にＤＭＡ制御部
１３を管理してデータ転送を実行する期間は、ＣＰＵ１
１はＤＭＡ制御部１３におけるＤＭＡ転送動作を全く管
理しないので、ＣＰＵ１１がＤＭＡ制御部１３を管理す
る場合に発生するオーバヘッドがなくなり、実効データ
転送速度を図４に示す従来のデータ転送方法に比較して
大幅に上昇できる。

【００５０】ちなみに、ＣＰＵ１１がＤＭＡ制御部１３
を管理した場合のオーバヘッドは数１０ｍｓであるのに
対して、同一条件でＩＳＡカード１８がＤＭＡ制御部１
３を管理した場合のオーバヘッドは１０μｓとなり、格
段に処理速度が上昇することが実証できた。

【００５１】さらに、ＤＭＡ制御部１３のＤＭＡアドレ
スカウンタ２１で設定可能なアドレス数を越えるデータ
を一度にＤＭＡ転送を実施する場合は、最初にＣＰＵ１
１が設定したＤＭＡ制御部１３のＤＭＡアドレスカウン
タ２１やＤＭＡページレジスタ２２やＤＭＡ上位ページ
レジスタ２２の値を設定し直す必要がある。このＤＭＡ
制御部１３に対する再設定処理は、従来ＣＰＵが実施し
ていたが、実施形態においては、ＩＳＡカード１８が実
施している。

【００５２】したがって、この場合においては、ＣＰＵ
１１はＤＭＡ制御部１３に対する再設定処理に全く関与
しないので、高い実効データ転送速度を維持した状態
で、１回のＤＭＡデータ転送で大量のデータを転送でき
る。また、ＤＭＡ制御部１３自体がＩＳＡバス１７に対
するバスマスタとなるので、１６ＭＢ以上の主メモリに
対するアドレス空間を指定できる。

【００５３】

【発明の効果】以上説明したように、本発明の情報処理
装置のＤＭＡデータ転送方法によれば、ＩＳＡカードが
有する２組のＤＭＡ要求信号／ＤＭＡ承認信号とバスマ
スタ信号を用いて、ＤＭＡ制御部に対するＤＭＡ動作管
理を実施しながら、ＤＭＡデータの転送を実行してい
る。

【００５４】したがって、ＰＣ／ＡＴ互換機能を変更す
ることなく、高い実効データ転送速度を維持した状態
で、主メモリ上におけるアクセス可能なアドレス空間を
拡大できる。

【００５５】さらに、ＣＰＵからのデータ転送要求の示
すデータ転送量がＤＭＡ制御部が指定可能アドレス値で
定まる許容値を越える場合、ＩＳＡカードによるＤＭＡ
制御部に対する再設定を可能としている。よって、ＣＰ
Ｕの代りにＩＳＡカードが再設定を行うことにより、実
効データ転送速度を低下することなく、一度に大量のデ
ータを転送できる。

【図面の簡単な説明】

【図１】本発明の一実施形態のＤＭＡデータ転送方法
を採用した情報処理装置の概略構成を示すブロック図

【図２】同ＤＭＡデータ転送方法を示すタイムチャー
ト

【図３】従来のＤＭＡデータ転送方法を採用した情報
処理装置の概略構成を示すブロック図

【図４】同従来のＤＭＡデータ転送方法を示すタイム
チャート

【図５】同じく同従来のＤＭＡデータ転送方法を示す
タイムチャート

【符号の説明】

１１…ＣＰＵ１２…システムバス１３…ＤＭＡ制御部１４…アドレス合成部１５…主メモリ１６…バスインタフェース１７…ＩＳＡバス１８…ＩＳＡカード１９…外部装置２０…バス調停部２１…ＤＭＡアドレスカウンタ２２…ＤＭＡページレジスタ２３…ＤＭＡ上位ページレジスタ

Claims

【特許請求の範囲】

【請求項１】システムバスに対してＣＰＵ、ＤＭＡ制
御部、主メモリを接続し、さらに、前記ＤＭＡ制御部及
び主メモリに対してＩＳＡバスを介してＩＳＡカードを
接続し、外部装置と前記主メモリとの間のデータ転送を
前記ＩＳＡカードにて制御されるＤＭＡ制御部を介して
行う情報処理装置のＤＭＡデータ転送方法において、前記ＩＳＡカードは、２組のＤＭＡ要求信号／ＤＭＡ承認信号を有し、前記ＣＰＵからのデータ転送要求に基づいて、前記２組
のうちの一組のＤＭＡ要求信号／ＤＭＡ承認信号及び前
記ＩＳＡバスに対するバスマタ信号を用いて、前記ＤＭ
Ａ制御部に対してＤＭＡデータ転送に関する各種動作条
件を設定するとともに、他の一組のＤＭＡ要求／ＤＭＡ承認信号を用いて前記設
定された動作条件に従って前記ＤＭＡデータ転送を実行
することを特徴とする情報処理装置のＤＭＡデータ転送
方法。
【請求項２】前記ＣＰＵからのデータ転送要求の示す
データ転送量が前記ＤＭＡ制御部が指定可能アドレス値
で定まる許容値を越える場合、前記主メモリに対するデ
ータ転送量が前記許容値の近傍に設定された規定値に達
したとき、データ転送を継続するために、前記ＩＳＡカ
ードが前記ＤＭＡ制御部に対してアドレス値を含む動作
条件を再設定することを特徴とする請求項１記載の情報
処理装置のＤＭＡデータ転送方法。