JP3181515B2 - データ転送方法及びその方法を用いたデータ転送装置 - Google Patents

データ転送方法及びその方法を用いたデータ転送装置

Info

Publication number
JP3181515B2
JP3181515B2 JP26239796A JP26239796A JP3181515B2 JP 3181515 B2 JP3181515 B2 JP 3181515B2 JP 26239796 A JP26239796 A JP 26239796A JP 26239796 A JP26239796 A JP 26239796A JP 3181515 B2 JP3181515 B2 JP 3181515B2
Authority
JP
Japan
Prior art keywords
address
data
block size
transferred
start address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26239796A
Other languages
English (en)
Other versions
JPH1091572A (ja
Inventor
修 石川
俊一 伊藤
聡 山本
義和 遠藤
Original Assignee
株式会社沖データ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ filed Critical 株式会社沖データ
Priority to JP26239796A priority Critical patent/JP3181515B2/ja
Priority to US08/923,130 priority patent/US5983289A/en
Publication of JPH1091572A publication Critical patent/JPH1091572A/ja
Application granted granted Critical
Publication of JP3181515B2 publication Critical patent/JP3181515B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータや通
信装置における、CPUを介すことなく複数のデータを
転送するダイレクトメモリアクセス(Direct Memory Ac
cess)に関し、特に、データをブロック単位で転送する
ダイレクトメモリアクセスに関する。
【0002】
【従来の技術】従来から、多量のデータを高速に転送す
る方法として、ダイレクトメモリアクセスが用いられて
いる。特に、転送に要する時間を短くするべく、ブロッ
ク単位で、すなわち、複数のデータ毎に転送するという
ブロックアクセスが広く用いられている。このブロック
アクセスにおいては、ブロック単位として、例えば、4
ワードや1ワード等を予め用意している。このように、
複数個のブロック単位を用意しておくことにより、例え
ば、転送元のアドレス空間が、メモリ1の一部、メモリ
2の全体、メモリ3の一部というように、3つのメモリ
にまたがる場合に、最初に、4ワードに満たないメモリ
1の部分を1ワード単位で転送し、次に、4ワードの整
数倍であるメモリ2の部分を4ワード単位で転送し、最
後に、4ワードに満たないメモリ3の部分を1ワード単
位で転送することにより、転送時間を短縮している。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うなブロックアクセスでは、各ワード単位でデータを転
送するに先立ち、どの領域をどのワード単位で転送する
かを決定するべく、転送元のアドレス空間を分割する必
要がある。しかしながら、このアドレス空間の分割は、
メモリ側では実行することができないため、メモリ側が
CPUに対し割込み処理を要求することにより、CPU
がアドレス空間を分割している。この結果、ブロックア
クセスの処理にオーバヘッドが生じてしまい、全体とし
てダイレクトメモリアクセスのための所要時間が延びて
しまうという問題があった。
【0004】
【課題を解決するための手段】以上のような課題を解決
するために、本発明は、複数のデータをメモリの所定の
領域に対し書き込み及び読み出すためにデータの転送を
行うデータ転送方法であって、領域の書き込み及び読み
出すための開始位置と終了位置とを示すスタートアドレ
スとストップアドレスとを設定すると共に、一回に転送
すべきデータ数をそれぞれ示す複数のブロックサイズを
(n:0及び正の整数)で示す各ビット値に設定
し、スタートアドレスの上位ビットがストップアドレス
の上位ビットと不一致であると、該スタートアドレスの
下位ビットのビット値に基づくブロックサイズでデータ
を転送し、かつ転送する毎にスタートアドレスを転送し
たデータ数だけ更新し、更新されたスタートアドレスの
上位ビットがストップアドレスの上位ビットと一致する
と、該スタートアドレス及び該ストップアドレスの各下
位ビットの差で示すビット値から残りデータを最大に転
送可能なブロックサイズを判定し、該判定したブロック
サイズで残りデータを転送することを特徴とするもので
ある。 他の発明は、複数のデータをメモリの所定の領域
に対しメモリコントローラを介して書き込み及び読み出
すためにデータの転送を行うデータ転送装置であって、
領域の書き込み及び読み出すための開始位置と終了位置
とを示すスタートアドレスとストップアドレスとが設定
されるアドレス設定部と、データが転送される毎にアド
レス設定部のスタートアドレスを更新するアドレス更新
部と、一回に転送すべきデータ数をそれぞれ示す複数の
ブロックサイズを2 (n:0及び正の整数)で示す各
ビット値に設定し、いずれかの該ビット値を転送すべき
ブロックサイズを指定すべくメモリコントローラへ出力
するブロックサイズ出力部と、更新されるスタートアド
レス及びストップアドレスの各上位ビットを比較し、一
致、不一致を示す判定信号を出力する上位ビット判定部
と、該上位ビット判定部の不一致を示す判定信号でスタ
ートアドレスの下位ビットに基づくビット値を出力させ
るべくブロックサイズ出力部を制御するブロック出力制
御部と、上位ビット判定部の一致を示す判定信号でスタ
ートアドレス及びストップアドレスの各下位ビットの差
で示すビット値から残りデータを最大に転送可能なブロ
ックサイズを 判定し、対応するビット値を出力させるべ
くブロックサイズ出力部を制御するブロックサイズ判定
部とを含むことを特徴とするものである。
【0005】
【発明の実施の形態】
〈データ転送装置の構成〉本発明のデータ転送装置につ
いて、実施の形態に沿って説明する。図2は、具体例の
データ転送装置のブロック図である。このデータ転送装
置は、上位コントローラ1、メモリコントローラ2、メ
モリ3、DMAコントローラ4、データ処理部5から構
成される。
【0006】上位コントローラ1は、メモリコントロー
ラ2との間で、メモリコントローラ2がメモリ3にアク
セスするのに必要な信号を入出力する。メモリコントロ
ーラ2は、メモリ3に対しデータの書込み・読出しを行
う。DMAコントローラ4は、ダイレクトメモリアクセ
スを行う上で中心的な役割を果たし、上位コントローラ
1、メモリコントローラ2と間で、ダイレクトメモリア
クセスを実行するのに必要な信号を交換し、また、デー
タ処理部5に対しデータの書込み・読出しを行う。
【0007】〈DMAコントローラの説明〉さらに、D
MAコントローラ4の構成について詳しく説明する。図
1は、DMAコントローラの構成を示す図である。DM
Aコントローラ4は、カウンタ4A、アドレス・レジス
タ4B、比較器4C、DMA制御部4D、データ・レジ
スタ4Eから構成される。カウンタ4Aは、DMA転送
におけるスタートアドレスを制御する機能を有してお
り、上位コントローラ1から、アドレスADR、アドレ
スADRのロードをイネーブルにするアドレスロード信
号ADR−LD、クロックCLKを入力され、スタート
アドレスADRを比較器4Cへ出力する。一方、アドレ
ス・レジスタ4Bは、DMA転送におけるストップアド
レスを制御する機能を有しており、上位コントローラ1
からアドレスADR、アドレスADRのロードをイネー
ブルにするアドレスロード信号STP−LDを入力さ
れ、ストップアドレスSTPを比較器4Cへ出力する。
【0008】比較器4Cは、スタートアドレスADRと
ストップアドレスSTPとを比較し、ブロックの大きさ
を示すブロックサイズBSを出力すると共に、比較の結
果を示す比較結果EQPをDMA制御部4Dへ出力す
る。DMA制御部4Dは、(1)上位コントローラ1と
の間で、DMAの割込みに関する処理(INT)をし、
(2)データ処理部5との間で、データの読出/書込に
関する処理(DATA)をし、(3)メモリコントロー
ラ2との間で、DMAのリクエスト/ステータス(RE
Q/ACK)、データの読出/書込の切替え(RD/W
R)等に関する処理をし、(4)カウンタ4Aに対し、
カウントアップ(CNT−UP)を指示する。データ・
レジスタ4Eは、DMA制御部4Dからの読出/書込信
号R/Wに基づき、メモリコントローラ2とデータ処理
部5との間でデータの入出力を制御する。
【0009】〈比較器の説明〉次に、比較器の構成につ
いて詳細に説明する。比較器4Cは、比較回路4C−a
と比較回路4C−bとから構成される。比較回路4C−
aは、(1)アドレスADRのうち2ビットめ以上のビ
ット群からなるアドレスADR[n〜2](上位ビット
群)と、(2)ストップアドレスSTPのビットのうち
2ビットめ以上のビット群からなるストップアドレスS
TP[n〜2](上位ビット群)を入力され、両方のア
ドレスの対応するビット同士を比較し、その比較の結果
である比較結果eqpを出力する。比較結果eqpは、
全てのビットが一致する場合には、“1”を設定され、
全てのビットが一致しない場合には、“0”を設定され
る。
【0010】一方、比較回路4C−bは、(1)アドレ
スADRのうち1ビットめ以下のビット群からなるアド
レスADR[1〜0](下位ビット群)と、(2)スト
ップアドレスSTPのうち1ビットめ以下のビット群か
らなるアドレス[1〜0](下位ビット群)と、(3)
比較結果eqpとを入力され、両方のアドレスの対応す
るビット同士を比較し、ブロックサイズBSと比較結果
EQPとを出力する。
【0011】〈ブロックサイズと比較結果の決定〉次
に、比較回路4C−bの動作原理について説明する。図
3は、比較回路4C−bでの入力信号と出力信号との関
係を示す図である。比較回路4C−bは、比較結果eq
pを参照しつつ、アドレスADR[1〜0]とストップ
アドレスSTP[1〜0]とを比較することにより、1
ワード単位、2ワード単位、4ワード単位のいずれでデ
ータを転送することができるかを決定する。そして、そ
の決定したワード単位をブロックサイズBSとして出力
する。ここで、ブロックサイズBS“00”は、1ワー
ド単位での転送を示し、“01”は、2ワード単位での
転送を示し、“10”は、4ワード単位での転送を示
す。
【0012】また、比較回路4C−bは、アドレスAD
R[1〜0]とストップアドレスSTP[1〜0]との
間に存在するデータの大きさが、先述したブロックサイ
ズBSと一致するか否か、即ち、そのブロックサイズの
転送を終えた後にも残っているデータがあるか否かを示
す比較結果EQPを出力する。ここで、比較結果EQP
は、前記の両者が一致する場合(残っているデータが存
在しなくなる場合)には、“1”を設定され、一致しな
い場合(残っているデータが存在する場合)には、
“0”を設定される。
【0013】〈ブロックサイズと比較結果の例〉以下、
いくつかの例について説明する。例えば、上位ビット群
のアドレスADR[n〜2]と上位ビット群のストップ
アドレスSTP[n〜2]とが一致する場合(NO.1
〜16)においては、NO.2に示すように、下位ビッ
ト群のアドレスADR[1〜0]が“00”であり、ス
トップアドレスSTP[1〜0]が“01”であるとき
には(すなわち、転送すべきデータが2ワードあるとき
には)、ブロックサイズBSは、2ワードを示す“0
1”となり、比較結果EQPは、2ワードを転送した後
には残りのデータが存在しないことを示す“1”とな
る。また、NO.3に示すように、アドレスADR[1
〜0]が“00”であり、ストップアドレスSTP[1
〜0]が“10”であるときには(転送すべきデータが
3ワードあるときには)、ブロックサイズBSは、2ワ
ードを示す“01”となり、比較結果EQPは、2ワー
ドを転送した後にも残りのデータが存在することを示す
“0”となる。
【0014】一方、上位ビット群のアドレスADR[n
〜2]とストップアドレス[n〜2]とが一致しない場
合(NO.17〜20)においては、上記のNO.1〜
16の場合とは異なり、ブロックサイズBSは、アドレ
ス[1〜0]のみによって決定され、比較結果EQP
は、常に、そのブロックサイズBSを転送した後にもデ
ータが残っていることを示す“0”を設定される。例え
ば、NO.17に示すように、アドレスADR[1〜
0]が“00”のときには、ブロックサイズBSは、4
ワードを示す“10”となり、NO.20に示すよう
に、アドレスADR[1〜0]が“11”のときには、
ブロックサイズBSは、1ワードを示す“00”とな
る。
【0015】〈データ転送装置の動作〉次に、データ転
送装置の動作について説明する。図4は、具体例のデー
タ転送装置の転送動作の動作フローチャートであり、図
5は、メモリからのデータ転送の動作を示す図である。
以下、これらの図に沿って転送動作を説明する。なお、
メモリ3のアドレス1から26までに格納されているデ
ータをDMAコントローラ4を介してデータ処理部5へ
転送する場合を想定する。
【0016】〈アドレスとストップアドレスの設定〉 ステップS10: 上位コントローラ1は、DMAコン
トローラ4内のカウンタ4Aに対し、アドレスADRと
アドレスロード信号ADR−LDによりスタートアドレ
ス0000_0001(1番地)を設定し、また、アド
レス・レジスタ4Bに対し、アドレスADRとアドレス
ロード信号STP−LDによりストップアドレス000
1_1010(26番地)を設定する。これにより、カ
ウンタ4Aは、アドレスADRを出力し、同様にして、
アドレス・レジスタ4BもストップアドレスSTPを出
力する。なお、この際、上位コントローラ1は、データ
処理部5に対し、スタンバイ信号STBYを使って、D
MAコントローラ4から転送されるデータを処理するた
めの準備をするように指示する。
【0017】〈上位ビット群/下位ビット群の比較〉 ステップS20: 比較器4Cは、アドレスADRと、
ストップアドレスSTPとを入力される。より具体的に
は、比較回路4C−aは、アドレスADRの上位ビット
群「0000_00」とストップアドレスSTPの上位
ビット群「0001_10」とを入力される。また、比
較回路4C−bは、アドレスADRの下位ビット群「0
1」とストップアドレスSTPの下位ビット群「10」
を入力される。
【0018】そして、比較回路4C−aは、そのアドレ
スADR「0000_00」とストップアドレスSTP
0001_10」との間で、対応するビット同士を比
較する。この場合、一致しないビットが存在するので、
比較結果eqpは、“0”を設定される。一方、比較回
路4C−bは、その比較結果eqp“0”を参照しつ
つ、アドレスADR「01」と、ストップアドレスST
P「10」とを比較する。その結果、比較回路4C−b
は、ブロックサイズBSとして2ワードを意味する“0
1”をメモリコントローラ2へ出力する。同時に、DM
Aアクセスが最後でないことを通知するべく、比較結果
EQLとして“0”をDMA制御部4Dへ出力する(こ
れらの動作は、図6におけるNO.18に相当する)。
【0019】〈DMA転送の要求〉 ステップS30:DMA制御部4Dは、メモリコントロ
ーラ2に対し、DMA要求がある旨を示すリクエスト信
号REQを通知する。
【0020】〈DMA転送の指示〉 ステップS40: リクエスト信号REQを受けると、
メモリコントローラ2は、リクエスト信号REQに応答
する旨を示す応答信号ACKをDMAコントローラ4へ
通知する。と同時に、メモリ3に対し、アドレスADR
「1番地」を起点とする2ワードのDMA転送を実行す
るように指示する。
【0021】〈ブロック転送(1回めの前半)〉 ステップS50: DMA転送の指示を受けて、メモリ
3は、アドレス「1番地」のデータRD1をメモリコン
トローラ2へ出力する。そして、メモリコントローラ2
は、その読出データRD1をDMAコントローラ4へ出
力する。さらに、DMAコントローラ4内のDMA制御
部4Dは、データ・レジスタ4Eを使って、読出データ
RD1をデータ処理部5へ出力する。最後に、データ処
理部5が、その読出データRD1を取り込む。一方、D
MA制御部4Dは、カウンタ4Aに対し、カウント値を
1ワード分だけカウントアップするよう、カウントアッ
プ信号CNT−UPによって指示する。これにより、ア
ドレスADRは、「2番地」を表すことになる。
【0022】〈ブロック転送(1回めの後半)〉 ステップS60: 同様にして、メモリ3上のアドレス
「2番地」を起点とする1ワードの読出データRD2
は、データ処理部5へ転送される。そして、アドレスA
DRは、1ワード分だけカウントアップされる結果、
「3番地」を表すことになる。この時点において、2ワ
ード分のブロック転送が完了することになる。
【0023】〈DMA転送の指示(2回め)〉 ステップS70: 未だ転送されていないデータが残っ
ているので、DMAコントローラ4内のDMA制御部4
Dは、リクエスト信号REQをメモリコントローラ2へ
出力し続ける。また、アドレスADRは、「0000_
0011(3番地)」であり、ストップアドレスSTP
は、「0001_1010(26番地)」であるため、
比較結果eqp“0”、1ワードを示すブロックサイズ
BS“00”、比較結果EQP“0”が出力される(図
3のNO.20に相当する)。
【0024】〈DMA転送(2回め)〉 ステップS80: メモリコントローラ2は、ブロック
サイズBS“00”に基づき、メモリ3上の1ワード分
の読込データRD3をDMAコントローラ4を介してデ
ータ処理部5に取り込ませる。DMAコントローラ4内
のカウンタ4Aは、カウント値をカウントアップし、ア
ドレスADRを「4番地」にする。これにより、2回め
のブロック転送が完了する。
【0025】〈ブロック転送(3回め)〉 ステップS90: 3回めのブロック転送を開始する際
のアドレスADR「0000_0100」の下位ビット
群ADR[1〜0]が、「00」となるので、比較結果
eqp“0”、4ワードを示すブロックサイズBS“1
0”、比較結果EQP“0”を出力する。これにより、
DMAコントローラ4は、メモリ3から4ワード分の読
込データRD4、RD5、RD6、RD7(4〜7番
地)を次々と連続的に読出し、データ処理部5に取り込
ませる。以下、図5に示すように、4回めには、読出デ
ータRD8〜11(8〜11番地)、・・・、7回めに
は、読出データRD20〜23(20〜23番地)が転
送される。
【0026】〈DMAの終了動作〉次に、DMAの終了
動作について説明する。図6は、DMAの終了動作を示
す動作フローチャートである。以下、このフローチャー
トに沿って説明する。なお、7回めまでのブロック転送
により、アドレス「23番地」までのデータ転送が終了
していると想定する。従って、アドレスADRは、「0
001_1000(24番地)」を表しており、未だ転
送されていないデータが、3ワード存在する。
【0027】〈上位ビット群/下位ビット群の比較(8
回め)〉 ステップS100: 比較回路4C−aは、アドレスA
DR「0001_1000」(24番地)と、ストップ
アドレスSTP「0001_1010」(26番地)と
の間で、上位ビット群「0001_10」が全て一致す
るので、比較結果eqp“1”を出力する。また、比較
回路4C−bは、比較結果eqp“1”と、アドレスA
DR“00”と、ストップアドレスSTP“10”とか
ら、2ワードを示すブロックサイズBS“10”と、そ
の2ワード分の転送をした後にもデータが残っているこ
とを示す比較結果EQP“0”とを出力する(図3のN
O.3に相当する)。
【0028】〈DMA転送(8回め)〉 ステップS110: ブロックサイズBS“10”に従
い、メモリコントローラ2は、読出データRD24(2
4番地)、RD25(25番地)をメモリ3からデータ
制御部5へ転送する。
【0029】〈上位ビット群/下位ビット群の比較(9
回め)〉 ステップS120: それら2ワード分の転送が終了す
ると、カウンタ4Aは、カウントアップされる結果、ア
ドレスADRは、「0001_1010(26番地)」
になる。その結果、比較器4Cは、1ワード転送を示す
ブロックサイズBS“00”と、その1ワードの転送を
終了した後にはデータが残っていないことを示す比較結
果EQP“1”を出力する(図3のNO.11に相当す
る)。
【0030】〈DMA転送(9回め)〉 ステップS130: ブロックサイズBS“00”に従
って、メモリコントローラ2は、読出データRD26
(26番地)をメモリ3からデータ処理部5へ転送す
る。このとき、DMA制御部4Dは、比較結果EQP
“1”により、転送すべきデータが残っていないことを
知得する。これにより、DMA制御部4Dは、上位コン
トローラ1に対し、割込信号INTを介してDMA転送
が完了した旨を通知する。これにより、アドレス「1番
地」から「26番地」までのブロック転送が全て終了す
ることになる。
【0031】上述したように、具体例のデータ転送装置
では、転送すべきデータが格納されている領域のスター
トアドレスとストップアドレスとを比較し、その比較の
結果に基づき、逐次、ブロックサイズを決定している。
これにより、ブロックサイズに拘束されることなく、転
送元の領域を自由に設定することが可能となる。また、
転送元の領域をブロックサイズに沿って分割することな
く、データを転送することが可能となる。
【0032】〈他の実施形態〉上述した具体例では、ブ
ロックサイズBSとして、1ワード、2ワード、4ワー
ドを設定しているが、カウンタ4A、アドレス・レジス
タ4B、比較回路4C−a、比較回路4C−bのビット
数を変更することにより、ブロックサイズBSとして、
他のワード数を容易に設定することも可能である。ま
た、上述した具体例では、カウンタ4Aは、アップカウ
ンタとして機能しているが、ダウンカウンタとして機能
させることも可能であり、さらには、アップカウンタと
ダウンカウンタとの切替情報をも使うことにより、両方
のカウンタを併用することも可能である。なお、上記の
具体例では、メモリ3からデータ処理部5へのデータ読
出しについて説明しているが、データ処理部5からメモ
リ3へのデータ書込みも同様にして行うことが可能であ
る。
【図面の簡単な説明】
【図1】DMAコントローラの構成を示す図である。
【図2】具体例のデータ転送装置のブロック図である。
【図3】比較回路での入力信号と出力信号との関係を示
す図である。
【図4】DMAの転送動作を示す動作フローチャートで
ある。
【図5】メモリからのデータ転送を示す図である。
【図6】DMAの終了動作を示す動作フローチャートで
ある。
【符号の説明】 4A カウンタ 4B アドレス・レジスタ 4C 比較器 4C−a 比較回路 4C−b 比較回路 4D DMA制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 義和 東京都港区芝浦四丁目11番地22号 株式 会社 沖データ内 (56)参考文献 特開 昭63−288352(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 13/12,13/28,13/38

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のデータをメモリの所定の領域に対
    し書き込み及び読み出すために前記データの転送を行う
    データ転送方法であって、 前記領域の書き込み及び読み出すための開始位置と終了
    位置とを示すスタートアドレスとストップアドレスとを
    設定すると共に、 一回に転送すべきデータ数をそれぞれ示す複数のブロッ
    クサイズを2(n:0及び正の整数)で示す各ビット
    値に設定し、 前記スタートアドレスの上位ビットが前記ストップアド
    レスの上位ビットと不一致であると、該スタートアドレ
    スの下位ビットのビット値に基づくブロックサイズで前
    記データを転送し、かつ転送する毎に前記スタートアド
    レスを前記転送したデータ数だけ更新し、 前記更新されたスタートアドレスの上位ビットが前記ス
    トップアドレスの上位ビットと一致すると、該スタート
    アドレス及び該ストップアドレスの各下位ビットの差で
    示すビット値から残りデータを最大に転送可能な前記ブ
    ロックサイズを判定し、該判定したブロックサイズで前
    記残りデータを転送することを特徴とするデータ転送方
    法。
  2. 【請求項2】 複数のデータをメモリの所定の領域に対
    しメモリコントローラを介して書き込み及び読み出すた
    めに前記データの転送を行うデータ転送装置であって、 前記領域の書き込み及び読み出すための開始位置と終了
    位置とを示すスタートアドレスとストップアドレスとが
    設定されるアドレス設定部と、 前記データが転送される毎に前記アドレス設定部のスタ
    ートアドレスを更新するアドレス更新部と、 一回に転送すべきデータ数をそれぞれ示す複数のブロッ
    クサイズを2(n:0及び正の整数)で示す各ビット
    値に設定し、いずれかの該ビット値を転送すべきブロッ
    クサイズを指定すべく前記メモリコントローラへ出力す
    るブロックサイズ出力部と、 前記更新されるスタートアドレス及び前記ストップアド
    レスの各上位ビットを比較し、一致、不一致を示す判定
    信号を出力する上位ビット判定部と、 該上位ビット判定部の不一致を示す判定信号で前記スタ
    ートアドレスの下位ビットに基づくビット値を出力させ
    るべく前記ブロックサイズ出力部を制御するブロック出
    力制御部と、 前記上位ビット判定部の一致を示す判定信号で前記スタ
    ートアドレス及び前記ストップアドレスの各下位ビット
    の差で示すビット値から残りデータを最大に転送可能な
    前記ブロックサイズを判定し、対応するビット値を出力
    させるべく前記ブロックサイズ出力部を制御するブロッ
    クサイズ判定部とを含むことを特徴とするデータ転送装
    置。
JP26239796A 1996-09-11 1996-09-11 データ転送方法及びその方法を用いたデータ転送装置 Expired - Fee Related JP3181515B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26239796A JP3181515B2 (ja) 1996-09-11 1996-09-11 データ転送方法及びその方法を用いたデータ転送装置
US08/923,130 US5983289A (en) 1996-09-11 1997-09-04 Data transfer methods and controller for transferring data in blocks without crossing certain address boundaries

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26239796A JP3181515B2 (ja) 1996-09-11 1996-09-11 データ転送方法及びその方法を用いたデータ転送装置

Publications (2)

Publication Number Publication Date
JPH1091572A JPH1091572A (ja) 1998-04-10
JP3181515B2 true JP3181515B2 (ja) 2001-07-03

Family

ID=17375209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26239796A Expired - Fee Related JP3181515B2 (ja) 1996-09-11 1996-09-11 データ転送方法及びその方法を用いたデータ転送装置

Country Status (2)

Country Link
US (1) US5983289A (ja)
JP (1) JP3181515B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425023B1 (en) * 1999-03-24 2002-07-23 International Business Machines Corporation Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests
US6658503B1 (en) * 1999-12-07 2003-12-02 Texas Instruments Incorporated Parallel transfer size calculation and annulment determination in transfer controller with hub and ports
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
JP3785373B2 (ja) * 2002-03-01 2006-06-14 シャープ株式会社 通信制御回路
JP3804778B2 (ja) * 2002-03-26 2006-08-02 沖電気工業株式会社 プロセッサ及び命令実行方法
US6907478B2 (en) * 2003-02-18 2005-06-14 Adaptec, Inc. Systems and methods optimizing data transfer throughput of a system on chip
US7886093B1 (en) * 2003-07-31 2011-02-08 Hewlett-Packard Development Company, L.P. Electronic device network supporting compression and decompression in electronic devices
US7904895B1 (en) 2004-04-21 2011-03-08 Hewlett-Packard Develpment Company, L.P. Firmware update in electronic devices employing update agent in a flash memory card
US8526940B1 (en) 2004-08-17 2013-09-03 Palm, Inc. Centralized rules repository for smart phone customer care
US8032675B2 (en) * 2005-12-28 2011-10-04 Intel Corporation Dynamic memory buffer allocation method and system
WO2007146710A2 (en) 2006-06-08 2007-12-21 Hewlett-Packard Development Company, L.P. Device management in a network
US8752044B2 (en) 2006-07-27 2014-06-10 Qualcomm Incorporated User experience and dependency management in a mobile device
US7721018B2 (en) 2006-08-24 2010-05-18 Microchip Technology Incorporated Direct memory access controller with flow control
US8131940B2 (en) * 2007-03-31 2012-03-06 Intel Corporation Methods and apparatuses to support memory transactions using partial physical addresses
US8861386B2 (en) * 2011-01-18 2014-10-14 Apple Inc. Write traffic shaper circuits
US8744602B2 (en) 2011-01-18 2014-06-03 Apple Inc. Fabric limiter circuits
US9727504B2 (en) * 2012-02-29 2017-08-08 Mitsubishi Electric Corporation Data transfer apparatus, data transfer method, and data transfer program
US9124295B2 (en) * 2013-11-14 2015-09-01 Nicolas Thomas Mathieu Dupont System and method for data compression and transmission
US10028277B2 (en) 2013-11-20 2018-07-17 Cyborg Inc. Variable frequency data transmission

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836283B2 (ja) * 1991-04-11 1998-12-14 日本電気株式会社 バッファ管理方式
DE69332901T2 (de) * 1992-09-03 2004-01-29 Sony Corp Datenaufzeichnungsgerät und -verfahren
US5675790A (en) * 1993-04-23 1997-10-07 Walls; Keith G. Method for improving the performance of dynamic memory allocation by removing small memory fragments from the memory pool
JPH087730B2 (ja) * 1993-06-24 1996-01-29 日本電気株式会社 計算機システム
US5687392A (en) * 1994-05-11 1997-11-11 Microsoft Corporation System for allocating buffer to transfer data when user buffer is mapped to physical region that does not conform to physical addressing limitations of controller
JPH07336375A (ja) * 1994-06-14 1995-12-22 Hitachi Ltd データ転送システム
US5751970A (en) * 1996-08-08 1998-05-12 International Business Machines Corp. Method for determining an optimal segmentation size for file transmission in a communications system

Also Published As

Publication number Publication date
JPH1091572A (ja) 1998-04-10
US5983289A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
JP3181515B2 (ja) データ転送方法及びその方法を用いたデータ転送装置
US6701405B1 (en) DMA handshake protocol
US5740466A (en) Flexible processor-driven SCSI controller with buffer memory and local processor memory coupled via separate buses
US8041871B2 (en) System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCEI) multi-root input/output virtualization (IOV) environment
US20020026544A1 (en) DMA controller
JPH06348593A (ja) データ転送制御装置
US6938118B1 (en) Controlling access to a primary memory
US20040153589A1 (en) Device and method for controlling data transfer
JP2000298640A (ja) Dma装置
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JPH01125644A (ja) データ転送装置
JPH03656B2 (ja)
JP2001056793A (ja) 情報処理装置
KR20010050234A (ko) 메모리(mem)와 결합한 데이터 처리용 디바이스
JP2615677B2 (ja) 共用拡張記憶制御方式
JPH0934726A (ja) 割り込み制御方法
JP2847729B2 (ja) 情報処理装置
JPH07152650A (ja) キャッシュ制御装置
JPH04195563A (ja) メモリシステムの制御装置
JPH1040213A (ja) 情報処理装置のdmaデータ転送方法
JPH08328995A (ja) Dma転送方式およびdma転送方法
JPH03100751A (ja) 入出力処理装置
JP3076199B2 (ja) バッファアクセス制御回路
JPS59231665A (ja) デイスク制御装置
JPS63197254A (ja) 仮想記憶制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees