JP2001256169A - データ転送制御システム及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリからデータを先読みしてマスタからの
リード要求に備える先読み機構を備えるシステムにおい
て、複数の先読み機構を有効活用する。 【解決手段】 デバイスドライバは、入出力デバイス２
０にデータ転送要求を行う際、その転送に使用する先読
み機構３０６を選択してそのデバイス２０に設定すると
共に、その先読み機構３０６が使用すべき先読み手法を
先読み手法指定レジスタ部３０８に設定する。入出力デ
バイス２０は、システムバス１０を介してリードアクセ
スを行う際、要求するアドレスとともに、デバイスドラ
イバに設定された先読み機構３０６を示す信号を出力す
る。先読み機構識別機構３０４は、この信号に対応する
先読み機構３０６に選択信号を発する。これにより、選
択された先読み機構３０６がその要求に対して応答す
る。空いている先読み機構３０６に適切な先読み手法を
設定して利用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリと、入出力
等の各種デバイスとの間でのデータ転送のための技術に
関し、特にＤＭＡ転送時のメモリからのデータの先読み
の効率化のための技術に関する。

【０００２】

【従来の技術】入出力デバイスからメモリをリードする
場合に、転送性能を高めるため、メモリコントローラに
プリフェッチ（先読み）機構を設けたシステムが従来か
ら知られている。このようなシステムの一例として、例
えば特開平６−３２４９８６号公報に示されるものがあ
る。この従来システムでは、システムバスとメモリとの
間にデータ転送装置を設ける。システムバス上の入出力
デバイスからメモリに対し、あるアドレスについてのリ
ードアクセスがあった場合、データ転送装置は、入出力
デバイスの要求サイズ以上のデータをメモリから読み込
む。データ転送装置は、読み込んだデータのうち要求サ
イズ分だけを入出力デバイスに転送し、残りの部分はプ
リフェッチバッファに格納する。このプリフェッチバッ
ファへの格納処理は、バックグラウンドで行われる。そ
して、入出力デバイスから連続して次のアドレスへのリ
ードアクセスがあった場合、データ転送装置は、プリフ
ェッチバッファ内に格納済みのそのアドレスのデータを
入出力デバイスに転送する。

【０００３】一般的にメモリからデータを読み出すより
も、プリフェッチバッファからデータを読み出す方が速
いので、上述の従来システムによれば、入出力デバイス
から見かけ上高速にリードアクセスを行うことができ
る。

【０００４】しかしながら、上記従来システムは、プリ
フェッチバッファ機構を１系統しか備えていないため、
ランダムアクセスの場合や、複数の入出力デバイスから
同時期にアクセスを受けるような場合には、効果が得ら
れないという問題があった。

【０００５】これに対し、プリフェッチバッファ機構を
複数系統設け、ランダムアクセスの場合や複数の入出力
デバイスからのアクセスにもある程度対応できるように
したシステムとして、特開平８−２７２７３２号公報に
開示されたものがある。このシステムでは、連続アドレ
スへの２回目のアクセスがあったときにプリフェッチを
行うべきと判断し、空いているプリフェッチバッファ機
構を選んでプリフェッチ処理を行わせる。

【０００６】

【発明が解決しようとする課題】特開平８−２７２７３
２号公報の技術には次のような問題がある。

【０００７】まず、この従来技術では、接続される入出
力デバイスに対して一対一でプリフェッチバッファ機構
を設ける必要があるとともに、その対応づけは固定的な
ので、拡張性や処理の柔軟性の点で問題がある。例え
ば、１つのプリフェッチバッファ機構を複数の入出力デ
バイスに効率的に割り当てていくこともできない。

【０００８】また、上記従来技術では、前回の要求アド
レスと今回の要求アドレスとが連続していることをもっ
てプリフェッチを行うか否かを判断しているので、一連
のデータ転送要求の最初の要求時にはプリフェッチ機構
が働かないという問題がある。

【０００９】本発明はこのような問題を解決するために
なされたものであり、複数のデバイスに対して柔軟にプ
リフェッチ処理を提供することができるデータ転送制御
システム及び装置を提供することを目的とする。また、
本発明は、先読み処理を迅速にスタートさせることがで
きる仕組みを提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明に係るデータ転送
制御システムは、メモリと複数のデバイスとの間のデー
タ転送のための転送制御システムであって、前記メモリ
からデータの先読みを行ってバッファに蓄積し、前記デ
バイスからリード要求されたアドレスのデータがバッフ
ァ内にあればそのデータを応答する複数の先読み手段
と、前記デバイスを制御するデバイス制御手段であっ
て、前記デバイスに対し前記メモリからのリード処理を
行わせる際に、前記複数の先読み手段からそのリード処
理に利用する先読み手段を選択するデバイス制御手段
と、前記デバイスからリード要求を受けた場合、そのデ
バイスに対して前記デバイス制御手段が選択した先読み
手段を識別し、その先読み手段に対しそのリード要求に
対する応答を行わせる識別手段と、を備える。

【００１１】この構成によれば、先読み手段を、入出力
デバイス等の複数のデバイスに対して動的に割り当てて
使用することができ、装備した先読み手段を有効活用す
ることができる。また、選択された先読み手段は、デバ
イスからの１回目のリード要求ですぐに先読み処理を開
始できるので、従来技術よりも早く先読み効果を得るこ
とができる。

【００１２】好適な態様では、前記各先読み手段は、そ
れぞれ複数の先読み手法に対応可能であって、それらの
うち外部から設定された先読み手法で前記メモリからデ
ータの先読みを行う機能を備え、前記デバイス制御手段
は、利用する前記先読み手段を選択すると同時に、選択
した先読み手段に対し前記リード処理に対応した先読み
手法を選択して設定する。

【００１３】この態様によれば、同じ先読み手段を、デ
ータ転送の内容に応じた複数の先読み手法で利用するこ
とができるので、先読み手段を有効活用することができ
る。

【００１４】また、別の好適な態様では、前記デバイス
制御手段は、選択した前記先読み手段を示す識別情報を
該当するデバイスに設定し、前記デバイスは、リード要
求の際、前記デバイス制御手段から設定された前記先読
み手段の識別情報を出力し、前記識別手段は、前記デバ
イスがリード要求の際に出力した前記識別情報に基づ
き、その要求に応答させる先読み手段を識別する。

【００１５】この態様において、前記選択した先読み手
段を示す識別情報として、前記アドレスのうち前記メモ
リのアドレス空間で使用されない上位ビットを用いれ
ば、要求アドレスに先読み手段の指定を含めることがで
き、デバイスからのリード要求のサイクルを短くするこ
とができる。

【００１６】また、別の好適な態様では、前記識別手段
は、前記デバイス制御手段が選択した先読み手段とそれ
に対応するデバイスとの対応関係を記憶し、リード要求
を行ったデバイスに対応する先読み手段を前記対応関係
から識別する。

【００１７】この態様によれば、デバイス制御手段は、
選択した先読み手段を識別手段に設定すればよく、デバ
イスに対してバス等を介して設定する必要はなくなる。

【００１８】また、更に好適な態様では、前記デバイス
制御手段は、選択した先読み手段に対し、前記先読み手
法に加えて前記リード処理の開始アドレスを設定し、選
択された前記先読み手段は、前記デバイス制御手段から
先読み手法及び開始アドレスの設定を受けると、前記デ
バイスからのリード要求を待たずに先読み処理を開始す
ることを特徴とする。

【００１９】この態様によれば、デバイスからの１回目
のリード要求が来る前に先読みを開始できるので、デバ
イスからみた場合、時間のかかるメモリのリード処理が
ほぼ完全に隠蔽され、高速な先読み手段からのリードの
みでよくなるため、処理速度が向上する。

【００２０】また本発明に係るシステムは、メモリとデ
バイスとの間のデータ転送のための転送制御システムで
あって、複数の先読み手法に対応可能であり、その中で
指定された先読み手法にて前記メモリからデータの先読
みを行ってバッファに蓄積し、前記デバイスからリード
要求されたアドレスのデータがバッファ内にあればその
データを応答する複数の先読み手段と、前記デバイスを
制御するデバイス制御手段であって、前記デバイスに対
し前記メモリからのリード処理を行わせる際に、前記先
読み手段に対して前記リード処理に対応した先読み手法
を選択して設定するデバイス制御手段と、を備える。

【００２１】この構成によれば、同じ先読み手段を、デ
ータ転送の内容に応じた複数の先読み手法で利用するこ
とができるので、先読み手段を有効活用することができ
る。

【００２２】また本発明に係る装置は、メモリと複数の
デバイスとの間のデータ転送を制御する装置であって、
前記メモリからデータの先読みを行ってバッファに蓄積
し、前記デバイスからリード要求されたアドレスのデー
タがバッファ内にあればそのデータを応答する複数の先
読み手段と、前記デバイスを制御するデバイス制御手段
から、前記デバイスがリード処理に使用する前記先読み
手段の選択を受け付ける手段と、前記デバイスからリー
ド要求を受けた場合、そのデバイスに対して前記デバイ
ス制御手段が選択した先読み手段を識別し、その先読み
手段に対しそのリード要求に対する応答を行わせる識別
手段とを備える。

【００２３】この装置を用いれば、先読み手段を複数の
デバイスに対して動的に割り当てて使用することがで
き、先読み手段を有効活用することができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。

【００２５】図１は、本発明に係るデータ転送システム
のハードウエア構成を概略的に示すブロック図である。
この図は、コンピュータシステムのうち、メモリ装置４
０（メインメモリ）と入出力デバイス２０との間のデー
タ転送に関わる部分をとりだして示したものである。

【００２６】図１において、システムバス１０は、コン
ピュータシステムを構成する各種の制御機構（ＣＰＵな
ど）や入出力デバイス２０（ＨＤＤやネットワークカー
ドなど）を接続するバスであり、典型的にはアドレス、
データ、及び制御信号のための信号線を備えている。そ
れら制御機構や入出力デバイス２０は、予め定められた
プロトコルに従った通信により、そのシステムバス１０
を介して相互にデータのやり取りを行う。

【００２７】なお、ここでは説明の便宜のため、一般的
なバス構造のシステムを例にとって説明するが、本発明
の方式はバス接続のシステム以外の他の接続方式、例え
ば一対一のハブ接続のシステムにも適用可能である。

【００２８】システムバス１０は、例えば、ＣＰＵ（図
示省略）のデータ幅程度のビット数のデータバス（ＣＰ
Ｕデータ幅に等しい場合もあれば、それより大きい場合
又は小さい場合もある）や、ＣＰＵのアドレス空間を表
現するのに必要なビット数のアドレスバスを備え、更に
アービトレーション（バス調停）やＤＭＡサイクル、Ｃ
ＰＵサイクルを発生させたり、ＤＭＡサイクルやＣＰＵ
サイクルに応答したり、割込を通知したりするために用
いる制御線を備える。ここで、ＣＰＵサイクルとは、Ｃ
ＰＵが周辺の入出力デバイスやメモリ装置に対して読み
出しや書き込みを行うサイクルであり、ＤＭＡサイクル
とは、ＣＰＵ以外の装置がメモリ装置に対して読み出し
又は書き込みを行うサイクルである。

【００２９】各入出力デバイス２０は、自らバスマスタ
となってメモリ装置４０との間でＤＭＡ転送を行うバス
マスタＤＭＡ機能を有する。入出力デバイス２０は、バ
スマスタとなってバスサイクル動作を起動する場合、ア
クセス要求するアドレス、メモリ装置４０に対するチッ
プセレクト信号、及びサイクル開始を示す制御信号をシ
ステムバス１０上に送出する。そして、読み出しサイク
ルであれば、入出力デバイス２０はバス１０からデータ
を取り込み、書き込みサイクルであればバス１０にデー
タを供給する。

【００３０】データ転送装置３０は、メモリ装置４０と
システムバス１０との間に設けられ、メモリ装置４０に
対する入出力デバイス２０からのデータ転送（書き込
み、読み出し）の制御を行う。このデータ転送装置３０
は、スレーブ制御機構３０２、先読み機構識別機構３０
４、複数の先読み機構３０６、先読み手法指定レジスタ
部３０８、調停機構３１０及びメモリコントローラ３１
２を備えている。

【００３１】スレーブ制御機構３０２は、バスマスタ
（入出力デバイス２０）からのチップセレクト信号を認
識し、それが自身に対するアクセスを示していれば、そ
のアクセスに対する応答のための処理を行う。ここで、
そのアクセスがメモリ装置４０に対するリードアクセス
であり、後述する先読み機構識別機構３０４によりいず
れかの先読み機構３０６が選択された場合は、スレーブ
制御機構３０２は、その選択された先読み機構３０６に
対してリードサイクルを要求する。そして、その先読み
機構３０６から応答されたデータを、バスマスタである
入出力デバイス２０に転送する。

【００３２】一方、入出力デバイス２０からのアクセス
がライトアクセスの場合や、リードアクセスであっても
先読み機構識別機構３０４が先読み機構３０６を選択し
なかった場合は、スレーブ制御機構３０２は、メモリ装
置４０に対するライト又はリードサイクルを調停機構３
１０に対して要求する。このケースは、先読み処理とは
関係のない処理であり、先読み機構３０６は使用されな
い。スレーブ制御機構３０２は、調停機構３１０及びメ
モリコントローラ３１２を介してメモリ装置４０に対
し、入出力デバイス２０からの要求に応じてリード又は
ライト処理を行う。

【００３３】先読み機構識別機構３０４は、入出力デバ
イス２０からのアクセス要求に応じ、複数設けられた先
読み機構３０６の中からその入出力デバイス２０に対応
したものを選択し、その先読み機構３０６に対応した選
択信号を出力する。この選択信号によりスレーブ制御機
構３０２は選択された先読み機構３０６を識別する。こ
の選択のため、先読み機構識別機構３０４には、入出力
デバイス２０のアクセス要求からそのデバイスに対応す
る先読み機構３０６を特定するための仕組みが実装され
ている。

【００３４】好適な態様では、先読み機構３０６の特定
に、入出力デバイス２０の要求アドレスの上位ビットを
用いる。例えば、本システムでは３２ビットアドレスを
用い、実際のメモリ装置４０のアドレス空間が０ｘ０ｈ
〜０ｘＦＦＦＦＦＦｈの１６Ｍバイトだったとする。こ
の場合メモリ装置４０のアドレス指定には２４ビットで
十分であり、本実施形態では、３２ビットアドレスのう
ちの下位２４ビットをメモリのアドレスとして用い、残
りの上位８ビットを各先読み機構３０６の特定のために
用いる。この場合、先読み機構識別機構３０４に、図２
のテーブルに示すような、アドレス上位値と先読み機構
との対応関係を実装する。図２に例示したテーブルで
は、例えば０番の先読み機構には０ｘ８０ｈのアドレス
上位８ビットが対応づけられている。また、アドレス上
位８ビット値０ｘ０ｈは、先読み機構を使用しないアク
セス用に割り当てられている。

【００３５】具体的には、例えば、先読み機構識別機構
３０４は、各先読み機構３０６と「先読みなし」の場合
とのそれぞれついて、対応するアドレス上位８ビットが
設定されたレジスタを備える。そして、それら各レジス
タごとに、バスマスタから受け付けた要求アドレスの上
位８ビットと当該レジスタの値と比較する比較器を備え
る。これら各比較器の出力信号線がスレーブ制御機構３
０２に入力される。スレーブ制御機構３０２は、どの比
較器の出力がオンになっているかで、どの先読み機構３
０６に対応する要求か（あるいは先読み機構を利用しな
い要求か）を判定することができる。

【００３６】また、データ転送装置３０内には、各先読
み機構３０６の使用状況を示す図３に示すようなテーブ
ルが設けられる。このテーブルでは、各先読み機構ごと
に、それが使用されているか否かを示す使用フラグが設
けられている。フラグが０の場合は現在未使用であり、
１の場合は使用中である。

【００３７】そして、本実施形態では、オペレーティン
グシステム等からの指示によりメモリ装置４０といずれ
かの入出力デバイス２０との間でデータ転送処理を始め
るに当たり、その入出力デバイス２０のデバイスドライ
バが、図３に示す使用状況テーブルを参照して先読み機
構３０６のうち未使用のもの（すなわちフラグが０のも
の）を１つ選択し、それをその入出力デバイス２０に割
り当てる。すなわち、デバイスドライバは、選択した先
読み機構３０６に対応するアドレス上位８ビットの値
を、その入出力デバイス２０に通知する。以上は先読み
を行う場合の処理であり、先読みを行わない場合（メモ
リ装置４０へのライトの場合や、メモリ装置４０からの
リードの場合でも先読みが不要な転送処理の場合など）
は、先読み機構を使用しない場合のアドレス上位８ビッ
ト値（図２では０ｘ０ｈ）を、転送処理を行う入出力デ
バイス２０に通知する。アドレス上位の値を受け取った
入出力デバイス２０は、その転送処理が完了するまでの
各バスサイクルの要求の際に、アクセスしたいメモリア
ドレス（２４ビット）の上位にその８ビット値を付加し
て３２ビットの要求アドレスとして送出する。これを受
けたデータ転送装置３０では、先読み機構識別機構３０
４がその要求アドレスの上位８ビットを調べ、識別テー
ブルを参照してそれに対応する先読み機構３０６を選択
する（又は先読み機構を使用しないと判断する）。

【００３８】各先読み機構３０６は、それぞれプリフェ
ッチバッファ（図示省略）を備えている。また、各先読
み機構３０６は、複数の先読み手法に対応する機能が組
み込まれており、それら複数の先読み手法のうち、指定
された手法で先読み（プリフェッチ）処理を行う。先読
み手法には、例えば、アドレスを順次一定値ずつインク
リメントして先読みする「インクリメントシーケンシャ
ル」、アドレスを一定値ずつデクリメントして先読みす
る「デクリメントシーケンシャル」などがある。また、
例えば同じインクリメントシーケンシャルでも、アドレ
スインクリメントの刻みが異なる場合が考えられる。そ
れら各々の場合に対して予めコードを割り当てておけ
ば、そのコードにより先読み手法を指定することができ
る。

【００３９】先読み機構３０６は、マスタ（この例では
スレーブ制御機構３０２）から要求されたアドレスのデ
ータがプリフェッチバッファ内になければ、自らマスタ
となって調停機構３１０に対してリードサイクルを要求
し、メモリコントローラ３１２を介してメモリ装置４０
からその要求アドレスのデータを読み出し、そのデータ
を用いてスレーブ制御機構３０２に対しスレーブ応答を
行う。そして、要求されたアドレスのデータをメモリ装
置４０からリードし終えた後も、先読み機構３０６は、
予め指定された先読み手法に従って先読みアドレスを求
め、このアドレスのデータを同様にメモリ装置４０から
読み出して自身のプリフェッチバッファに蓄える。プリ
フェッチバッファがいっぱいにならない限り、この先読
み・蓄積の処理が繰り返される。

【００４０】一方、マスタ（この例ではスレーブ制御機
構３０２）から受け付けたリード要求のアドレスのデー
タが、自分のプリフェッチバッファ内に既に格納されて
いる場合は、先読み機構３０６はそのデータを用いてマ
スタの要求に即座にスレーブ応答する。前述の先読み処
理が始まった後で、マスタから前回の要求アドレスの次
のアドレスが要求された場合、そのアドレスのデータは
既にプリフェッチバッファ内に蓄えられているので、そ
のデータが出力される。

【００４１】なお、図１ではデータ転送装置３０に先読
み機構３０６が４個設けられているが、これはあくまで
一例であり、転送装置３０に組み込む先読み機構３０６
の数はこれに限定されるものではない。

【００４２】先読み手法指定レジスタ部３０８は、転送
装置３０内に設けられた各先読み機構３０６ごとに、先
読み手法を指定するためのレジスタを備える。これらレ
ジスタはＣＰＵから設定可能なレジスタである。本実施
形態では、デバイスドライバが入出力デバイス２０にデ
ータ転送処理の指示を出す際、使用する先読み機構３０
６を選択した場合（前述）は、先読み機構指定レジスタ
部３０８内のその先読み機構３０６に対応するレジスタ
に、使用する先読み手法のコードを設定する。これによ
り、その後その入出力デバイス２０からＤＭＡ転送サイ
クルの要求が来たとき、選択された先読み機構３０６
は、対応するレジスタに指定された先読み手法にしたが
って先読み処理を実行できる。また、レジスタ部３０８
には、各先読み機構３０６ごとにレジスタが設けられて
いるので、各先読み機構３０６ごとに個別に先読み手法
を設定することができる。

【００４３】調停機構３１０は、複数の先読み機構３０
６及びスレーブ制御機構３０２からメモリコントローラ
３１２へのアクセスを調停する機構である。調停機構３
１０は、順次、選択したマスタ（この場合は複数の先読
み機構３０６、スレーブ制御機構３０２の中のいずれ
か）からのサイクル要求を受け付け、その受け付けたサ
イクル要求の情報をもとに、今度はメモリコントローラ
３１２に対してマスタとしてリード又はライトサイクル
を要求する。

【００４４】メモリコントローラ３１２は、調停機構３
１０から受け付けた各種サイクル要求の情報を、メモリ
装置４０の実メモリのアドレスに変換し、実メモリに対
するアクセスの制御を行う。また、リフレッシュ等、メ
モリ装置４０に特有の制御が必要ならば、それを実行す
る。

【００４５】以上、本実施形態のシステム構成について
説明した。次に、このシステムによるデータ転送処理の
流れを説明する。

【００４６】まず、アプリケーションあるいはＯＳなど
の処理に応じて、いずれかの入出力デバイス２０とメモ
リ装置４０との間でデータ転送が必要となった場合、そ
の入出力デバイス２０に対応するデバイスドライバが起
動し、その入出力デバイス２０等に対して転送処理のた
めの必要な制御処理を行う。その処理の流れを図４に示
す。この場合、デバイスドライバは、まずその転送処理
で先読みを行うか否かを判定する（Ｓ１０）。入出力デ
バイス２０からメモリ装置４０へのライトの場合や、メ
モリ装置４０からのリードの場合でも先読み効果の薄い
転送処理内容の場合は、この判定の結果がＮｏになる。
一方、メモリ装置４０からのリードの場合で、連続アド
レスのサイズの大きいデータの転送など先読みが有効な
ときは、Ｓ１０の判定結果がＹｅｓとなる。デバイスド
ライバは、ＯＳ等からのリード又はライト要求の内容に
応じて、Ｓ１０の判定を行う。

【００４７】Ｓ１０で先読みを行うと判定した場合は、
デバイスドライバは転送装置３０内に設けられた使用状
況テーブル（図３参照）を参照して、空いている先読み
機構３０６の中から使用するものを選択し（Ｓ１２）、
選択した先読み機構３０６に先読み手法指定レジスタ部
３０８のレジスタに、適用する先読み手法のコードを設
定する（Ｓ１４）。デバイスドライバは、ＯＳ等からの
要求の内容から、どの先読み手法を適用すればよいかが
分かっているので、その手法を設定すればよい。そし
て、デバイスドライバは、当該入出力デバイス２０に対
して、データ転送処理を指示する（Ｓ１６）。このと
き、転送方向や開始アドレス、総転送サイズなどの転送
処理内容の他に、Ｓ１２で選択した先読み機構３０６に
対応するアドレス上位ビットの値を、その入出力デバイ
ス２０に通知する。

【００４８】一方、Ｓ１０の判定で先読み処理を行わな
いと判定された場合は、デバイスドライバは、先読み機
構を使用しない旨を示すアドレス上位ビット値（図２の
例では０ｘ０ｈ）を含んだ転送指示を、入出力デバイス
２０に対して行う（Ｓ１６）。

【００４９】このようにしてＳ１６の転送指示を受けた
入出力デバイス２０は、自らがバスマスタとなり、指示
されたサイズのデータの転送が完了するまで、システム
バス１０に繰り返しＤＭＡ転送サイクルを要求する。こ
のとき、入出力デバイス２０は、通知されてきたアドレ
ス上位ビット値を、バス要求の上位アドレスに設定して
要求を行う。

【００５０】次に、入出力デバイス２０からメモリ装置
４０へのＤＭＡリード処理の流れを、具体例を用いて説
明する。この例では、２つの入出力デバイス２０（以
下、バスマスタＡ、バスマスタＢと呼ぶ）が同時期にメ
モリ装置４０へのＤＭＡリードを行うケースについて説
明する。

【００５１】この例では、バスマスタＡは、アドレス０
ｘ１０００００ｈから０ｘ１ＦＦＦＦＦｈまで昇順に１
ＭバイトのメモリブロックをＤＭＡリードするよう、対
応するデバイスドライバから指示されているものとす
る。また、バスマスタＢは、アドレス０ｘ２ＦＦＦＦＦ
ｈから０ｘ２０００００ｈまで降順に１Ｍバイトのメモ
リブロックをＤＭＡリードするよう、対応するデバイス
ドライバから指示されているものとする。また、この時
点では既に、バスマスタＡ及びＢが用いる先読み機構３
０６が、それぞれのデバイスドライバによって選択さ
れ、その先読み機構３０６を示すアドレス上位ビットの
値がバスマスタＡ，Ｂにそれぞれ通知されているものと
する。この例では、バスマスタＡには先読み機構０（ア
ドレス上位０ｘ８０ｈ）が、バスマスタＢには先読み機
構１（アドレス上位０ｘＦ０ｈ）が、それぞれ選択され
ているとする。また、先読み手法指定レジスタ部３０８
には、それら選択された各先読み機構３０６ごとに、適
切な先読み手法がデバイスドライバによって設定されて
いるものとする。すなわちこの例では、バスマスタＡが
使用する先読み機構０のレジスタには、インクリメント
シーケンシャルの先読みを示すコードが設定され、バス
マスタＢが使用する先読み機構１のレジスタには、デク
リメントシーケンシャルを示すコードが設定されてい
る。そして、バスマスタＡとバスマスタＢとがほぼ同時
にシステムバス１０上でバス使用権を要求し、調停の結
果バスマスタＡが最初に使用権を得たとする。

【００５２】すると、バスマスタＡは、獲得したバス上
に、まずアドレス０ｘ８０１０００００ｈを指定してメ
モリリードサイクル（ＤＭＡ転送サイクル）を起動す
る。このアドレスのうち上位８ビット０ｘ８０は先読み
機構０を示しており、下位の２４ビットは実メモリのア
ドレスを示している。この実メモリアドレス０ｘ１００
０００ｈは、要求された１Ｍバイトの転送の最初のアド
レスである。メモリリードサイクルが起動されると、デ
ータ転送装置３０のスレーブ制御機構３０２は、チップ
セレクト信号により自分が選択されていることを認識す
る。これと並行して、先読み機構識別機構３０４は、要
求アドレスの上位８ビットを各先読み機構０〜３及び
「先読みなし」に対応したレジスタのアドレス値と比較
する。この結果、先読み機構識別機構３０４は、先読み
機構０を選択する選択信号をスレーブ制御機構３０２に
発する。これを受けたスレーブ制御機構３０２は、先読
み機構０に対し、マスタとして、アドレス０ｘ１０００
００ｈのリード要求を行う。

【００５３】この要求を受けた先読み機構０では、この
要求アドレスは一連の転送データの最初のアドレスなの
で、対応するデータがプリフェッチバッファ内に存在し
ない。このため、先読み機構０は、その要求アドレスを
ミスし、その結果自らマスタとなって調停機構３１０に
対してリード要求を伝播する。

【００５４】調停機構３１０によりリードサイクルを許
可され、スレーブ制御機構３０２から要求されたデータ
をメモリ装置４０からリードし終えると、先読み機構０
はそのデータを自分のプリフェッチバッファに書き込
む。そして、その書き込みを終えた後も、先読み手法指
定レジスタ部３０４に設定された先読み手法に従って、
続きのアドレスのデータをメモリ装置４０から先読みし
ていき、先読みしたデータをプリフェッチバッファにた
め込んでいく。プリフェッチバッファがいっぱいになる
まで、この先読み処理が継続される。

【００５５】さて、先読み機構０がメモリ装置４０から
リードしたデータは、要求元であるスレーブ制御機構３
０２に対して供給される。この供給は、前述した先読み
処理と並列的に行われる。スレーブ制御機構３０２は、
この供給されたデータを、データ要求元であるバスマス
タＡに対して供給する。

【００５６】次に、バスマスタＢがシステムバス１０の
使用権を獲得すると、バスマスタＢは、０ｘＦ０２ＦＦ
ＦＦＦからのメモリリード要求を行う。これにより、先
ほど説明したバスマスタＡからの最初のＤＭＡ転送サイ
クルと同様の処理が行われる。この場合、要求アドレス
の上位８ビットは先読み機構１を示し、下位２４ビット
はデバイスドライバが要求した転送データの最初のアド
レスを示している。したがって、先読み機構１が起動さ
れメモリ装置４０からの先読み処理を開始し、最初に読
み出されたデータがスレーブ制御機構３０２を介して要
求元のバスマスタＢに供給される。

【００５７】このようにしてバスマスタＡ，Ｂが最初の
転送データを受け取った後、次にバスマスタＡ又はＢが
次のアドレスのリード要求をしたときには、既に対応す
る先読み機構０又は１に次のアドレスのデータが蓄積さ
れている。したがって、この場合は、スレーブ制御機構
３０２からリード要求を受けた先読み機構０又は１は、
自分のプリフェッチバッファから要求されたデータを取
り出し、スレーブ制御機構３０２に供給する。そして、
このデータが、スレーブ制御機構３０２から、要求元の
バスマスタに供給される。

【００５８】したがって、本実施形態では、バスマスタ
からの一連のメモリリードの最初のサイクルでは、メモ
リ装置４０から直接データを読み出すことになるが、２
回目以降のサイクルではプリフェッチバッファ内に蓄え
られたデータを読み出すことになる。すなわち、２回目
以降のサイクルでは、先読み機構がメモリ装置４０から
データを読み出す動作と、先読み機構がスレーブ制御機
構３０２を介してバスマスタに応答する動作とが分離さ
れ、後者の動作では高速なバッファからのリードを行う
だけでよいので、バスマスタから見てメモリリードが高
速化される。

【００５９】以上説明したように、この実施形態によれ
ば、データ転送装置３０に複数の先読み機構３０６を設
け、入出力デバイス２０からの要求に対してこれら各先
読み機構３０６を動的に割り当てることができるので、
例えば入出力デバイス２０の数よりも先読み機構の数が
少ない場合でも、それら先読み機構を効率よく各入出力
デバイス２０に割り当てて利用することができる。

【００６０】また、本実施形態では、各先読み機構３０
６は、先読み処理の手法が固定されておらず、予め組み
込まれたいくつかの手法の中から動的に選択された手法
を実行することができるので、先読み機構を効率よく利
用できる。すなわち例えば、先読み機構が空いているに
もかかわらず先読み手法がマッチしないために使用でき
ないなどということがない。

【００６１】また、本実施形態では、各先読み機構３０
６は、それぞれ、他の先読み機構とは独立して先読み動
作を行うことができる。

【００６２】また、本実施形態では、各先読み機構３０
６は、一連のメモリリードが始まる時点で既にデバイス
ドライバから先読み手法が設定されているので、１回目
のリードアクセスから先読み処理を開始することができ
る。特開平８−２７２７３２号公報の技術では、連続ア
ドレスに対する２回目のアクセス時に先読みを行うか否
かを判定するので、先読みの効果が得られるのは３回目
のアクセス以降であった。これに対し、本実施形態で
は、１回目のアクセスから先読みを行うので、２回目の
アクセスから先読み効果が期待できる。

【００６３】以上、本発明の好適な実施形態を説明し
た。以上に説明した実施形態はあくまで本発明の具現化
の一例に過ぎず、本発明の範囲内で様々な変形が考えら
れる。

【００６４】［変形例１］例えば、先読み機構識別機構
３０４の識別方式の別の例として、次のようなものが考
えられる。この方式では、未使用のアドレス上位ビット
を各入出力デバイス２０に対して固定的に割り当てる。
そして、データ転送装置３０に図５に示すようなテーブ
ルを設ける。このテーブルは、各先読み機構０〜３ごと
に、それを使用する入出力デバイス２０（すなわちそれ
に対応するアドレス上位ビット）が設定される。使用さ
れていない先読み機構に対しては、未使用を示す値（例
えばｎｕｌｌ値）が設定される。デバイスドライバは、
先読み機構の使用・未使用を図５のテーブルから知るこ
とができ、未使用の先読み機構を選択することができ
る。入出力デバイス２０が使用する先読み機構３０６を
デバイスドライバが選択した際、デバイスドライバが、
このテーブルにおいて、選択した先読み機構の欄に対
し、その入出力デバイス２０に対応する上位アドレスを
設定する。

【００６５】入出力デバイス２０は、バス１０に要求を
発する際、アドレスの上位に自分に固定割当てされた値
を設定する。これを受けた先読み機構識別機構３０４
は、その要求アドレスの上位８ビットに一致するものが
テーブル（図５）にエントリされているかどうかを調
べ、あればそれに対応する先読み機構の選択信号を出力
する。

【００６６】先読み処理を行わないデータ転送の場合、
デバイスドライバは、図５のテーブルに入出力デバイス
のアドレスを設定しない。したがってこの場合、その入
出力デバイスから要求が来たときには、先読み機構選択
機構３０４は、テーブルにそのデバイスに対応するアド
レス値がないので、先読み機構を使用しない旨を示す選
択信号を出力する。

【００６７】［変形例２］また、先読み機構識別機構３
０４の選択方式としてバス使用許可信号（bus grant)を
用いる方式も可能である。この方式を用いたシステム構
成例を図６に示す。図６において、図１の構成要素と同
様の構成要素には、同一符号を付してその説明を省略す
る。

【００６８】各入出力デバイス２０のバスサイクル要求
は、バスアービタ５０で調停される。ここで、バスアー
ビタ５０から各入出力デバイス２０へと延びるバス使用
許可信号（bus grant）線をそれぞれ分岐し、先読み機
構識別機構３０４に入力するようにする。これにより、
先読み機構識別機構３０４は、アービタ５０からのバス
使用許可信号線のいずれがオンになるかによって、アク
セスしてきた入出力デバイス２０を識別することができ
る。

【００６９】なお、この変形例では、データ転送装置３
０は、上述の変形例１と同様のテーブルを備えており、
デバイスドライバは、データ転送に用いる先読み機構を
選択すると、テーブルのその先読み機構の欄に、対応す
る入出力デバイスの番号を設定する。したがって、先読
み機構識別機構３０４は、バス許可信号により入出力デ
バイスが識別できると、それに対応する先読み機構が特
定できる（あるいは先読みを行わないと判断できる）。

【００７０】この変形例２及び上述の変形例１では、１
つの入出力デバイス２０に対して複数の先読み機構を同
時に対応づけることが可能になる。この場合、その入出
力デバイスのデバイスドライバが、複数の先読み機構を
選択し、テーブルのそれら先読み機構の欄にそのデバイ
スの番号を設定すればよい（デバイスドライバは、入出
力デバイスが幾つの内部バスマスタを備えているか知っ
ている）。この仕組みは、次のようなケースに有効であ
る。

【００７１】すなわち、入出力デバイス２０の中には、
内部に複数のバスマスタを持つような回路構成のものが
ある。このようなデバイス２０内部の各バスマスタか
ら、まったく異なる区間のアドレスが独立して要求され
た場合、各内部バスマスタごとには各々連続アドレスを
要求しているにもかかわらず、データ転送装置３０から
は１つの入出力デバイス２０からばらばらのアドレスが
要求されているようにしか見えないことがある。このよ
うな場合、入出力デバイス２０に対し、その内部バスマ
スタの数だけ先読み機構３０６を選択すれば、先読みを
実現することが可能になる。

【００７２】その入出力デバイス２０からリード要求が
あった場合、先読み機構識別機構３０４はスレーブ制御
機構３０２に対してそれら選択された複数の先読み機構
３０６を示す選択信号を供給する。スレーブ制御機構３
０２は、それら複数の先読み機構３０６に対して所定の
順番でリードサイクルを要求していく。いずれかの先読
み機構３０６でプリフェッチバッファ内のデータがヒッ
トすれば、以降の先読み機構３０６には進まない。この
ようにしてそれら複数の先読み機構３０６を所定の順番
で当たっていく中で、最初にミスした先読み機構３０６
が、そのアドレスからの先読み処理を担当することにな
る。

【００７３】［変形例３］また、例えばメモリ装置４０
の実メモリのアドレス空間が、バス１０のアドレスサイ
ズと同じ場合、未使用の上位アドレスを先読み機構の選
択に用いるという上述の手法はそのまま利用できない。

【００７４】このような場合には、そのアドレス空間を
複数に分割し、各分割空間ごとに先読み機構３０６を割
り当てるようにすればよい。この場合、先読み機構識別
機構３０４は、入出力デバイス２０の要求アドレスの上
位ビットから、そのアドレス区間を担当する先読み機構
３０６を自動的に選択することができる。

【００７５】なお、各分割区間ごとに複数の先読み機構
を割り当てるようにすれば、同じ分割区間に対して異な
るバスマスタからアクセスがあった場合にも対応でき、
融通性が高まる。

【００７６】［変形例４］また、上記実施形態では、入
出力デバイス２０から１回目のリードアクセスがあって
初めて先読みを開始したが、この１回目のリードアクセ
スを待たずに先読みを開始することも可能である。

【００７７】すなわち、この変形例では、デバイスドラ
イバが先読み機構３０６を選択し、先読み手法をレジス
タ部３０８に設定した時点で、その先読み機構３０６に
先読み処理を開始させる。この場合、先読み機構３０６
は、入出力デバイス２０からの１回目の要求アドレスを
待たずに先読みを開始することになるので、デバイスド
ライバが先読み機構３０６を選択した時点で、デバイス
ドライバ自身がその先読み機構３０６に対して先読み処
理の開始アドレスを設定するようにする。

【００７８】この変形例によれば、入出力デバイス２０
からの１回目のリードアクセスの時点から、要求したデ
ータが先読み機構３０６内に存在し、入出力デバイス２
０は、最初から最後まで先読み機構３０６からデータを
読み出すことになる。したがって、実メモリからのデー
タのリード処理は、入出力デバイス２０から完全に隠蔽
され、高速なリード処理が実現できる。

【００７９】［変形例５］上述の実施形態では、先読み
機構３０６がサポートする先読み手法として、インクリ
メントシーケンシャルとデクリメントシーケンシャルの
２種類を説明したが、これら以外の先読み手法も採用可
能である。別の先読み手法としては、例えばキャッシュ
方式、リングバッファ方式などがある。

【００８０】キャッシュ方式は、マスタから要求された
アドレスのデータをミスする（プリフェッチバッファに
ない）ごとに、そのアドレスから始まる所定サイズのブ
ロックを先読みしてプリフェッチバッファに蓄える方式
である。プリフェッチバッファがいっぱいになれば、Ｌ
ＲＵ方式などの公知の方式で古いデータを新しいデータ
と置換する。これにより、局所性の高い、よく使用され
るデータを長期保存することができる。この方式は、バ
スマスタが要求するアドレスが予測できない場合などに
も、ある程度の先読み効果を提供することができる。

【００８１】また、リングバッファ方式は、データの開
始アドレスと折り返しアドレスを設定しておき、折り返
しアドレスまで先読みが終了すると開始アドレスに戻
り、同じブロック（開始アドレスから折り返しアドレス
まで）をサイクリックに繰り返して先読みする方式であ
る。

【００８２】このように各種の先読み手法を先読み機構
３０６に組み込み、選択して利用できるようにすること
により、様々な種類のデータ転送に先読みを実行するこ
とができる。

【図面の簡単な説明】

【図１】 実施形態のデータ転送システムの概略構成を
示す図である。

【図２】 先読み機構とアドレス上位ビットとの対応づ
けを示す図である。

【図３】 先読み機構の使用状態を示すテーブルの一例
である。

【図４】 デバイスドライバの処理手順を示すフローチ
ャートである。

【図５】 別の先読み機構識別方式で使用するテーブル
の例である。

【図６】 バス使用許可信号により先読み機構を識別す
る変形例のシステム構成を示す図である。

【符号の説明】 １０ システムバス、２０ 入出力デバイス、３０ デ
ータ転送装置、４０メモリ装置、３０２ スレーブ制御
機構、３０４ 先読み機構識別機構、３０６先読み機
構、３０８ 先読み手法指定レジスタ部、３１０ 調停
機構、３１２メモリコントローラ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川染 一路 埼玉県岩槻市本町３丁目１番１号 ＷＡＴ ＳＵビル西館４Ｆ 富士ゼロックス株式会 社内 (72)発明者 吉野 勇司 埼玉県岩槻市本町３丁目１番１号 ＷＡＴ ＳＵビル西館４Ｆ 富士ゼロックス株式会 社内 (72)発明者 波多野 圭 埼玉県岩槻市本町３丁目１番１号 ＷＡＴ ＳＵビル西館４Ｆ 富士ゼロックス株式会 社内 (72)発明者 宮下 晴信 埼玉県岩槻市本町３丁目１番１号 ＷＡＴ ＳＵビル西館４Ｆ 富士ゼロックス株式会 社内 (72)発明者 岩渕 孝寛 埼玉県岩槻市本町３丁目１番１号 ＷＡＴ ＳＵビル西館４Ｆ 富士ゼロックス株式会 社内 Ｆターム(参考） 5B014 EA03 EB01 FA16 GC04 GC07 GC23 GD05 GD14 GD22 GD23 GD34 5B060 CA06 CB01 5B061 BA01 BA03 BB03 DD01 DD09 DD11 PP01 5B077 AA14 AA18 BA02 BB03 BB05 DD05 DD11 DD22

Claims (11)

【特許請求の範囲】
1. 【請求項１】 メモリと複数のデバイスとの間のデータ
   転送のための転送制御システムであって、 前記メモリからデータの先読みを行ってバッファに蓄積
   し、前記デバイスからリード要求されたアドレスのデー
   タがバッファ内にあればそのデータを応答する複数の先
   読み手段と、 前記デバイスを制御するデバイス制御手段であって、前
   記デバイスに対し前記メモリからのリード処理を行わせ
   る際に、前記複数の先読み手段からそのリード処理に利
   用する先読み手段を選択するデバイス制御手段と、 前記デバイスからリード要求を受けた場合、そのデバイ
   スに対して前記デバイス制御手段が選択した先読み手段
   を識別し、その先読み手段に対しそのリード要求に対す
   る応答を行わせる識別手段と、 を備えるデータ転送制御システム。
2. 【請求項２】 前記各先読み手段は、それぞれ複数の先
   読み手法に対応可能であって、それらのうち外部から設
   定された先読み手法で前記メモリからデータの先読みを
   行う機能を備え、 前記デバイス制御手段は、利用する前記先読み手段を選
   択すると同時に、選択した先読み手段に対し前記リード
   処理に対応した先読み手法を選択して設定することを特
   徴とする請求項１記載のデータ転送制御システム。
3. 【請求項３】 前記デバイス制御手段は、選択した前記
   先読み手段を示す識別情報を該当するデバイスに設定
   し、 前記デバイスは、リード要求の際、前記デバイス制御手
   段から設定された前記先読み手段の識別情報を出力し、 前記識別手段は、前記デバイスがリード要求の際に出力
   した前記識別情報に基づき、その要求に応答させる先読
   み手段を識別する、 ことを特徴とする請求項１記載のデータ転送制御システ
   ム。
4. 【請求項４】 前記選択した先読み手段を示す識別情報
   は、前記アドレスのうち前記メモリのアドレス空間で使
   用されない上位ビットを用いて表されることを特徴とす
   る請求項３記載のデータ転送制御システム。
5. 【請求項５】 前記メモリのアドレス空間を複数に分割
   して各分割空間ごとに前記先読み手段を設け、前記識別
   手段は前記デバイスからの要求アドレスが属する前記部
   分空間の先読み手段に応答を行わせることを特徴とする
   請求項１記載のデータ転送制御システム。
6. 【請求項６】 前記識別手段は、前記デバイス制御手段
   が選択した先読み手段とそれに対応するデバイスとの対
   応関係を記憶し、リード要求を行ったデバイスに対応す
   る先読み手段を前記対応関係から識別することを特徴と
   する請求項１記載のデータ転送制御システム。
7. 【請求項７】 前記識別手段は、バスアービタが出した
   バス使用許可信号に基づき、リード要求を行っているデ
   バイスを識別し、このデバイスに対応する先読み手段を
   前記対応関係から識別することを特徴とする請求項６記
   載のデータ転送制御システム。
8. 【請求項８】 前記デバイス制御手段は、選択した先読
   み手段に対し、前記先読み手法に加えて前記リード処理
   の開始アドレスを設定し、 選択された前記先読み手段は、前記デバイス制御手段か
   ら先読み手法及び開始アドレスの設定を受けると、前記
   デバイスからのリード要求を待たずに先読み処理を開始
   することを特徴とする請求項２記載のデータ転送制御シ
   ステム。
9. 【請求項９】 １つの前記デバイスに対し複数の前記先
   読み手段を対応づけ、前記デバイスからの異なる複数の
   アドレス範囲への並列的なアクセスに対し、複数の前記
   先読み手段にて対応可能とした請求項１記載のデータ転
   送制御システム。
10. 【請求項１０】 メモリとデバイスとの間のデータ転送
    のための転送制御システムであって、 複数の先読み手法に対応可能であり、その中で指定され
    た先読み手法にて前記メモリからデータの先読みを行っ
    てバッファに蓄積し、前記デバイスからリード要求され
    たアドレスのデータがバッファ内にあればそのデータを
    応答する複数の先読み手段と、 前記デバイスを制御するデバイス制御手段であって、前
    記デバイスに対し前記メモリからのリード処理を行わせ
    る際に、前記先読み手段に対して前記リード処理に対応
    した先読み手法を選択して設定するデバイス制御手段
    と、 を備えるデータ転送制御システム。
11. 【請求項１１】 メモリと複数のデバイスとの間のデー
    タ転送を制御する装置であって、 前記メモリからデータの先読みを行ってバッファに蓄積
    し、前記デバイスからリード要求されたアドレスのデー
    タがバッファ内にあればそのデータを応答する複数の先
    読み手段と、 前記デバイスを制御するデバイス制御手段から、前記デ
    バイスがリード処理に使用する前記先読み手段の選択を
    受け付ける手段と、 前記デバイスからリード要求を受けた場合、そのデバイ
    スに対して前記デバイス制御手段が選択した先読み手段
    を識別し、その先読み手段に対しそのリード要求に対す
    る応答を行わせる識別手段と、 を備えるデータ転送制御装置。