JPH11184797A - Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 - Google Patents
Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体Info
- Publication number
- JPH11184797A JPH11184797A JP34884997A JP34884997A JPH11184797A JP H11184797 A JPH11184797 A JP H11184797A JP 34884997 A JP34884997 A JP 34884997A JP 34884997 A JP34884997 A JP 34884997A JP H11184797 A JPH11184797 A JP H11184797A
- Authority
- JP
- Japan
- Prior art keywords
- page
- address
- dma
- base address
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 物理アドレス上で連続しているページ間のペ
ージ境界を越えたＤＭＡを行う場合に高速なＤＭＡ転送
が可能なＤＭＡ制御装置を提供する。 【解決手段】 ＤＭＡ転送を行う場合、アドレス変換テ
ーブル１を参照してページアドレスと連続ページ数とを
得る。このページアドレスにオフセットを加算したもの
をカレント物理アドレスに代入して単位転送サイズ分の
データをＤＭＡ転送する。残転送サイズが０でなけれ
ば、オフセットに単位転送サイズを加算したものをオフ
セットに代入し、オフセットがページサイズに等しくな
ると、ステップＳ９でページ番号をインクリメントし、
オフセットに０を代入する。このとき、連続ページ数が
０でなければ、ステップＳ１２でベースアドレスにペー
ジアドレスを加算したものをベースアドレスに代入し、
連続ページ数をデクリメントして次のＤＭＡ転送に移
る。
ージ境界を越えたＤＭＡを行う場合に高速なＤＭＡ転送
が可能なＤＭＡ制御装置を提供する。 【解決手段】 ＤＭＡ転送を行う場合、アドレス変換テ
ーブル１を参照してページアドレスと連続ページ数とを
得る。このページアドレスにオフセットを加算したもの
をカレント物理アドレスに代入して単位転送サイズ分の
データをＤＭＡ転送する。残転送サイズが０でなけれ
ば、オフセットに単位転送サイズを加算したものをオフ
セットに代入し、オフセットがページサイズに等しくな
ると、ステップＳ９でページ番号をインクリメントし、
オフセットに０を代入する。このとき、連続ページ数が
０でなければ、ステップＳ１２でベースアドレスにペー
ジアドレスを加算したものをベースアドレスに代入し、
連続ページ数をデクリメントして次のＤＭＡ転送に移
る。
Description
【０００１】
【発明の属する技術分野】本発明はＤＭＡ制御装置に関
し、特にメインメモリ上の複数ページに対するＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）制御方
法に関する。
し、特にメインメモリ上の複数ページに対するＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）制御方
法に関する。
【０００２】
【従来の技術】従来、ＤＭＡ制御方法としては、ＣＰＵ
（中央処理装置）が出力する論理アドレスをメモリ管理
ユニットによって物理アドレスに変換して主メモリにア
クセスしている場合、ＤＭＡ時にＤＭＡデバイスがメモ
リ管理ユニットを経由せずに主メモリに物理アドレスを
直接出力してアクセスする方法がある。
（中央処理装置）が出力する論理アドレスをメモリ管理
ユニットによって物理アドレスに変換して主メモリにア
クセスしている場合、ＤＭＡ時にＤＭＡデバイスがメモ
リ管理ユニットを経由せずに主メモリに物理アドレスを
直接出力してアクセスする方法がある。
【０００３】この方法の場合、物理アドレスがページ単
位で不連続であるためにページ枠を越えるＤＭＡ転送を
簡単に行うことができない。また、主メモリの容量が大
きい場合には、全ての主メモリ領域をアクセスする能力
のないＤＭＡデバイスがＤＭＡ転送を行うことができな
い。
位で不連続であるためにページ枠を越えるＤＭＡ転送を
簡単に行うことができない。また、主メモリの容量が大
きい場合には、全ての主メモリ領域をアクセスする能力
のないＤＭＡデバイスがＤＭＡ転送を行うことができな
い。
【０００４】これらの問題を解決するために、ＤＭＡデ
バイスを論理アドレスバスに接続し、論理アドレスで主
メモリにアクセスさせる方法もある。しかしながら、こ
の方法ではＣＰＵとメモリ管理ユニットとの結合が疎と
なり、ＣＰＵの主メモリに対するアクセス性能が低下す
る。
バイスを論理アドレスバスに接続し、論理アドレスで主
メモリにアクセスさせる方法もある。しかしながら、こ
の方法ではＣＰＵとメモリ管理ユニットとの結合が疎と
なり、ＣＰＵの主メモリに対するアクセス性能が低下す
る。
【０００５】マイクロプロセッサの中にはメモリ管理ユ
ニットをＣＰＵチップ上に内蔵し、メモリアクセス性能
を向上させているものもあるが、その場合にはＤＭＡデ
バイスを論理アドレスバスに接続することができない。
ニットをＣＰＵチップ上に内蔵し、メモリアクセス性能
を向上させているものもあるが、その場合にはＤＭＡデ
バイスを論理アドレスバスに接続することができない。
【０００６】一方、図８に示すように、図示せぬ主メモ
リ上のアドレス変換テーブル８をサーチしてマッピング
を行う方式のメモリ管理ユニットにおいては、アドレス
変換テーブル８に対するサーチが頻繁に発生すると、論
理アドレスバスの転送能力が落ち、リアルタイム性が要
求されるＤＭＡデバイスを接続することができない。
リ上のアドレス変換テーブル８をサーチしてマッピング
を行う方式のメモリ管理ユニットにおいては、アドレス
変換テーブル８に対するサーチが頻繁に発生すると、論
理アドレスバスの転送能力が落ち、リアルタイム性が要
求されるＤＭＡデバイスを接続することができない。
【０００７】そこで、ＣＰＵにより生成される論理アド
レスを物理アドレスに変換するアドレス変換テーブルを
持つメモリ管理ユニットとは別に、ＤＭＡデバイスから
出力されるＤＭＡアドレスを物理アドレスにマッピング
するＤＭＡアドレス変換テーブルを格納するメモリを備
えることで、上記の問題を解決するものがある。
レスを物理アドレスに変換するアドレス変換テーブルを
持つメモリ管理ユニットとは別に、ＤＭＡデバイスから
出力されるＤＭＡアドレスを物理アドレスにマッピング
するＤＭＡアドレス変換テーブルを格納するメモリを備
えることで、上記の問題を解決するものがある。
【０００８】このＤＭＡアドレス変換テーブルはＣＰＵ
によって管理され、物理アドレス上の一部にマッピング
されており、ＣＰＵはその物理アドレスをアクセスする
ことでリード／ライトすることができる。このＤＭＡ制
御方法については、特開昭６３−２４５５４５号公報に
開示されている。
によって管理され、物理アドレス上の一部にマッピング
されており、ＣＰＵはその物理アドレスをアクセスする
ことでリード／ライトすることができる。このＤＭＡ制
御方法については、特開昭６３−２４５５４５号公報に
開示されている。
【０００９】ある論理アドレス（開始アドレス）から、
あるサイズ（総転送サイズ）の領域を、ある転送サイズ
（単位転送サイズ）に分割してＤＭＡ転送する場合の処
理動作を図８及び図９を用いて説明する。尚、説明を簡
単化するために、ページサイズ及び総転送サイズは単位
転送サイズの倍数とする。
あるサイズ（総転送サイズ）の領域を、ある転送サイズ
（単位転送サイズ）に分割してＤＭＡ転送する場合の処
理動作を図８及び図９を用いて説明する。尚、説明を簡
単化するために、ページサイズ及び総転送サイズは単位
転送サイズの倍数とする。
【００１０】上記のＤＭＡ転送を行う場合、カレント論
理アドレスに開始アドレスを、転送サイズに総転送サイ
ズを夫々代入し（図９ステップＳ２１）、カレント論理
アドレスをページサイズで除した商をページ番号に、そ
の剰余をオフセットに夫々代入する（図９ステップＳ２
２）。
理アドレスに開始アドレスを、転送サイズに総転送サイ
ズを夫々代入し（図９ステップＳ２１）、カレント論理
アドレスをページサイズで除した商をページ番号に、そ
の剰余をオフセットに夫々代入する（図９ステップＳ２
２）。
【００１１】続いて、アドレス変換テーブル８を参照
し、ページ番号に対応したベースアドレスをページアド
レスとして得る（図９ステップＳ２３）。このページア
ドレス（ベースアドレス）にオフセットを加算したもの
をカレント物理アドレスに代入し（図９ステップＳ２
４）、そのカレント物理アドレスに対して単位転送サイ
ズ分のデータをＤＭＡ転送する（図９ステップＳ２
５）。
し、ページ番号に対応したベースアドレスをページアド
レスとして得る（図９ステップＳ２３）。このページア
ドレス（ベースアドレス）にオフセットを加算したもの
をカレント物理アドレスに代入し（図９ステップＳ２
４）、そのカレント物理アドレスに対して単位転送サイ
ズ分のデータをＤＭＡ転送する（図９ステップＳ２
５）。
【００１２】その後、残転送サイズから単位転送サイズ
を減算したものを残転送サイズに代入し（図９ステップ
Ｓ２６）、その残転送サイズが「０」か否かを判定する
（図９ステップＳ２７）。
を減算したものを残転送サイズに代入し（図９ステップ
Ｓ２６）、その残転送サイズが「０」か否かを判定する
（図９ステップＳ２７）。
【００１３】残転送サイズが「０」でなければ、オフセ
ットに単位転送サイズを加算したものをオフセットに代
入し（図９ステップＳ２８）、このオフセットがページ
サイズに等しいか否かを判定する（図９ステップＳ２
９）。尚、残転送サイズが「０」であれば処理を終了す
る。
ットに単位転送サイズを加算したものをオフセットに代
入し（図９ステップＳ２８）、このオフセットがページ
サイズに等しいか否かを判定する（図９ステップＳ２
９）。尚、残転送サイズが「０」であれば処理を終了す
る。
【００１４】オフセットがページサイズに等しい、つま
りカレントページのＤＭＡ転送が終了すると、ページ番
号をインクリメント（＋１）し、オフセットに「０」を
代入し（図９ステップＳ２９）、ステップＳ２３に移
る。尚、オフセットがページサイズに等しくなければ、
ステップＳ２４に移る。
りカレントページのＤＭＡ転送が終了すると、ページ番
号をインクリメント（＋１）し、オフセットに「０」を
代入し（図９ステップＳ２９）、ステップＳ２３に移
る。尚、オフセットがページサイズに等しくなければ、
ステップＳ２４に移る。
【００１５】
【発明が解決しようとする課題】上述した従来のＤＭＡ
制御方法では、物理アドレス上で連続しているページ間
のページ境界を越えたＤＭＡを行う場合でも、本来のＤ
ＭＡ転送とは直接関係のないベースアドレスリードサイ
クルが常に実行されてしまうので、物理アドレス上で不
連続なページ間のＤＭＡを行う場合と同じ時間が掛かっ
てしまう。
制御方法では、物理アドレス上で連続しているページ間
のページ境界を越えたＤＭＡを行う場合でも、本来のＤ
ＭＡ転送とは直接関係のないベースアドレスリードサイ
クルが常に実行されてしまうので、物理アドレス上で不
連続なページ間のＤＭＡを行う場合と同じ時間が掛かっ
てしまう。
【００１６】そこで、本発明の目的は上記の問題点を解
消し、物理アドレス上で連続しているページ間のページ
境界を越えたＤＭＡを行う場合に高速なＤＭＡ転送を行
うことができるＤＭＡ制御装置及びその制御方法並びに
その制御プログラムを記録した記録媒体を提供すること
にある。
消し、物理アドレス上で連続しているページ間のページ
境界を越えたＤＭＡを行う場合に高速なＤＭＡ転送を行
うことができるＤＭＡ制御装置及びその制御方法並びに
その制御プログラムを記録した記録媒体を提供すること
にある。
【００１７】
【課題を解決するための手段】本発明によるＤＭＡ制御
装置は、メインメモリ上の複数ページに対してダイレク
トメモリアクセスを行うＤＭＡ制御装置であって、前記
メインメモリの各ページのベースアドレスと当該ページ
の連続性に関する情報とを対応付けて格納するアドレス
変換テーブルと、前記ダイレクトメモリアクセス時にア
クセスするページに続く連続ページの有無を前記アドレ
ス変換テーブルを基に判定する判定手段と、前記判定手
段で前記連続ページ有りと判定された時に次ページのベ
ースアドレスを生成する生成手段とを備えている。
装置は、メインメモリ上の複数ページに対してダイレク
トメモリアクセスを行うＤＭＡ制御装置であって、前記
メインメモリの各ページのベースアドレスと当該ページ
の連続性に関する情報とを対応付けて格納するアドレス
変換テーブルと、前記ダイレクトメモリアクセス時にア
クセスするページに続く連続ページの有無を前記アドレ
ス変換テーブルを基に判定する判定手段と、前記判定手
段で前記連続ページ有りと判定された時に次ページのベ
ースアドレスを生成する生成手段とを備えている。
【００１８】本発明によるＤＭＡ制御方法は、メインメ
モリ上の複数ページに対してダイレクトメモリアクセス
を行うＤＭＡ制御方法であって、前記ダイレクトメモリ
アクセス時にアクセスするページに続く連続ページの有
無を前記メインメモリの各ページのベースアドレスに対
応付けて格納された当該ページの連続性に関する情報を
基に判定するステップと、この判定で前記連続ページ有
りと判定された時に次ページのベースアドレスを生成す
るステップとを備えている。
モリ上の複数ページに対してダイレクトメモリアクセス
を行うＤＭＡ制御方法であって、前記ダイレクトメモリ
アクセス時にアクセスするページに続く連続ページの有
無を前記メインメモリの各ページのベースアドレスに対
応付けて格納された当該ページの連続性に関する情報を
基に判定するステップと、この判定で前記連続ページ有
りと判定された時に次ページのベースアドレスを生成す
るステップとを備えている。
【００１９】本発明によるＤＭＡ制御プログラムを記録
した記録媒体は、メインメモリ上の複数ページに対して
ダイレクトメモリアクセスを行うＤＭＡ制御プログラム
を記録した記録媒体であって、前記ＤＭＡ制御プログラ
ムは前記ダイレクトメモリアクセスを制御する制御手段
に、前記ダイレクトメモリアクセス時にアクセスするペ
ージに続く連続ページの有無を前記メインメモリの各ペ
ージのベースアドレスに対応付けて格納された当該ペー
ジの連続性に関する情報を基に判定させ、この判定で前
記連続ページ有りと判定された時に次ページのベースア
ドレスを生成させている。
した記録媒体は、メインメモリ上の複数ページに対して
ダイレクトメモリアクセスを行うＤＭＡ制御プログラム
を記録した記録媒体であって、前記ＤＭＡ制御プログラ
ムは前記ダイレクトメモリアクセスを制御する制御手段
に、前記ダイレクトメモリアクセス時にアクセスするペ
ージに続く連続ページの有無を前記メインメモリの各ペ
ージのベースアドレスに対応付けて格納された当該ペー
ジの連続性に関する情報を基に判定させ、この判定で前
記連続ページ有りと判定された時に次ページのベースア
ドレスを生成させている。
【００２０】すなわち、本発明のＤＭＡ制御方法では、
アドレス変換テーブルに格納された各ページに対応し
て、当該ページの物理アドレス上で順方向に連続してい
るページ数を格納させている。
アドレス変換テーブルに格納された各ページに対応し
て、当該ページの物理アドレス上で順方向に連続してい
るページ数を格納させている。
【００２１】この各ページに連続しているページ数を参
照することによって、当該ページが他のページと物理ア
ドレス上で連続しているかどうかを判断することが可能
となるので、物理アドレス上で連続しているページ間の
ページ境界を越えたＤＭＡを行う場合、本来のＤＭＡ転
送とは直接関係のないベースアドレスリードサイクルの
実行を回避することが可能となる。よって、物理アドレ
ス上で連続しているページ間のページ境界を越えたＤＭ
Ａを行う場合に高速なＤＭＡ転送を行うことが可能とな
る。
照することによって、当該ページが他のページと物理ア
ドレス上で連続しているかどうかを判断することが可能
となるので、物理アドレス上で連続しているページ間の
ページ境界を越えたＤＭＡを行う場合、本来のＤＭＡ転
送とは直接関係のないベースアドレスリードサイクルの
実行を回避することが可能となる。よって、物理アドレ
ス上で連続しているページ間のページ境界を越えたＤＭ
Ａを行う場合に高速なＤＭＡ転送を行うことが可能とな
る。
【００２２】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１及び図２は本発明の一実
施例によるＤＭＡ転送の処理動作を示すフローチャート
であり、図３は本発明の一実施例によるアドレス変換テ
ーブルの構成を示す図である。図３において、アドレス
変換テーブル１にはベースアドレス１ａと、連続ページ
数１ｂとが互いに対応して格納されている。
図面を参照して説明する。図１及び図２は本発明の一実
施例によるＤＭＡ転送の処理動作を示すフローチャート
であり、図３は本発明の一実施例によるアドレス変換テ
ーブルの構成を示す図である。図３において、アドレス
変換テーブル１にはベースアドレス１ａと、連続ページ
数１ｂとが互いに対応して格納されている。
【００２３】ここで、図示せぬメインメモリ上の複数ペ
ージ（同一サイズ）にはＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
ｏｒｙ Ａｃｃｅｓｓ）転送データがマッピングされて
おり、各ページにはベースアドレス１ａが下位のものか
ら順にページ番号（自然数）を割当て、また各ページの
ベースアドレス１ａの一覧がアドレス変換テーブル１に
格納されている。また、連続ページ数１ｂとは各ページ
に対して物理アドレス上で順方向に連続しているページ
数を示す。
ージ（同一サイズ）にはＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
ｏｒｙ Ａｃｃｅｓｓ）転送データがマッピングされて
おり、各ページにはベースアドレス１ａが下位のものか
ら順にページ番号（自然数）を割当て、また各ページの
ベースアドレス１ａの一覧がアドレス変換テーブル１に
格納されている。また、連続ページ数１ｂとは各ページ
に対して物理アドレス上で順方向に連続しているページ
数を示す。
【００２４】図４は本発明の一実施例のシステム構成を
示すブロック図である。図において、本発明の一実施例
による情報処理システムはＣＰＵ（中央処理装置）２
と、ブリッジ３と、メインメモリ４と、ＤＭＡコントロ
ーラ５と、ＤＭＡデータ転送元／先６とから構成されて
おり、ＣＰＵ２及びメインメモリ４はブリッジ３とバス
１００とを介してＤＭＡコントローラ５とＤＭＡデータ
転送元／先６とに接続されている。
示すブロック図である。図において、本発明の一実施例
による情報処理システムはＣＰＵ（中央処理装置）２
と、ブリッジ３と、メインメモリ４と、ＤＭＡコントロ
ーラ５と、ＤＭＡデータ転送元／先６とから構成されて
おり、ＣＰＵ２及びメインメモリ４はブリッジ３とバス
１００とを介してＤＭＡコントローラ５とＤＭＡデータ
転送元／先６とに接続されている。
【００２５】図５は図４のＤＭＡコントローラ５の構成
を示すブロック図である。図において、ＤＭＡコントロ
ーラ５はシーケンサ５１と、演算器類５２と、レジスタ
５３とから構成されている。
を示すブロック図である。図において、ＤＭＡコントロ
ーラ５はシーケンサ５１と、演算器類５２と、レジスタ
５３とから構成されている。
【００２６】図６は本発明の一実施例によるメモリマッ
プを示す図である。図において、メインメモリ４上には
５つのページ（ページ０〜４）にＤＭＡ転送データがマ
ッピングされている。この場合、ページ１〜３は物理ア
ドレス上で連続しており、ページ０〜４各々の連続ペー
ジ数は夫々０，２，１，０，０となる。
プを示す図である。図において、メインメモリ４上には
５つのページ（ページ０〜４）にＤＭＡ転送データがマ
ッピングされている。この場合、ページ１〜３は物理ア
ドレス上で連続しており、ページ０〜４各々の連続ペー
ジ数は夫々０，２，１，０，０となる。
【００２７】また、メインメモリ４上にはページ０〜４
のほかに、各ページのベースアドレス１ａと連続ページ
１ｂとの一覧を保持するアドレス変換テーブル１が格納
されており、ページサイズを４ｋバイトとする。これら
図１〜図６を参照して本発明の一実施例によるＤＭＡ転
送の処理動作について説明する。尚、図１及び図２に示
す処理動作はＤＭＡコントローラ５が図示せぬ制御メモ
リに記録されたプログラムを実行することで実現され、
制御メモリとしてはフロッピディスクやＲＯＭ（リード
オンリメモリ）等が考えられる。
のほかに、各ページのベースアドレス１ａと連続ページ
１ｂとの一覧を保持するアドレス変換テーブル１が格納
されており、ページサイズを４ｋバイトとする。これら
図１〜図６を参照して本発明の一実施例によるＤＭＡ転
送の処理動作について説明する。尚、図１及び図２に示
す処理動作はＤＭＡコントローラ５が図示せぬ制御メモ
リに記録されたプログラムを実行することで実現され、
制御メモリとしてはフロッピディスクやＲＯＭ（リード
オンリメモリ）等が考えられる。
【００２８】まず、図１及び図２を参照してＤＭＡフロ
ーについて説明する。ここではある論理アドレス（開始
アドレス）から、あるサイズ（総転送サイズ）の領域
を、ある転送サイズ（単位転送サイズ）に分割してＤＭ
Ａ転送する場合の処理動作について説明する。尚、説明
を簡単化するために、ページサイズ及び総転送サイズは
単位転送サイズの倍数とする。
ーについて説明する。ここではある論理アドレス（開始
アドレス）から、あるサイズ（総転送サイズ）の領域
を、ある転送サイズ（単位転送サイズ）に分割してＤＭ
Ａ転送する場合の処理動作について説明する。尚、説明
を簡単化するために、ページサイズ及び総転送サイズは
単位転送サイズの倍数とする。
【００２９】上記のＤＭＡ転送を行う場合、カレント論
理アドレスに開始アドレスを、転送サイズに総転送サイ
ズを夫々代入し（図１ステップＳ１）、カレント論理ア
ドレスをページサイズで除した商をページ番号に、その
剰余をオフセットに夫々代入する（図１ステップＳ
２）。
理アドレスに開始アドレスを、転送サイズに総転送サイ
ズを夫々代入し（図１ステップＳ１）、カレント論理ア
ドレスをページサイズで除した商をページ番号に、その
剰余をオフセットに夫々代入する（図１ステップＳ
２）。
【００３０】続いて、アドレス変換テーブル１を参照
し、アドレス変換テーブル１上のページ番号に対応した
ベースアドレスをページアドレスとして、アドレス変換
テーブル１上のページ番号に対応した連続ページ数を連
続ページ数として夫々得る（図１ステップＳ３）。
し、アドレス変換テーブル１上のページ番号に対応した
ベースアドレスをページアドレスとして、アドレス変換
テーブル１上のページ番号に対応した連続ページ数を連
続ページ数として夫々得る（図１ステップＳ３）。
【００３１】このページアドレス（ベースアドレス）に
オフセットを加算したものをカレント物理アドレスに代
入し（図１ステップＳ４）、そのカレント物理アドレス
に対して単位転送サイズ分のデータをＤＭＡ転送する
（図１ステップＳ５）。
オフセットを加算したものをカレント物理アドレスに代
入し（図１ステップＳ４）、そのカレント物理アドレス
に対して単位転送サイズ分のデータをＤＭＡ転送する
（図１ステップＳ５）。
【００３２】その後、残転送サイズから単位転送サイズ
を減算したものを残転送サイズに代入し（図１ステップ
Ｓ６）、その残転送サイズが「０」か否かを判定する
（図１ステップＳ７）。残転送サイズが「０」であれ
ば、上記のＤＭＡ転送処理を終了する。
を減算したものを残転送サイズに代入し（図１ステップ
Ｓ６）、その残転送サイズが「０」か否かを判定する
（図１ステップＳ７）。残転送サイズが「０」であれ
ば、上記のＤＭＡ転送処理を終了する。
【００３３】残転送サイズが「０」でなければ、オフセ
ットに単位転送サイズを加算したものをオフセットに代
入し（図２ステップＳ８）、このオフセットがページサ
イズに等しいか否かを判定する（図２ステップＳ９）。
オフセットがページサイズに等しくなければ、ステップ
Ｓ４に移る。
ットに単位転送サイズを加算したものをオフセットに代
入し（図２ステップＳ８）、このオフセットがページサ
イズに等しいか否かを判定する（図２ステップＳ９）。
オフセットがページサイズに等しくなければ、ステップ
Ｓ４に移る。
【００３４】オフセットがページサイズに等しい、つま
りカレントページのＤＭＡ転送が終了すると、ページ番
号をインクリメント（＋１）し、オフセットに「０」を
代入する（図２ステップＳ９）。
りカレントページのＤＭＡ転送が終了すると、ページ番
号をインクリメント（＋１）し、オフセットに「０」を
代入する（図２ステップＳ９）。
【００３５】ここで、連続ページ数が「０」であれば
（図２ステップＳ１１）、ステップＳ３に移る。また、
連続ページ数が「０」でなければ（図２ステップＳ１
１）、ベースアドレスにページアドレスを加算したもの
をベースアドレスに代入し、連続ページ数をデクリメン
ト（−１）し（図２ステップＳ１２）、ステップＳ４に
移る。
（図２ステップＳ１１）、ステップＳ３に移る。また、
連続ページ数が「０」でなければ（図２ステップＳ１
１）、ベースアドレスにページアドレスを加算したもの
をベースアドレスに代入し、連続ページ数をデクリメン
ト（−１）し（図２ステップＳ１２）、ステップＳ４に
移る。
【００３６】次に、図１と図２と図６とを参照し、本発
明の一実施例によるＤＭＡ転送の処理動作について具体
的に説明する。ここで、図６に示すメモリマップの状態
下で、単位転送サイズが３２バイトの時に論理アドレス
「１Ｃ００ｈ」から２ｋバイトの領域、つまり論理アド
レス「１Ｃ００ｈ」〜「２３ＦＦｈ」の領域をＤＭＡ転
送する場合について以下説明する。
明の一実施例によるＤＭＡ転送の処理動作について具体
的に説明する。ここで、図６に示すメモリマップの状態
下で、単位転送サイズが３２バイトの時に論理アドレス
「１Ｃ００ｈ」から２ｋバイトの領域、つまり論理アド
レス「１Ｃ００ｈ」〜「２３ＦＦｈ」の領域をＤＭＡ転
送する場合について以下説明する。
【００３７】まず、カレント論理アドレスに開始アドレ
ス「１Ｃ００ｈ」を、転送サイズに総転送サイズ「２０
４８（＝２ｋ）バイト」を夫々代入し（図１ステップＳ
１）、カレント論理アドレスをページサイズで除した商
「１（＝１Ｃ００ｈ／１０００ｈ）」をページ番号に、
その剰余「Ｃ００ｈ（＝１Ｃ００ｈ％１０００ｈ）」を
オフセットに夫々代入する（図１ステップＳ２）。
ス「１Ｃ００ｈ」を、転送サイズに総転送サイズ「２０
４８（＝２ｋ）バイト」を夫々代入し（図１ステップＳ
１）、カレント論理アドレスをページサイズで除した商
「１（＝１Ｃ００ｈ／１０００ｈ）」をページ番号に、
その剰余「Ｃ００ｈ（＝１Ｃ００ｈ％１０００ｈ）」を
オフセットに夫々代入する（図１ステップＳ２）。
【００３８】続いて、アドレス変換テーブル１を参照
し、アドレス変換テーブル１上のページ番号「１」に対
応したベースアドレス「１Ａ０００ｈ」をページアドレ
スとして、アドレス変換テーブル１上のページ番号
「１」に対応した連続ページ数「２」を連続ページ数と
して夫々得る（図１ステップＳ３）。
し、アドレス変換テーブル１上のページ番号「１」に対
応したベースアドレス「１Ａ０００ｈ」をページアドレ
スとして、アドレス変換テーブル１上のページ番号
「１」に対応した連続ページ数「２」を連続ページ数と
して夫々得る（図１ステップＳ３）。
【００３９】このページアドレス（ベースアドレス）に
オフセットを加算したもの「１ＡＣ００ｈ（＝１Ａ００
０ｈ＋Ｃ００ｈ）」をカレント物理アドレスに代入し
（図１ステップＳ４）、そのカレント物理アドレス「１
ＡＣ００ｈ」に対して単位転送サイズ分のデータ、つま
り３２バイト分のデータをＤＭＡ転送する（図１ステッ
プＳ５）。
オフセットを加算したもの「１ＡＣ００ｈ（＝１Ａ００
０ｈ＋Ｃ００ｈ）」をカレント物理アドレスに代入し
（図１ステップＳ４）、そのカレント物理アドレス「１
ＡＣ００ｈ」に対して単位転送サイズ分のデータ、つま
り３２バイト分のデータをＤＭＡ転送する（図１ステッ
プＳ５）。
【００４０】その後、残転送サイズから単位転送サイズ
を減算したもの「２０１６（＝２０４８−３２）バイ
ト」を残転送サイズに代入し（図１ステップＳ６）、そ
の残転送サイズが「０」か否かを判定する（図１ステッ
プＳ７）。
を減算したもの「２０１６（＝２０４８−３２）バイ
ト」を残転送サイズに代入し（図１ステップＳ６）、そ
の残転送サイズが「０」か否かを判定する（図１ステッ
プＳ７）。
【００４１】この場合、残転送サイズが「０」でないの
で、オフセットに単位転送サイズを加算したもの「Ｃ２
０ｈ（＝Ｃ００ｈ＋３２）」をオフセットに代入し（図
２ステップＳ８）、このオフセットがページサイズに等
しいか否かを判定する（図２ステップＳ９）。
で、オフセットに単位転送サイズを加算したもの「Ｃ２
０ｈ（＝Ｃ００ｈ＋３２）」をオフセットに代入し（図
２ステップＳ８）、このオフセットがページサイズに等
しいか否かを判定する（図２ステップＳ９）。
【００４２】その結果、オフセット「Ｃ２０ｈ」がペー
ジサイズ「１０００ｈ」に等しくないので、ステップＳ
４に移り、上記の処理をオフセットがページサイズ「１
０００ｈ」に等しくなるまで繰返す。
ジサイズ「１０００ｈ」に等しくないので、ステップＳ
４に移り、上記の処理をオフセットがページサイズ「１
０００ｈ」に等しくなるまで繰返す。
【００４３】オフセットがページサイズ「１０００ｈ」
に等しくなったら、つまりカレントページのＤＭＡ転送
が終了したら、ページ番号に「２（＝１＋１）」を代入
し、オフセットに「０ｈ」を代入する（図２ステップＳ
９）。
に等しくなったら、つまりカレントページのＤＭＡ転送
が終了したら、ページ番号に「２（＝１＋１）」を代入
し、オフセットに「０ｈ」を代入する（図２ステップＳ
９）。
【００４４】ここで、ページ番号「２」に対応する連続
ページ数が「１」なので（図２ステップＳ１１）、ベー
スアドレスにページアドレスを加算したもの「１Ｂ００
０ｈ（＝１Ａ０００ｈ＋１０００ｈ）」をベースアドレ
スに代入し、連続ページ数に「１（＝２−１）」を代入
し（図２ステップＳ１２）、ステップＳ４に移る。
ページ数が「１」なので（図２ステップＳ１１）、ベー
スアドレスにページアドレスを加算したもの「１Ｂ００
０ｈ（＝１Ａ０００ｈ＋１０００ｈ）」をベースアドレ
スに代入し、連続ページ数に「１（＝２−１）」を代入
し（図２ステップＳ１２）、ステップＳ４に移る。
【００４５】上述した処理は残転送サイズが「０」にな
るまで繰返し行われ、残転送サイズが「０」になると、
上記のＤＭＡ転送の処理を終了する。
るまで繰返し行われ、残転送サイズが「０」になると、
上記のＤＭＡ転送の処理を終了する。
【００４６】図７は本発明の一実施例の他のシステム構
成を示すブロック図である。図７においては図４に示す
ＤＭＡコントローラ５とＤＭＡデータ転送元／先６とが
同一デバイス７上に搭載されている以外は図４に示す情
報処理システムと同様の構成であり、その動作も上述し
た通りである。
成を示すブロック図である。図７においては図４に示す
ＤＭＡコントローラ５とＤＭＡデータ転送元／先６とが
同一デバイス７上に搭載されている以外は図４に示す情
報処理システムと同様の構成であり、その動作も上述し
た通りである。
【００４７】このように、アドレス変換テーブル１に格
納された連続ページ数情報を基にメインメモリ４のペー
ジ境界部分でのベースアドレスリードサイクルを回避す
ることができ、ＤＭＡ転送全体にかかる時間が短くなる
ので、物理アドレス上で連続しているページ間のページ
境界を越えたＤＭＡを行う場合、従来の方法よりも高速
にＤＭＡ転送を行うことができる。
納された連続ページ数情報を基にメインメモリ４のペー
ジ境界部分でのベースアドレスリードサイクルを回避す
ることができ、ＤＭＡ転送全体にかかる時間が短くなる
ので、物理アドレス上で連続しているページ間のページ
境界を越えたＤＭＡを行う場合、従来の方法よりも高速
にＤＭＡ転送を行うことができる。
【００４８】尚、アドレス変換テーブル１は図８に示す
従来のアドレス変換テーブル８と比べて連続ページ数の
格納部分が増えた分だけ記憶領域が余分に必要となる。
また、本発明の一実施例によるＤＭＡ転送処理を従来の
ＤＭＡ転送処理よりもステップ数が増えるが、ＤＭＡ転
送全体にかかる時間が長くなることはない。
従来のアドレス変換テーブル８と比べて連続ページ数の
格納部分が増えた分だけ記憶領域が余分に必要となる。
また、本発明の一実施例によるＤＭＡ転送処理を従来の
ＤＭＡ転送処理よりもステップ数が増えるが、ＤＭＡ転
送全体にかかる時間が長くなることはない。
【００４９】これは現在用いられているＤＭＡ転送処理
において各ページのベースアドレスの値が１バイト単位
ではなく、もっと大きなバイト単位の値をとるのが一般
的であり、そのために核ベースアドレスの下位ビットが
使用されておらず、その未使用のビット部分に連続ペー
ジ数データを格納すればよく、またそのように連続ペー
ジ数データを格納すれば、ベースアドレスリードサイク
ル時に連続ページ数データも同時にリードすることがで
きるからである。
において各ページのベースアドレスの値が１バイト単位
ではなく、もっと大きなバイト単位の値をとるのが一般
的であり、そのために核ベースアドレスの下位ビットが
使用されておらず、その未使用のビット部分に連続ペー
ジ数データを格納すればよく、またそのように連続ペー
ジ数データを格納すれば、ベースアドレスリードサイク
ル時に連続ページ数データも同時にリードすることがで
きるからである。
【００５０】
【発明の効果】以上説明したように本発明によれば、メ
インメモリ上の複数ページに対してダイレクトメモリア
クセスを行うＤＭＡ制御装置において、メインメモリの
各ページのベースアドレスと当該ページの連続性に関す
る情報とを対応付けて格納するアドレス変換テーブルを
基に、ダイレクトメモリアクセス時にアクセスするペー
ジに続く連続ページの有無を判定し、連続ページ有りと
判定された時に次ページのベースアドレスを生成するこ
とによって、物理アドレス上で連続しているページ間の
ページ境界を越えたＤＭＡを行う場合に高速なＤＭＡ転
送を行うことができるという効果がある。
インメモリ上の複数ページに対してダイレクトメモリア
クセスを行うＤＭＡ制御装置において、メインメモリの
各ページのベースアドレスと当該ページの連続性に関す
る情報とを対応付けて格納するアドレス変換テーブルを
基に、ダイレクトメモリアクセス時にアクセスするペー
ジに続く連続ページの有無を判定し、連続ページ有りと
判定された時に次ページのベースアドレスを生成するこ
とによって、物理アドレス上で連続しているページ間の
ページ境界を越えたＤＭＡを行う場合に高速なＤＭＡ転
送を行うことができるという効果がある。
【図１】本発明の一実施例によるＤＭＡ転送の処理動作
を示すフローチャートである。
を示すフローチャートである。
【図２】本発明の一実施例によるＤＭＡ転送の処理動作
を示すフローチャートである。
を示すフローチャートである。
【図３】本発明の一実施例によるアドレス変換テーブル
の構成を示す図である。
の構成を示す図である。
【図４】本発明の一実施例のシステム構成を示すブロッ
ク図である。
ク図である。
【図５】図４のＤＭＡコントローラの構成を示すブロッ
ク図である。
ク図である。
【図６】本発明の一実施例によるメモリマップを示す図
である。
である。
【図７】本発明の一実施例の他のシステム構成を示すブ
ロック図である。
ロック図である。
【図８】従来例によるアドレス変換テーブルの構成を示
す図である。
す図である。
【図９】従来例によるＤＭＡ転送の処理動作を示すフロ
ーチャートである。
ーチャートである。
１ アドレス変換テーブル １ａ ベースアドレス １ｂ 連続ページ数 ２ ＣＰＵ ３ ブリッジ ４ メインメモリ ５ ＤＭＡコントローラ ６ ＤＭＡデータ転送元／先 ７ デバイス
Claims (9)
- 【請求項１】 メインメモリ上の複数ページに対してダ
イレクトメモリアクセスを行うＤＭＡ制御装置であっ
て、前記メインメモリの各ページのベースアドレスと当
該ページの連続性に関する情報とを対応付けて格納する
アドレス変換テーブルと、前記ダイレクトメモリアクセ
ス時にアクセスするページに続く連続ページの有無を前
記アドレス変換テーブルの内容を基に判定する判定手段
と、前記判定手段で前記連続ページ有りと判定された時
に次ページのベースアドレスを生成する生成手段とを有
することを特徴とするＤＭＡ制御装置。 - 【請求項２】 前記ページの連続性に関する情報は、当
該ページの物理アドレス上で順方向に連続しているペー
ジ数であることを特徴とする請求項１記載のＤＭＡ制御
装置。 - 【請求項３】 前記生成手段は、前記ダイレクトメモリ
アクセス時にアクセスするページのベースアドレスとペ
ージサイズとから前記次ページのベースアドレスを生成
するよう構成したことを特徴とする請求項１または請求
項２記載のＤＭＡ制御装置。 - 【請求項４】 メインメモリ上の複数ページに対してダ
イレクトメモリアクセスを行うＤＭＡ制御方法であっ
て、前記ダイレクトメモリアクセス時にアクセスするペ
ージに続く連続ページの有無を前記メインメモリの各ペ
ージのベースアドレスに対応付けて格納された当該ペー
ジの連続性に関する情報を基に判定するステップと、こ
の判定で前記連続ページ有りと判定された時に次ページ
のベースアドレスを生成するステップとを有することを
特徴とするＤＭＡ制御方法。 - 【請求項５】 前記ページの連続性に関する情報は、当
該ページの物理アドレス上で順方向に連続しているペー
ジ数であることを特徴とする請求項４記載のＤＭＡ制御
方法。 - 【請求項６】 前記次ページのベースアドレスを生成す
るステップは、前記ダイレクトメモリアクセス時にアク
セスするページのベースアドレスとページサイズとから
前記次ページのベースアドレスを生成するようにしたこ
とを特徴とする請求項４または請求項５記載のＤＭＡ制
御方法。 - 【請求項７】 メインメモリ上の複数ページに対してダ
イレクトメモリアクセスを行うＤＭＡ制御プログラムを
記録した記録媒体であって、前記ＤＭＡ制御プログラム
は前記ダイレクトメモリアクセスを制御する制御手段
に、前記ダイレクトメモリアクセス時にアクセスするペ
ージに続く連続ページの有無を前記メインメモリの各ペ
ージのベースアドレスに対応付けて格納された当該ペー
ジの連続性に関する情報を基に判定させ、この判定で前
記連続ページ有りと判定された時に次ページのベースア
ドレスを生成させることを特徴とするＤＭＡ制御プログ
ラムを記録した記録媒体。 - 【請求項８】 前記ページの連続性に関する情報は、当
該ページの物理アドレス上で順方向に連続しているペー
ジ数であることを特徴とする請求項７記載のＤＭＡ制御
プログラムを記録した記録媒体。 - 【請求項９】 前記ＤＭＡ制御プログラムは前記制御手
段に、前記ダイレクトメモリアクセス時にアクセスする
ページのベースアドレスとページサイズとから前記次ペ
ージのベースアドレスを生成させるようにしたことを特
徴とする請求項７または請求項８記載のＤＭＡ制御プロ
グラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34884997A JPH11184797A (ja) | 1997-12-18 | 1997-12-18 | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34884997A JPH11184797A (ja) | 1997-12-18 | 1997-12-18 | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11184797A true JPH11184797A (ja) | 1999-07-09 |
Family
ID=18399801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34884997A Withdrawn JPH11184797A (ja) | 1997-12-18 | 1997-12-18 | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11184797A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009512919A (ja) * | 2005-10-07 | 2009-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良されたｄｍａｃ変換メカニズムのためのシステム及び方法 |
| JP2010134659A (ja) * | 2008-12-03 | 2010-06-17 | Fujitsu Ltd | バックアップ装置、バックアップ方法およびバックアッププログラム |
-
1997
- 1997-12-18 JP JP34884997A patent/JPH11184797A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009512919A (ja) * | 2005-10-07 | 2009-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良されたｄｍａｃ変換メカニズムのためのシステム及び方法 |
| JP2010134659A (ja) * | 2008-12-03 | 2010-06-17 | Fujitsu Ltd | バックアップ装置、バックアップ方法およびバックアッププログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864876A (en) | DMA device with local page table | |
| US5440708A (en) | Microprocessor and storage management system having said microprocessor | |
| JPH04308953A (ja) | 仮想アドレス計算機装置 | |
| JPH11184797A (ja) | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS6175397A (ja) | 音声デ−タメモリ制御方式 | |
| JPS63255750A (ja) | メモリ・システム | |
| JP3276034B2 (ja) | メモリエリア拡張方法 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPS6217261B2 (ja) | ||
| JPS6022777B2 (ja) | デ−タ転送方式 | |
| JPH1040213A (ja) | 情報処理装置のｄｍａデータ転送方法 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| US6519668B1 (en) | Additional extension device having universal applicability | |
| JPS63245743A (ja) | メモリアクセス方式 | |
| JPS63255749A (ja) | メモリ・システム | |
| JPS63223935A (ja) | 処理装置 | |
| JPS63245545A (ja) | Ｄｍａ方式 | |
| JPS6331816B2 (ja) | ||
| JP2002183079A (ja) | 入出力データ転送方法 | |
| JPS6386047A (ja) | メモリ拡張アドレス方式 | |
| JP2000181788A (ja) | ファイルシステムにおけるファイル管理方法 | |
| JPS61156450A (ja) | 動的バッファ管理方法 | |
| JPH103426A (ja) | キャッシュメモリ装置 | |
| JPS6194167A (ja) | 周辺制御装置 | |
| JPH11143765A (ja) | バーストサイクル制御方法及びメモリアクセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |