JPH10303428A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JPH10303428A
JPH10303428A JP9123001A JP12300197A JPH10303428A JP H10303428 A JPH10303428 A JP H10303428A JP 9123001 A JP9123001 A JP 9123001A JP 12300197 A JP12300197 A JP 12300197A JP H10303428 A JPH10303428 A JP H10303428A
Authority
JP
Japan
Prior art keywords
semiconductor device
flattening
electrode
pixel electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9123001A
Other languages
English (en)
Other versions
JP4302194B2 (ja
Inventor
Yoshiharu Hirakata
吉晴 平形
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12300197A priority Critical patent/JP4302194B2/ja
Priority to US09/064,176 priority patent/US6556264B1/en
Publication of JPH10303428A publication Critical patent/JPH10303428A/ja
Priority to US10/422,773 priority patent/US7006177B2/en
Priority to US11/288,217 priority patent/US20060077336A1/en
Application granted granted Critical
Publication of JP4302194B2 publication Critical patent/JP4302194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高精細な表示性能を有するアクティブマトリ
クス型液晶表示装置を提供する。 【解決手段】 基板１０１上に形成されたＴＦＴ１０
２、１０３を覆う層間絶縁膜１０４をＣＭＰに代表され
る機械研磨によって平坦化する。その上に画素電極１０
６、１０７を形成し、さらに画素電極を覆う絶縁膜１０
８を形成する。そして、絶縁膜１０８を再度の機械研磨
によって平坦化し、画素電極の表面と絶縁物１１２、１
１３の表面とが同一平面をなす様にする。これにより、
画素電極面に段差がなくなり、液晶材料の配向不良や光
の乱反射等によるコントラストの低下等を防ぐことがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本願発明は、液晶表示装置
（ＬＣＤ）の作製方法に関する。特に、半導体薄膜を利
用したアクティブマトリクス型液晶表示装置（以下、Ａ
Ｍ−ＬＣＤと呼ぶ）の作製方法に関する。また、本願発
明はその様な表示装置を具備した電気光学装置に応用す
ることが可能である。
【０００２】なお、本明細書中において「半導体装置」
とは、半導体を利用することで機能する装置全てを指し
ている。従って、上記表示装置および電気光学装置も半
導体装置の範疇に含まれる。ただし、明細書中では区別
しやすい様に表示装置や電気光学装置といった言葉を使
い分けることにする。
【０００３】
【従来の技術】近年、ＡＭ−ＬＣＤを投射型表示ディス
プレイとして用いたプロジェクター等の開発が活発に進
められている。また、モバイルコンピュータやビデオカ
メラ用の直視型表示ディスプレイとしての需要も高まっ
ている。
【０００４】ここで従来のアクティブマトリクス型表示
装置における画素マトリクス回路の構成の概略を図２
（Ａ）、（Ｂ）に示す。なお、画素マトリクス回路とは
液晶に印加される電界を制御するための薄膜トランジス
タ（ＴＦＴ）をマトリクス状に配置した回路であり、Ａ
Ｍ−ＬＣＤの画像表示領域を構成する。
【０００５】図２（Ａ）に示すのは、画素マトリクス回
路を上面から見た図である。ここでは水平方向に設けら
れた複数のゲイト線２０１と垂直方向に設けられた複数
のソース線２０２とで囲まれた領域が画素領域となる。
そして、複数のゲイト線２０１および複数のソース線２
０２の各交差部にはそれぞれＴＦＴ２０３が形成されて
いる。また、各ＴＦＴにはそれぞれに画素電極２０４が
接続されている。
【０００６】従って、画素マトリクス回路は複数のゲイ
ト線２０１および複数のソース線２０２とで囲まれてマ
トリクス状に形成された複数の画素領域からなり、個々
の画素領域にはＴＦＴ２０３と画素電極２０４とが設け
られた構成となっている。
【０００７】また、画素マトリクス回路の断面構造を図
２（Ｂ）に示す。図２（Ｂ）において、２０５は絶縁表
面を有する基板、２０６、２０７は基板２０５上に形成
された画素ＴＦＴであり、図２（Ａ）のＴＦＴ２０３に
相当する。
【０００８】また、画素ＴＦＴ２０６、２０７にはそれ
ぞれ画素電極２０８、２０９が接続されている。この画
素電極２０８、２０９は図２（Ａ）の画素電極２０４に
相当する。この画素電極２０８、２０９は通常１枚の金
属薄膜をパターニングすることにより得られる。
【０００９】従って、従来構造の画素マトリクス回路
は、画素電極間に電極の境界部（以下、単に境界部と呼
ぶ）２１０、２１１が必ず存在する。即ち、必然的に画
素電極の膜厚分に相当する段差が形成されてしまうので
ある。この様な段差では液晶材料の配向不良が生じて表
示画像が乱れる。また、段差部での入射光の乱反射がコ
ントラストを低下させたり、光の利用効率を低下させる
原因となる。
【００１０】また、図２（Ｂ）からも明らかな様に、半
導体素子や各配線の交差部の上方ではその形状を反映し
た状態で画素電極２０８、２０９が形成される。この様
な段差も上記問題を生じる原因となる。
【００１１】特に、プロジェクターなどに用いる投射型
ディスプレイは、 1〜2inch 程度の極めて高精細な小型
ディスプレイを拡大投影するため、上述の問題が顕在化
してしまう。
【００１２】
【発明が解決しようとする課題】以上の様な問題に対し
て、従来はブラックマスク（またはブラックマトリク
ス）によって画像の乱れる領域を遮蔽してコントラスト
比を高めていた。また、近年では素子の微細化が進み、
高開口率を目的とした遮蔽領域の制御性が求められる様
になったためＴＦＴ側基板にブラックマスクを設ける構
成が主流となってきている。
【００１３】しかしながら、ＴＦＴ側基板にブラックマ
スクを設ける構成とした場合、パターニング工程の増
加、寄生容量の増加、開口率の低下等の諸問題が生じて
しまう。この様なことから、前述の諸問題を起こさずに
コントラスト比を確保する技術が望まれている。
【００１４】本願発明は上記問題点を解決し、簡易な手
段により極めて高精細なアクティブマトリクス型表示装
置を形成するための手段を開示するものである。
【００１５】
【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上に形成された絶縁膜
を平坦化する工程と、前記絶縁膜上に複数の電極を形成
する工程と、前記複数の電極を覆う絶縁層を形成する工
程と、前記複数の電極の表面および前記絶縁層の表面を
両表面が同一平面をなす様に平坦化し、前記複数の電極
の境界部を前記絶縁層で埋め込む工程と、前記平坦化
は、前記電極の厚さの２０％以下の精度でもって行われ
ることを特徴とする特徴とする。
【００１６】また、他の発明の構成は、第１の基板およ
び透光性を有する第２の基板と、前記第１の基板と前記
第２の基板との間に挟持された液晶層と、を少なくとも
含む半導体装置の作製方法であって、前記第１の基板上
に形成された絶縁膜を平坦化する工程と、前記絶縁膜上
にストライプ状の電極を形成する工程と、前記ストライ
プ状の電極を覆う絶縁層を形成する工程と、前記ストラ
イプ状の電極の表面および前記絶縁層の表面を両表面が
同一平面をなす様に平坦化し、前記ストライプ状の電極
の境界部を前記絶縁層で埋め込む工程と、前記平坦化
は、前記電極の厚さの２０％以下の精度でもって行われ
ることを特徴とする。
【００１７】また、他の発明の構成は、絶縁表面を有す
る基板上に複数の半導体素子を形成する工程と、層間絶
縁膜を形成する工程と、前記層間絶縁膜を平坦化する工
程と、前記層間絶縁膜上に前記半導体素子と電気的に接
続する画素電極を形成する工程と、前記画素電極を覆う
絶縁層を形成する工程と、前記画素電極の表面および前
記絶縁層の表面を両表面が同一平面をなす様に平坦化
し、前記画素電極の境界部を前記絶縁層で埋め込む工程
と、前記平坦化は、前記電極の厚さの２０％以下の精度
でもって行われることを特徴とする。
【００１８】また、他の発明の構成は、マトリクス状に
形成された複数の半導体素子および該複数の半導体素子
の各々に接続された複数の画素電極を有する基板と、前
記基板上に保持された液晶層と、を少なくとも含む半導
体装置の作製方法であって、層間絶縁膜を形成する工程
と、前記層間絶縁膜を平坦化する工程と、前記層間絶縁
膜上に前記半導体素子と電気的に接続する画素電極を形
成する工程と、前記画素電極を覆う絶縁層を形成する工
程と、前記画素電極の表面および前記絶縁層の表面を両
表面が同一平面をなす様に平坦化し、前記画素電極の境
界部を前記絶縁層で埋め込む工程と、前記平坦化は、前
記電極の厚さの２０％以下の精度でもって行われること
を特徴とする。
【００１９】上記構成において、液晶層が保持された状
態の典型例としては、複数の画素電極を有する基板（第
１の基板）と第１の基板に対向する対向基板（第２の基
板）との間に液晶層が挟持されている状態を言う。な
お、液晶層としてＰＤＬＣ（ポリマ分散型液晶）を使用
する場合、液晶層自体が固体化するので第２の基板を必
要としない場合もありうる。
【００２０】また、半導体素子としては薄膜トランジス
タ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲイト
型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオー
ド、ＭＩＭ（Metal-Insulator-Metal ）素子、バリスタ
素子等でも良い。
【００２１】平坦化を電極の厚さの２０％以内とするこ
とで、液晶層の厚さに凹凸が影響をすることを抑制する
ことができる。特に反射型の液晶パネルの場合には、液
晶層の厚さに不均一性起因する表示の不良が顕在化する
ので、本明細書で開示する発明を利用することは有用で
ある。
【００２２】一般に画素電極の膜厚は１００〜３００ｎ
ｍ程度である。従って、絶縁膜や配向膜の平坦性は２０
〜６０ｎｍ程度以下に抑えればよい。例えば、図１２に
示すような構造において、ａやｂで示される値を２０〜
６０ｎｍとすればよい。
【００２３】平坦化は画素電極の厚さの２０％以内とす
ることが好ましいが、実用上は画素電極の５０％以内と
するのでも効果がある。
【００２４】また、平坦性の程度としては、図１２に示
すような表面状態を得るとして、θの値が１５°以内と
なるような平坦性を実現すればよい。このようにするこ
とでその上に形成される反射画素電極で反射される光を
光学変調に有効に利用することができる。勿論、図１２
に示す状態において、ｃの値を２０〜６０ｎｍ以下とす
ることが重要である。
【００２５】また、平坦性の程度を示すパラメータの望
ましい限定条件としては、図１４に示すように反射電極
の反射面で反射される光の光量が光軸方向からの１５°
のぶれの円錐形状の中において、７０％（入射光量に対
して）以上あるようにすることは有効である。
【００２６】これらの限定条件は、他のパラメータと組
み合わせることにより、さらに有用となる。即ち、これ
らのパラメータの限定条件、あるいは各パラメータの限
定条件を組み合わせたものをで規定される条件を満たす
ように平坦性を確保することで、発明の効果をより高い
ものとして得ることができる。
【００２７】
【発明の実施の形態】ここでは本願発明についての簡単
な説明を図１を用いて行う。図１（Ａ）において、１０
１は絶縁表面を有する基板、１０２は基板１０１上に形
成された第１の画素ＴＦＴ、１０３は第２の画素ＴＦＴ
である。さらに、第１および第２の画素ＴＦＴ１０２、
１０３は層間絶縁膜１０４に覆われている。層間絶縁膜
１０４は後に形成する画素電極とＴＦＴとを電気的に絶
縁するための絶縁膜である。
【００２８】本発明の第１の特徴は、予め層間絶縁膜１
０４を厚めに堆積しておいて、平坦化工程（特に機械的
な研磨による平坦化）を施すことにある。この層間絶縁
膜１０４の研磨工程は、後述するが後に画素電極を形成
する際に重要な役割を果たす。なお、図１（Ａ）におい
て１０５で示される点線は、研磨工程前の層間絶縁膜１
０４の形状を示しており、機械的な研磨工程によって層
間絶縁膜１０４の凹凸が平坦化されることを表してい
る。
【００２９】この平坦化は、残存する凹凸が画素電極の
厚さの１０％以内となるように行うことが重要である。
【００３０】なお、機械的な研磨としては代表的にはＣ
ＭＰ（化学機械研磨）技術が挙げられる。ＣＭＰ技術は
薬液による化学的なエッチングと研磨材（砥粒）による
機械的な研磨によって薄膜表面を平坦化する技術であ
る。
【００３１】また、機械的な研磨以外にもドライエッチ
ング法を利用したエッチバック技術を用いる事もでき
る。エッチバック技術は平坦度ではＣＭＰ技術に見劣り
するが、装置の増設を特に必要としない点、処理中にパ
ーティクル（ゴミ）を発生しない点などの利点を有す
る。
【００３２】次に、平坦化された層間絶縁膜１０４上に
金属薄膜（図示せず）を成膜し、パターニングを施して
画素電極１０６、１０７を形成する。本発明では層間絶
縁膜１０４を平坦化してあるため、形成された画素電極
１０６、１０７は極めて平坦な表面を有する。（図１
（Ｂ））
【００３３】画素電極１０６、１０７は、それぞれ画素
ＴＦＴ１０２、１０３とコンタクトホールを介して接続
する。また、画素電極１０６、１０７は絶縁層１０８で
覆われている。この時、絶縁層１０８を厚めに堆積する
ことで境界部１０９、１１０は完全に埋め込まれた状態
となる。
【００３４】そして、本発明の第２の特徴は、絶縁層１
０８に対して機械的な研磨を施して境界部１０９、１１
０のみに絶縁層１０８が残存させることにある。そし
て、この工程により図１（Ｃ）に示す様な状態で埋め込
み絶縁層１１２、１１３を形成する。なお、図１（Ｂ）
において１１１で示される点線は、研磨工程前の絶縁層
１０８の形状を示しており、機械的な研磨工程によって
絶縁層１０８が削られていく様子を表している。
【００３５】この様にして絶縁層１０８を研磨していく
と、やがて画素電極１０６、１０７の表面が現れる。こ
の状態で研磨を止めても図１（Ｃ）に示す状態を得るこ
とはできるが、さらに研磨を進行させて画素電極表面も
同時に平坦化することは有効である。この場合、研磨処
理の条件を適宜変更（砥粒を細かくする等）して画素電
極表面が最も好ましい状態となる様にすれば良い。
【００３６】図１（Ｃ）に示す様な最終的な状態では、
画素電極間に形成される境界部１０９、１１０は完全に
埋め込み絶縁層１１２、１１３で埋め込まれた状態とな
る。この時、画素電極１０６、１０７の表面と埋め込み
絶縁層１１２、１１３の表面とは同一平面を成してい
る。
【００３７】この時、前述の様に本発明の第１の特徴と
した層間絶縁膜１０４の研磨工程が重要な役割を果たし
ている。その事について以下に説明する。
【００３８】例えば層間絶縁膜１０４の研磨工程を行わ
なかった場合、１０５で示される形状がそのまま画素電
極１０６、１０７および絶縁層１０８の形状に反映して
しまうことになる。また、境界部１０９、１１０は、一
般的には開口率を稼ぐため必然的にＴＦＴ上（ソース配
線上）に形成される。そのため、境界部１０９、１１０
は実効的な画素電極面（ＴＦＴや配線と重ならない最も
平坦な面）よりも高い位置に形成される。
【００３９】従って、この状態で絶縁層１０８を機械的
に研磨していくと、まずＴＦＴ上に位置する画素電極表
面が最も早く露出する。そのため、上述の実効的な画素
電極面を研磨する頃にはＴＦＴ上の画素電極および埋め
込み絶縁層の研磨がかなり進行し、均一な研磨処理が困
難なものとなってしまう。
【００４０】また、層間絶縁膜１０４を厚く堆積してＴ
ＦＴ等による凹凸を平坦化することも考えられるが、層
間絶縁膜１０４を成膜しただけでは必ず表面にうねりな
どの凹凸が少なからず存在する。その場合、うねりを平
坦化するためには後に形成する絶縁層１０８を厚めに形
成し、機械的な研磨工程も長めに行う必要があり、スル
ープットの低下、発生するパーティクルの増加等の問題
を招くことになる。
【００４１】以上の様に、画素電極を形成する前に予め
機械的な研磨工程によって層間絶縁膜を平坦化しておく
ことは非常に有効な手段である。即ち、本発明は図１
（Ｂ）に示す研磨工程によって図１（Ｃ）に示す状態を
得ることが最大の目的であるが、図１（Ｂ）に示す研磨
工程を効率的に行うために図１（Ａ）に示す研磨工程を
施すことに特徴がある。
【００４２】そして、図１（Ｃ）に示す様に画素電極間
の隙間（境界部）を埋め込み絶縁層によって埋め込み、
不要な段差を排除する。この様にすることで従来の様な
液晶材料の配向不良や段差部での光の乱反射等の問題を
生じない極めて高精細なアクティブマトリクス型表示装
置を得ることができる。
【００４３】
【実施例】
〔実施例１〕本実施例では本発明を利用して反射型ＬＣ
Ｄの画素マトリクス回路を作製する工程例を図３、４を
用いて説明する。なお、本発明は画素の平坦化に関する
技術であるため、ＴＦＴ構造自体は本実施例に限定され
るものではない。
【００４４】まず、絶縁表面を有する基板３０１を用意
する。本実施例ではガラス基板上に下地膜として酸化珪
素膜を形成する。基板３０１の上には結晶性珪素膜でな
る活性層３０２〜３０４を形成する。なお、本実施例で
は３つのＴＦＴのみ記載することになるが実際には１０
０万個以上のＴＦＴが画素マトリクス回路内に形成され
る。
【００４５】本実施例では非晶質珪素膜を熱結晶化させ
て結晶性珪素膜を得ている。そして、その結晶性珪素膜
を通常にフォトリソ工程でパターニングして活性層３０
２〜３０４を得る。なお、本実施例では結晶化の際に結
晶化を助長する触媒元素（ニッケル）を添加している。
この技術については特開平7-130652号公報に詳細に記載
されている。
【００４６】次に、ゲイト絶縁膜３０５として150 nmの
厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジ
ウムを含有させたアルミニウム膜（図示せず）を成膜
し、パターニングによりゲイト電極の原型となる島状パ
ターンを形成する。
【００４７】本実施例では、ここで特開平7-135318号公
報に記載された技術を利用する。なお、詳細は同公報を
参考にすると良い。
【００４８】まず、上記島状パターン上にパターニング
で使用したレジストマスクを残したまま、３％のシュウ
酸水溶液中で陽極酸化を行う。この時、白金電極を陰極
として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖと
する。こうして、多孔質状の陽極酸化膜３０６〜３０８
が形成される。
【００４９】その後、レジストマスクを除去した後に３
％の酒石酸のエチレングリコール溶液をアンモニア水で
中和した溶液中で陽極酸化を行う。この時、化成電流は
５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こ
うして、緻密な陽極酸化膜３０９〜３１１が形成され
る。
【００５０】そして、上記工程によってゲイト電極３１
２〜３１４が画定する。なお、画素マトリクス回路では
ゲイト電極の形成と同時に１ライン毎に各ゲイト電極を
接続するゲイト線も形成されている。（図３（Ａ））
【００５１】次に、ゲイト電極３１２〜３１４をマスク
としてゲイト絶縁膜３０５をエッチングする。エッチン
グはＣＦ4 ガスを用いたドライエッチング法により行
う。これにより３１５〜３１７で示される様な形状のゲ
イト絶縁膜が形成される。
【００５２】そして、この状態で一導電性を付与する不
純物イオンをイオン注入法またはプラズマドーピング法
により添加する。この場合、画素マトリクス回路をＮ型
ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦ
Ｔで構成するならばＢ（ボロン）イオンを添加すれば良
い。
【００５３】なお、上記不純物イオンの添加工程は２度
に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で
行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の
下に不純物イオンのピークがくる様に調節する。そし
て、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト
絶縁膜３１５〜３１７の端部（突出部）の下には不純物
イオンが添加されない様に調節する。
【００５４】こうしてＴＦＴのソース領域３１８〜３２
０、ドレイン領域３２１〜３２３、低濃度不純物領域
（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル
形成領域３２７〜３２９が形成される。（図３（Ｂ））
【００５５】この時、ソース／ドレイン領域は 300〜50
0 Ω／□のシート抵抗が得られる程度に不純物イオンを
添加することが好ましい。また、低濃度不純物領域はＴ
ＦＴの性能に合わせて最適化を行う必要がある。また、
不純物イオンの添加工程が終了したら熱処理を行い、不
純物イオンの活性化を行う。
【００５６】次に、第１の層間絶縁膜３３０として酸化
珪素膜を 400nmの厚さに形成し、その上にソース電極３
３１〜３３３、ドレイン電極３３４〜３３６を形成す
る。（図３（Ｃ））
【００５７】次に、第２の層間絶縁膜３３７として酸化
珪素膜を 0.5〜1 μｍの厚さに形成する。なお、高密度
プラズマソース等を利用して緻密な酸化珪素膜を形成す
ると、後のＣＭＰ研磨の際の平坦度が向上するので好ま
しい。また、ＣＭＰ研磨の条件さえ最適化すれば第２の
層間絶縁膜３３７として有機性樹脂膜を用いることも可
能である。有機性樹脂膜としては、ポリイミド、ポリア
ミド、ポリイミドアミド、アクリル等を用いることがで
きる。
【００５８】そして、第２の層間絶縁膜３３７を形成し
たら、１回目のＣＭＰ研磨工程を行う。この工程により
第２の層間絶縁膜３３７は平坦化され、凹凸のない平坦
面を得ることができる。この平坦化は、残存する凹凸の
高さ（山の頂上と谷の底の間の鉛直方向の距離）が後に
形成される画素電極の厚さの１０％以内となる条件で行
う。（図３（Ｄ））
【００５９】次に、 1wt% のチタンを添加したアルミニ
ウム膜を 100nmの厚さに成膜し、パターニングにより画
素電極３３８〜３４０を形成する。勿論、他の金属材料
を用いても構わない。
【００６０】次に、画素電極３３８〜３４０を覆って絶
縁層３４１を形成する。なお、本実施例の様にソース配
線３３１〜３３３上に境界部が形成される様に画素電極
を形成すると、ソース配線３３１〜３３３がブラックマ
スクとして機能するので、絶縁層３４１が透光性であっ
ても構わない。
【００６１】しかしながら、より確実な遮光機能を確保
するために、絶縁層３４１としては黒色顔料またはカー
ボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系
酸化珪素膜でも良い）等の様に遮光性を有する絶縁膜を
用いることが望ましい。こうすることでソース配線が細
くなった場合や斜め方向からの光に対しても確実な遮光
機能を果たすことができる。
【００６２】また、使用する液晶材料よりもできるだけ
比誘電率の低い材料を用いることで、画素電極間におけ
る横方向電界の形成を抑制することもできる。
【００６３】こうして図４（Ａ）に示す状態が得られ
る。図４（Ａ）に示す状態が得られたら、２回目のＣＭ
Ｐ研磨工程を行い、画素電極３３８〜３４０の隙間に埋
め込まれた埋め込み絶縁層３４２〜３４４を形成する。
この時、画素電極３３８〜３４０の表面と埋め込み絶縁
層３４２〜３４４の表面とがほぼ一致するので、優れた
平坦面を得ることができる。（図４（Ｂ））
【００６４】この状態を上面から見た図を図６に示す。
図６は画素マトリクス回路に注目した簡略図であり、図
４（Ｂ）の構造は図６においてＡ−Ａ’で切った断面図
に相当する。また、図６における各符号は図４（Ａ）、
（Ｂ）で用いた符号に対応している。
【００６５】図６に示す様に、画素電極はマトリクス状
に配置され、その隙間（境界部）が埋め込み絶縁層３４
２〜３４４で埋め込まれる。従って、埋め込み絶縁層３
４２〜３４４はそれぞれ符号を付けてあるが、実際には
マトリクス状に一体化している。
【００６６】以上の様にして、画素マトリクス回路が完
成する。実際には画素ＴＦＴを駆動する駆動回路等も同
一基板上に同時形成される。この様な基板は通常ＴＦＴ
側基板またはアクティブマトリクス基板と呼ばれる。本
明細書中ではアクティブマトリクス基板のことを第１の
基板と呼ぶことにする。
【００６７】第１の基板が完成したら、透光性基板３４
５に対向電極３４６を形成した対向基板（本明細書中で
はこの基板を第２の基板と呼ぶことにする）を貼り合わ
せ、それらの間に液晶層３４７を挟持する。こうして図
４（Ｃ）に示す様な反射型ＬＣＤが完成する。
【００６８】なお、このセル組み工程は公知の方法に従
って行えば良い。また、液晶層に二色性色素を分散させ
たり、対向基板にカラーフィルターを設けたりすること
も可能である。その様な液晶層の種類、カラーフィルタ
ーの有無等はどの様なモードで液晶を駆動するかによっ
て変化するので実施者が適宜決定すれば良い。
【００６９】本実施例では示さなかったが、画素電極の
上面にカラーフィルターを配置した構成おしてもよい。
【００７０】本実施例に示すような作製工程で得られる
液晶パネルは、反射画素電極の平坦性が優れているの
で、画素電極の上にカラーフィルターを配置する構成が
有効なものとなる。また、誘電体膜を単層または多層に
配置し、特定の波長帯域や特定の偏光状態の光を選択的
に反射するような構造としてもよい。この構成は、ダイ
クロイックミラーや偏光ビームスプリッターに利用され
ているものと同じ原理である。
【００７１】一般に反射電極の表面に平坦性に問題があ
る場合、反射電極の表面にカラーフィルターを配置する
ことは、色ムラや不鮮明な表示の要因となる好ましくな
い。
【００７２】〔実施例２〕本実施例では本発明を利用し
て透過型ＬＣＤの画素マトリクス回路を作製する工程例
を図５を用いて説明する。なお、途中までは実施例１に
示した反射型ＬＣＤの作製工程と同一であるので、ここ
では異なる点のみについて説明する。
【００７３】図３（Ｄ）に示す様な１回目のＣＭＰ研磨
工程まで終了したら、図５に示す様に画素電極５０１、
５０２を形成する。本実施例では画素電極５０１、５０
２の材料として透明導電膜（ＩＴＯ、ＳｎＯ2 等）を用
いる。また、この時、画素電極５０１、５０２はＴＦＴ
上に重ならない様に形成しておく。
【００７４】次に、画素電極５０１、５０２を覆って絶
縁層５０３を形成する。なお、本実施例では絶縁層５０
３として黒色顔料を分散させたポリイミド等を用いる。
透過型の場合、ＴＦＴの活性層も遮光する必要があるた
め、遮光性を有する絶縁膜を用いることが好ましい。
（図５（Ａ））
【００７５】次に、２回目のＣＭＰ研磨工程を行い、画
素電極５０１、５０２と同一平面をなす埋め込み絶縁層
５０４、５０５を形成する。（図５（Ｂ）
【００７６】この状態を上面から見た図を図７に示す。
図７は画素マトリクス回路に注目した簡略図であり、図
５（Ｂ）の構造は図７においてＡ−Ａ’で切った断面図
に相当する。また、図７における各符号は図５（Ａ）、
（Ｂ）で用いた符号に対応している。
【００７７】図７に示す様に、複数の画素電極はマトリ
クス状に配置され、その境界部が一体化した埋め込み絶
縁層で埋め込まれる。また、本実施例では、埋め込み絶
縁層がＴＦＴ上にも形成されるため、活性層に光があた
って抵抗が変化することを抑制する効果も得られる。
【００７８】以上の様にして、透過型ＬＣＤのＴＦＴ側
基板が完成する。ＴＦＴ側基板が完成したら、通常のセ
ル組み工程によって透光性基板５０６、対向電極５０７
でなる対向基板とＴＦＴ側基板との間に液晶層５０８を
挟持する。こうして図５（Ｃ）に示す様な透過型ＬＣＤ
が完成する。
【００７９】なお、本実施例において、画素電極３３８
〜３４０自体を機械的に研磨して平坦化することも有効
である。その際、直視型ディスプレイとするならば微細
な凹凸を有した表面状態とし、投射型ディスプレイとす
るならば表面を鏡面状態とすすることが好ましい。
【００８０】〔実施例３〕実施例１で示した作製工程で
は、第２の層間絶縁膜３３７および埋め込み用の絶縁層
３４１のみを平坦化する例を示した。しかし、本発明で
は第１の層間絶縁膜３３０に対して平坦化工程を行って
も構わない。
【００８１】また、層間絶縁膜を積層構造で構成する場
合に、各層の形成ごとに平坦化工程を行っても良い。
【００８２】本発明は、画素電極を形成する前に十分な
平坦度を確保しておき、さらに画素電極を埋め込み絶縁
層で埋め込むことで画素電極表面の平坦度も高めてい
る。従って、平坦化工程の回数は多い分には何ら問題は
なく、むしろ好ましい。
【００８３】〔実施例４〕本実施例では、アクティブマ
トリクス駆動を行うための半導体素子として、実施例１
で示したＴＦＴとは異なる構造のＴＦＴを利用する場合
の例について説明する。なお、本実施例で説明する構造
のＴＦＴは実施例２に対しても容易に適用することがで
きる。
【００８４】実施例１では代表的なトップゲイト型ＴＦ
Ｔであるコプレナー型ＴＦＴを一例として記載したが、
ボトムゲイト型ＴＦＴであっても構わない。図８に示す
のはボトムゲイト型ＴＦＴの代表例である逆スタガ型Ｔ
ＦＴを用いた例である。
【００８５】図８において、８０１はガラス基板、８０
２、８０３はゲイト電極、８０４はゲイト絶縁膜、８０
５、８０６は活性層である。活性層８０５、８０６は意
図的に不純物を添加しない珪素膜で構成される。
【００８６】また、８０７、８０８はソース電極、８０
９、８１０はドレイン電極であり、８１１、８１２はチ
ャネルストッパー（またはエッチングストッパー）とな
る窒化珪素膜である。即ち、活性層８０５、８０６のう
ち、チャネルストッパー８１１、８１２の下に位置する
領域が実質的にチャネル形成領域として機能する。
【００８７】以上までが逆スタガ型ＴＦＴの基本構造で
ある。本実施例では、この様な逆スタガ型を有機性樹脂
膜でなる層間絶縁膜８１３で覆って平坦化し、その上に
画素電極８１４、８１５を形成する構成とする。勿論、
画素電極間の隙間は本発明を利用して埋め込み絶縁層８
１６、８１７によって埋め込まれる。
【００８８】また、次に本発明の半導体素子として絶縁
ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成し
た場合の例について説明する。なお、ＩＧＦＥＴはＭＯ
ＳＦＥＴとも呼ばれ、シリコンウェハー上に形成された
トランジスタを指す。
【００８９】図９において、９０１はガラス基板、９０
２、９０３はソース領域、９０４、９０５はドレイン領
域である。ソース／ドレイン領域はイオン注入で不純物
を添加し、熱拡散させることで形成できる。なお、９０
６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術
を用いて形成できる。
【００９０】次に、９０７はゲイト絶縁膜、９０８、９
０９はゲイト電極、９１０は第１の層間絶縁膜、９１
１、９１２はソース電極、９１３、９１４はドレイン電
極である。その上を第２の層間絶縁膜９１５で平坦化
し、その平坦面上に画素電極９１６、９１７を形成す
る。画素電極間の隙間は本発明を利用して埋め込み絶縁
層９１８、９１９によって埋め込まれる。
【００９１】なお、本実施例で示したＩＧＦＥＴ、トッ
プゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜
ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアク
ティブマトリクスディスプレイに対しても本発明は適用
できる。
【００９２】以上、本実施例に示した様に、本発明はあ
らゆる構造の半導体素子を用いた反射型ＬＣＤまたは透
過型ＬＣＤに対して適用可能である。
【００９３】特に、反射型液晶ＬＣＤは半導体素子上を
平坦化してその上に画素電極を形成することで、画素面
積を最大限に活用できる利点を有する。本発明はその利
点をさらに効果的に利用する上で有効な技術である。そ
のため、本発明を利用した反射型ＬＣＤは高い解像度と
高い開口率を実現することができる。
【００９４】〔実施例５〕本願発明は、単純マトリクス
型の液晶表示装置に対しても適用することが可能であ
る。この場合、一対の基板の各々にストライプ状の電極
を形成し、互いの電極が直交する様に基板を貼り合わせ
て液晶層を挟持する。
【００９５】なお、この場合、一方を透光性基板とすれ
ば他方は透光性でも遮光性でも構わない。ただし、透光
性基板側に形成するストライプ状の電極は透明導電膜で
構成する必要がある。
【００９６】本実施例では、透光性基板と対をなす基板
側にアルミニウムまたはアルミニウムを主成分とする材
料でストライプ状の電極を形成し、ストライプ状に延在
する電極間の隙間を絶縁層で埋め込む。
【００９７】単純マトリクス型ＬＣＤに本発明を適用し
た場合、絶縁層として液晶層よりも比誘電率の低い材料
（有機性樹脂材料等）を用いることで隣接する電極間の
クロストークを低減する効果も得られる。
【００９８】〔実施例６〕本発明を適用して形成される
反射型ＬＣＤでは様々な液晶の表示モードを利用するこ
とができる。例えば、ＥＣＢ（電界制御複屈折）モー
ド、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣ
Ｂモード、ＨＡＮモード、ＰＤＬＣ型ゲスト・ホストモ
ードが挙げられる。
【００９９】ＥＣＢモードは液晶層に印加する電圧を変
化させて液晶の配向を変え、その時生じる液晶層の複屈
折の変化を一対の偏光板で検出してカラー表示を行う表
示モードである。この場合、カラーフィルターを利用し
ない方式もとれるため、明るい表示が可能である。
【０１００】また、ＰＣＧＨモードはホスト液晶に対し
て二色性色素をゲスト分子に混合し、液晶に印加する電
圧によって液晶分子の配向状態を変化させ、液晶層の光
吸収率を変化させる表示モードである。この場合、偏光
板を用いない方式がとれるため、高いコントラストを得
ることができる。
【０１０１】また、ＰＤＬＣモードは液晶中に高分子を
分散させた（または高分子中に液晶を分散させた）ポリ
マー分散型液晶を用いる表示モードである。この場合、
偏光板が不要であるため明るい表示が可能である。ま
た、固体のポリマー分散型液晶を利用すれば対向側にガ
ラス基板を用いない構成とすることも可能である。
【０１０２】これらの様々な表示モードは、その特徴に
応じて偏光板の有無、カラーフィルターの有無を自由に
設定することができる。例えば、ＰＣＧＨモードの場合
には偏光板が不要なので、カラーフィルターを用いた単
板式としても明るい表示を実現することができる。
【０１０３】〔実施例７〕本実施例では、本発明を表示
ディスプレイとして用いた電気光学装置の一例について
説明する。まず、実施例１に示した反射型ＬＣＤを三板
式プロジェクターに適用した場合について、図１０
（Ａ）を用いて説明する。
【０１０４】図１０（Ａ）において、メタルハライドラ
ンプ、ハロゲンランプ等の光源１１から出力されたＲ
（赤）、Ｂ（青）、Ｇ（緑）を含む光は、偏光ビームス
プリッタ１２で反射され、クロスダイクロイックミラー
１３に進む。
【０１０５】なお、偏光ビームスプリッタとは光の偏光
方向によって反射したり透過したりする機能を有した光
学フィルターである。この場合、光源１１からの光は偏
光ビームスプリッタ１２で反射される様な偏光を与えて
ある。
【０１０６】この時、クロスダイクロイックミラー１３
では、Ｒに対応する液晶パネル１４の方向にＲ成分光が
反射され、Ｂに対応する液晶パネル１５の方向にＢ成分
光が反射される。また、Ｇ成分光はクロスダイクロイッ
クミラー１３を透過し、Ｇに対応する液晶パネル１６に
入射する。
【０１０７】各液晶パネルは１４〜１６は、画素がオフ
状態にある時は入射光の偏光方向を変化させないで反射
する様に液晶分子が配向している。また、画素がオン状
態にある時は液晶層の配向状態が変化し、入射光の偏光
方向もそれに伴って変化する様に構成されている。
【０１０８】これらの液晶パネル１４〜１６で反射され
た光は再びクロスダイクロイックミラー１３で反射（Ｇ
成分光だけは透過）して合成され、再び偏光ビームスプ
リッタ１２へと入射する。
【０１０９】この時、オン状態にある画素領域で反射さ
れた光は偏光方向が変化するため偏光ビームスプリッタ
１２を透過する。一方、オフ状態にある画素領域で反射
された光は偏光方向が変化しないため偏光ビームスプリ
ッタ１３で反射される。
【０１１０】この様に、画素マトリクス回路にマトリク
ス状に配置された画素領域を複数の半導体素子でオン／
オフ制御することによって、特定の画素領域で反射され
た光のみが偏光ビームスプリッタ１２を透過できる様に
なる。この動作は各液晶パネル１４〜１６に共通であ
る。
【０１１１】以上の様にして偏光ビームスプリッタ１２
を透過した画像情報を含む光は投影レンズ等で構成され
る光学系レンズ１７で拡大投影されてスクリーン１８上
に映し出される。
【０１１２】本発明を利用した反射型ＬＣＤは、画素電
極間を埋め込むことで高い解像度と高い開口率とを実現
している。また、画素電極の平坦化を行った場合には高
い反射率を実現している。そのため、図１０（Ａ）の投
射型プロジェクターの様に画像を拡大投影する電気光学
装置においても優れた表示性能を実現できる。
【０１１３】次に、実施例２に示した透過型ＬＣＤを三
板式プロジェクターに適用した場合について図１０
（Ｂ）を用いて説明する。
【０１１４】図１０（Ｂ）において、１９はハロゲンラ
ンプ等の光源、２０はリフレクターである。ＲＧＢ成分
を含んだ光はまずダイクロイックミラー２１に入射し、
ここでＲ成分光のみ反射される。そして、Ｒ成分光はリ
フレクター２２で反射され、Ｒに対応する液晶パネル２
３へ入射する。
【０１１５】また、ダイクロイックミラー２１を透過し
た光はダイクロイックミラー２４に入射し、ここでＢ成
分光のみが反射される。反射されたＢ成分光はＢに対応
する液晶パネル２５へ入射する。また、ダイクロイック
ミラー２４を透過したＧ成分光はＧに対応する液晶パネ
ル２６へと入射する。
【０１１６】そして、Ｒ成分光はダイクロイックミラー
２７でＢ成分光と合成され、ダイクロイックミラー２８
へ入射する。また、Ｇ成分光はリフレクター２９で反射
されてダイクロイックミラー２８へと入射する。ここで
ＲＢＧ全ての成分光が合成され、投影レンズ３０によっ
て拡大投影されてスクリーン３１に映し出される。
【０１１７】本発明を利用した透過型ＬＣＤも高い解像
度と高い開口率とを実現しているため、優れた表示性能
を有する電気光学装置を構成することができる。特に、
開口率が高いという点は本発明の透過型ＬＣＤの最も大
きな利点である。
【０１１８】〔実施例８〕本実施例では、本発明による
液晶表示装置を適用しうる応用製品（電気光学装置）に
ついて図１１を用いて説明する。本発明を利用した電気
光学装置としてはビデオカメラ、スチルカメラ、プロジ
ェクター、ヘッドマウントディスプレイ、カーナビゲー
ション、パーソナルコンピュータ、携帯情報端末（モバ
イルコンピュータ、携帯電話等）などが挙げられる。
【０１１９】図１１（Ａ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２００１、カメラ部
２００２、受像部２００３、操作スイッチ２００４、表
示装置２００５で構成される。本発明の反射型ＬＣＤを
表示装置２００５に適用すると、さらに小型化および低
消費電力化が図れる。
【０１２０】図１１（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。本発明の反射型ＬＣＤを表示装
置２１０２に適用することで大幅に装置の小型化が図れ
る。
【０１２１】図１１（Ｃ）はフロント型プロジェクター
であり、本体２２０１、光源２２０２、表示装置２２０
３、光学系２２０４、スクリーン２２０５で構成され
る。表示装置２２０３に本発明の透過型ＬＣＤを採用す
ることで高精細な画像が実現される。
【０１２２】図１１（Ｄ）は携帯電話であり、本体２３
０１、音声出力部２３０２、音声入力部２３０３、表示
装置２３０４、操作スイッチ２３０５、アンテナ２３０
６で構成される。本発明を表示装置２３０４に適用する
ことで視認性に優れた表示モニタを搭載することができ
る。
【０１２３】図１１（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、音声入力部２４０３、操
作スイッチ２４０４、バッテリー２４０５、受像部２４
０６で構成される。本発明を表示装置２４０２に適用す
ることで、屋外での撮影にも十分に耐えうる表示性能が
実現できる。
【０１２４】図１１（Ｆ）はリア型プロジェクターであ
り、本体２５０１、光源２５０２、表示装置２５０３、
偏光ビームスプリッタ２５０４、リフレクター２５０
５、２５０６、スクリーン２５０７で構成される。本発
明の反射型ＬＣＤを表示装置２４０２に適用すること
で、装置の薄型化および高精細な画像を実現できる。
【０１２５】なお、図１１（Ａ）、（Ｂ）、（Ｄ）、
（Ｅ）に示す様に直視型ディスプレイとする場合、画素
電極表面に凹凸を形成することは有効である。これによ
り光の散乱効果が高まり、視野角、視認性が向上する。
逆に、図１１（Ｃ）、（Ｆ）に示す様に投射型ディスプ
レイとする場合、画素電極表面を鏡面状態にすることが
好ましい。これにより光の乱反射が低減され、色ずれや
解像度の低下が抑えられる。
【０１２６】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。特に、液晶表示装置をプロジェクターの様な投射型
表示装置に用いる場合には、非常に高い解像度が要求さ
れる。その様な場合において、本発明は非常に有効な技
術である。
【０１２７】また、モバイルコンピュータ、携帯電話、
ビデオカメラに代表される携帯情報端末機器は装置の小
型化および低消費電力化が望まれる。その様な場合にお
いて、バックライトの不要な本発明の反射型ＬＣＤは有
効である。
【０１２８】
【発明の効果】本発明を利用した液晶表示装置は、マト
リクス状に配置された個々の画素電極の隙間（画素と画
素との切れ間）が埋め込み絶縁層で埋め込まれた構成と
なる。この時、画素電極表面と埋め込み絶縁層の表面と
は概略一致するため、画素電極間の隙間に生じる段差部
はほぼ完全に平坦化する。
【０１２９】従って、上記段差部に起因する液晶材料の
配向不良、入射光の乱反射によるコントラスト低下とい
った諸問題が解決される。また、予め画素電極の下地と
なる層間絶縁膜を平坦化してあるので画素電極は完全に
平坦な状態となる。
【０１３０】以上により、高い開口率および反射率を有
した高精細な表示性能を有する液晶表示装置を実現する
ことが可能である。
【図面の簡単な説明】
【図１】 本発明の概略を説明するための図。
【図２】 従来の画素マトリクス回路の構成を示す
図。
【図３】 反射型ＬＣＤの作製工程を示す図。
【図４】 反射型ＬＣＤの作製工程を示す図。
【図５】 透過型ＬＣＤの作製工程を示す図。
【図６】 画素マトリクス回路を上面から見た図。
【図７】 画素マトリクス回路を上面から見た図。
【図８】 アクティブマトリクス基板の構造を示す
図。
【図９】 アクティブマトリクス基板の構造を示す
図。
【図１０】 プロジェクタの構成を示す図。
【図１１】 本発明の応用製品の一例を説明するための
図。
【図１２】 平坦性を説明する図。
【図１３】 平坦性を説明する図。
【図１４】 平坦性を説明する図。
【符号の説明】
１０１ ガラス基板 １０２、１０３ 画素ＴＦＴ １０４ 層間絶縁膜 １０５ 研磨工程前の層間絶縁膜の形状 １０６、１０７ 画素電極 １０８ 埋め込み用の絶縁層 １０９、１１０ 境界部 １１１ 研磨工程前の埋め込み用の絶縁層の
形状 １１２、１１３ 埋め込み絶縁層

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された画素電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は反射電極の厚さの２０％以内であ
    ることを特徴とする半導体装置。
  2. 【請求項２】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された画素電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は表面の傾きの角度が１５°以内で
    あることを特徴とする半導体装置。
  3. 【請求項３】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された画素電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は、画素電極で反射される光の光量
    が光軸方向からのぶれの角度が１５°の円錐のなかで入
    射光の７０％以上となるものであることを特徴とする半
    導体装置。
  4. 【請求項４】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された画素電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は反射電極の厚さの２０％以内であ
    り、 前記平坦化層の凹凸は表面の傾きの角度は１５°以内で
    あり、 前記平坦化層の凹凸は、画素電極で反射される光の光量
    が光軸方向からのぶれが１５°の円錐のなかで入射光の
    ７０％以上となるものであることを特徴とする半導体装
    置。
  5. 【請求項５】請求項１乃至請求項４において、 画素電極上には特定の波長や特定の偏光を反射するフィ
    ルターが配置されていることを特徴とする半導体装置。
  6. 【請求項６】請求項１乃至請求項４において、 画素電極上にはカラーフィルターが配置されていること
    を特徴とする半導体装置。
  7. 【請求項７】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された画素電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は反射電極の厚さの５０％以内であ
    ることを特徴とする半導体装置。
  8. 【請求項８】半導体素子と、 前記半導体素子の上方に設けられた平坦化膜と、 前記平坦化膜上に形成された反射電極と、 前記反射電極の上方に配置された液晶層と、 を有し、 前記平坦化層の凹凸は反射電極の厚さの２０％以内であ
    ることを特徴とする半導体装置。
  9. 【請求項９】絶縁表面を有する基板上に形成された絶縁
    膜を平坦化する工程と、 前記絶縁膜上に複数の電極を形成する工程と、 前記複数の電極を覆う絶縁層を形成する工程と、 前記複数の電極の表面および前記絶縁層の表面を両表面
    が同一平面をなす様に平坦化し、前記複数の電極の境界
    部を前記絶縁層で埋め込む工程と、 を少なくとも含み、 前記平坦化は、前記電極の厚さの２０％以下の精度でも
    って行われることを特徴とする半導体装置の作製方法。
  10. 【請求項１０】第１の基板および透光性を有する第２の
    基板と、 前記第１の基板と前記第２の基板との間に挟持された液
    晶層と、 を少なくとも含む半導体装置の作製方法であって、 前記第１の基板上に形成された絶縁膜を平坦化する工程
    と、 前記絶縁膜上にストライプ状の電極を形成する工程と、 前記ストライプ状の電極を覆う絶縁層を形成する工程
    と、 前記ストライプ状の電極の表面および前記絶縁層の表面
    を両表面が同一平面をなす様に平坦化し、前記ストライ
    プ状の電極の境界部を前記絶縁層で埋め込む工程と、 を少なくとも含み、 前記平坦化は、前記電極の厚さの２０％以下の精度でも
    って行われることを特徴とする半導体装置の作製方法。
  11. 【請求項１１】絶縁表面を有する基板上に複数の半導体
    素子を形成する工程と、 層間絶縁膜を形成する工程と、 前記層間絶縁膜を平坦化する工程と、 前記層間絶縁膜上に前記半導体素子と電気的に接続する
    画素電極を形成する工程と、 前記画素電極を覆う絶縁層を形成する工程と、 前記画素電極の表面および前記絶縁層の表面を両表面が
    同一平面をなす様に平坦化し、前記画素電極の境界部を
    前記絶縁層で埋め込む工程と、 を少なくとも含み、 前記平坦化は、前記電極の厚さの２０％以下の精度でも
    って行われることを特徴とする半導体装置の作製方法。
  12. 【請求項１２】マトリクス状に形成された複数の半導体
    素子および該複数の半導体素子の各々に接続された複数
    の画素電極を有する基板と、 前記基板上に保持された液晶層と、 を少なくとも含む半導体装置の作製方法であって、 層間絶縁膜を形成する工程と、 前記層間絶縁膜を平坦化する工程と、 前記層間絶縁膜上に前記半導体素子と電気的に接続する
    画素電極を形成する工程と、 前記画素電極を覆う絶縁層を形成する工程と、 前記画素電極の表面および前記絶縁層の表面を両表面が
    同一平面をなす様に平坦化し、前記画素電極の境界部を
    前記絶縁層で埋め込む工程と、 前記平坦化は、前記電極の厚さの２０％以下の精度でも
    って行われることを特徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項９乃至請求項１２において、前記
    平坦化工程は機械的な研磨により行われることを特徴と
    する半導体装置の作製方法。
  14. 【請求項１４】請求項９乃至請求項１２において、前記
    絶縁層は遮光性を有していることを特徴とする半導体装
    置の作製方法。
  15. 【請求項１５】請求項９乃至請求項１２において、前記
    絶縁層とは黒色顔料またはカーボン系材料を分散させた
    有機性樹脂膜であることを特徴とする半導体装置の作製
    方法。
JP12300197A 1997-04-25 1997-04-25 半導体装置の作製方法 Expired - Fee Related JP4302194B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12300197A JP4302194B2 (ja) 1997-04-25 1997-04-25 半導体装置の作製方法
US09/064,176 US6556264B1 (en) 1997-04-25 1998-04-22 Method of manufacturing an active matrix-type liquid crystal device using a semiconductor thin film having an organic resin interlayer insulating film
US10/422,773 US7006177B2 (en) 1997-04-25 2003-04-25 Semiconductor device and method of manufacturing the same
US11/288,217 US20060077336A1 (en) 1997-04-25 2005-11-29 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12300197A JP4302194B2 (ja) 1997-04-25 1997-04-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10303428A true JPH10303428A (ja) 1998-11-13
JP4302194B2 JP4302194B2 (ja) 2009-07-22

Family

ID=14849817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12300197A Expired - Fee Related JP4302194B2 (ja) 1997-04-25 1997-04-25 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US6556264B1 (ja)
JP (1) JP4302194B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002214627A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2002533773A (ja) * 1998-12-23 2002-10-08 オーロラ システムズ， インコーポレイテッド 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
KR100454515B1 (ko) * 2000-09-22 2004-11-05 세이코 엡슨 가부시키가이샤 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7554117B2 (en) 2003-03-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7847873B2 (en) 2003-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6885110B1 (en) * 1999-09-08 2005-04-26 Matsushita Electric Industrial Co., Ltd. Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same
KR100679096B1 (ko) * 1999-12-30 2007-02-05 엘지.필립스 엘시디 주식회사 액정표시장치
JP4202091B2 (ja) * 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
JP3938112B2 (ja) * 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
JP2004200358A (ja) * 2002-12-18 2004-07-15 Nikon Corp 固体撮像素子の色分解装置
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
US7211840B2 (en) * 2003-10-31 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR100731731B1 (ko) * 2004-11-11 2007-06-22 삼성에스디아이 주식회사 액정 표시 장치 및 그 제조 방법
CN101688070B (zh) * 2007-04-24 2014-02-12 卡伯特公司 引入了低结构炭黑的涂料组合物和由其形成的器件
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
WO2011032067A1 (en) 2009-09-14 2011-03-17 Bracco Diagnostics Inc. In-line gas adaptor for endoscopic apparatus
US9057915B2 (en) * 2012-05-29 2015-06-16 International Business Machines Corporation Liquid crystal integrated circuit and method to fabricate same
CN113945279B (zh) * 2021-09-14 2023-09-12 中国科学院上海技术物理研究所 空间光学遥感仪器太阳漫反射定标孔径因子的测试方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327336B1 (en) 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
JP2799875B2 (ja) 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
US5240801A (en) 1989-11-20 1993-08-31 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JP3172167B2 (ja) * 1990-07-12 2001-06-04 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
CN1052568C (zh) 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
US5673127A (en) * 1993-12-01 1997-09-30 Matsushita Electric Industrial Co., Ltd. Display panel and display device using a display panel
JP3543351B2 (ja) * 1994-02-14 2004-07-14 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US5652667A (en) * 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP2694126B2 (ja) * 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
SG49972A1 (en) * 1995-07-19 1998-06-15 Sony Corp Reflective guest host liquid-crystal display device
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JPH09127495A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示装置
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
US5866919A (en) * 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533773A (ja) * 1998-12-23 2002-10-08 オーロラ システムズ， インコーポレイテッド 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法
KR100454515B1 (ko) * 2000-09-22 2004-11-05 세이코 엡슨 가부시키가이샤 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
JP2002214627A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US8760594B2 (en) 2003-03-26 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7955910B2 (en) 2003-03-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7847873B2 (en) 2003-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7554117B2 (en) 2003-03-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7358183B2 (en) 2003-08-15 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20060077336A1 (en) 2006-04-13
US7006177B2 (en) 2006-02-28
US20030193627A1 (en) 2003-10-16
US6556264B1 (en) 2003-04-29
JP4302194B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
JP4302194B2 (ja) 半導体装置の作製方法
KR100536076B1 (ko) 표시장치
US6683592B1 (en) Electro-optical device
EP0916990B1 (en) Colour liquid crystal projection device
JP2860226B2 (ja) 液晶表示装置およびその製造方法
JP3871764B2 (ja) 反射型の表示装置
JP4193339B2 (ja) 液晶装置及び投射型表示装置並びに液晶装置の製造方法
US20040252269A1 (en) Electrooptical device, method of manufacturing same, and electronic apparatus
US20100283923A1 (en) Liquid crystal device and electronic apparatus
US20050045890A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP3934731B2 (ja) アクティブマトリクス型液晶表示装置の作製方法、アクティブマトリクス型液晶表示装置、電気光学装置
JP3934201B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP4712601B2 (ja) 単純マトリクス型液晶表示装置の作製方法
JP2011064849A (ja) 電気光学装置及び電子機器
US7667681B2 (en) Electro-optical device having exterior circuit connection terminal
JPH1115021A (ja) 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JP4172283B2 (ja) 液晶装置、及び電子機器
JPH10268359A (ja) 半導体装置およびその作製方法
JP2007065013A (ja) 液晶装置及びその製造方法、並びに電子機器
JP2008203594A (ja) 液晶装置およびその製造方法
JP2001215531A (ja) 液晶装置と投射型表示装置及び電子機器
JP2011059229A (ja) 電気光学装置及び電気光学装置の製造方法並びに電子機器
JP2009198762A (ja) 電気光学装置及び電子機器
JP2007225663A (ja) 液晶装置の製造方法、液晶装置、及び電子機器
JP2009198763A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees