JP2005101552A - 配線の作製方法及び半導体装置の作製方法 - Google Patents

Abstract

【課題】 本発明は、上層と下層のパターンを接続するに際し、フォトリソグラフィ工程が不必要な配線の作製方法及び半導体装置の作製方法の提供を課題とする。
【解決手段】 本発明の配線の作製方法は、第１のパターン上に導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップと、前記導電体が覆われるように絶縁体を形成するステップと、前記導電体の一部が露出するように前記絶縁体をエッチングするステップと、露出した前記導電体上に第２のパターンを形成するステップとを有することを特徴とする。
【選択図】 図１

Description

本発明は、液滴吐出法を用いた配線の作製方法及び半導体装置の作製方法に関する。特に、上層のパターンと下層のパターンを接続するために、液滴吐出法によりピラーとして機能する導電体を形成する配線の作製方法及び半導体装置の作製方法に関する。

近年、液滴吐出法（インクジェット法等）によるパターン形成は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有するため、ＥＬ層やカラーフィルタ、プラズマディスプレイの電極等の作製に応用されている。

液滴吐出法を用いるプロセスは、マスクが不要であることが大きな利点であるが、下層と上層とのコンタクトをとる際には、コンタクトホールの形成やピラーとして機能する金属円柱の形成が必要であり、そのためには、露光・現像などの一連のフォトリソグラフィ工程が必要であった。

高精度でかつ良好な形状のピラーの形成方法としては、例えば、フォトレジスト層に形成された開口部を非感光性有機膜で埋め込み、フォトレジスト層上の非感光性有機膜を、フォトレジスト層が露出するまで全面エッチバックし、フォトレジスト層全面を露光・現像してフォトレジスト層を除去することで、所望のパターンの非感光性有機膜を得る方法がある（特許文献１参照。）。
特開２００１−２６７２３０号公報（第１頁、第１図）

特許文献１のように、フォトリソグラフィ工程を用いると、工程数が増加し、歩留まりの低下が生じてしまう。
そこで本発明は、上記の実情を鑑み、上層と下層のパターンを接続するに際し、フォトリソグラフィ工程が不必要な配線の作製方法及び半導体装置の作製方法の提供を課題とする。

上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。

本発明の配線の作製方法は、基板上の第１のパターンに接するように導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップ、前記導電体が覆われるように絶縁体を形成するステップ、前記導電体が露出するように前記絶縁体をエッチングするステップ、露出した前記導電体に接するように第２のパターンを形成するステップを有することを特徴とする。この作製工程は、図１に示す通りである。

本発明の半導体装置の作製方法は、半導体が含む不純物領域に接するように導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップ、前記導電体が覆われるように絶縁体を形成するステップ、前記導電体が露出するように前記絶縁体をエッチングするステップ、露出した前記導電体に接するようにパターンを形成するステップを有することを特徴とする。

本発明の半導体装置の作製方法は、第１のパターンに接するようにＮ型半導体を形成するステップ、前記Ｎ型半導体に接するように半導体及び第１の絶縁体を積層形成するステップ、前記第１の絶縁体に接するように組成物を吐出して第２のパターンを形成するステップ、前記第２のパターンをマスクとして前記Ｎ型半導体、前記半導体及び前記第１の絶縁体を同時にパターニングした後、前記第２のパターンを除去するステップ、前記第１のパターンに接するように導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップ、前記導電体が覆われるように第２の絶縁体を形成するステップ、前記導電体が露出するように前記第２の絶縁体をエッチングするステップ、露出した前記導電体に接するように第３のパターンを形成するステップを有することを特徴とする。前記半導体は非晶質半導体であることを特徴とし、その工程は図２に示す通りである。

なお、上記の作製方法では、一導電型の不純物を含む半導体としてＮ型の半導体を例示するが、本発明はこの形態に制約されない。一導電型の不純物を含む半導体として、その他の導電型の半導体を用いてもよい。

本発明の半導体装置の作製方法は、半導体上に形成された第１の絶縁体に接するように第１のパターンを形成するステップ、前記第１のパターンをマスクとして前記半導体に不純物を添加するステップ、前記半導体が含む不純物領域に接するように導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップ、前記導電体が覆われるように第２の絶縁体を形成するステップ、前記導電体が露出するように前記第２の絶縁体をエッチングするステップ、露出した前記導電体に接するように第２のパターンを形成するステップを有することを特徴とする。前記半導体は多結晶半導体であり、その工程は図３に示す通りである。

上記の配線の作製方法、半導体装置の作製方法において、組成物の吐出は、液滴吐出手段を用いて行うことを特徴とする。前記液滴吐出手段とは、吐出口が設けられたノズル、１つ又は複数のノズルを具備したヘッドに相当するものであり、該ノズルにはピエゾ素子、又は発熱体を発熱させ気泡を生じさせ溶液を押し出す加熱体が具備される。そして、該液滴吐出手段を用いて、組成物を局所的に吐出し、該組成物を堆積させて導電体を形成する。この導電体は、円柱状に形成することが好ましい。吐出口から吐出する組成物は、銀、金、銅又はインジウム錫酸化物等の導電性材料を溶媒に分解又は分散させたものを用いる。また、導電体を覆うように形成された絶縁体は、エッチバック法又はＣＭＰ法でエッチングする。前記絶縁体は、樹脂を含む組成物を吐出して形成する。

下層のパターン上に、上層のパターンとの接続用のピラーとして機能する導電体を形成することで、上下のパターンを接続する配線の作製方法であって、前記導電体を液滴吐出法により形成することを特徴とする本発明は、コンタクトホールを形成することなく、上下のパターンを接続させることができる。従って、コンタクトホールの形成に際し必要な工程、例えば、レジスト塗布、露光、現像、ポストベーク、エッチング等の工程を省くことができるため、歩留まりの向上を実現する。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

（実施の形態１）
本発明の配線の作製方法について、図１を用いて説明する。

基板１０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図１（Ａ））。必要に応じて、基板１０上に絶縁体からなる下地膜を形成する。そして、前記基板１０上に、スパッタリング法、蒸着法、ＣＶＤ法及び液滴吐出法等の公知の方法により、導電体（導体）や半導体からなるパターン１１を形成する。

次に、パターン１１に接するように、液滴吐出手段１４により、導電性材料を含む組成物を局所的に吐出して、ピラーとして機能する導電体１２を形成する。この導電体１２は、吐出された組成物を堆積して円柱状に形成することが好適であり、これは、円柱状の導電体１２を用いると、下層のパターンと上層のパターンとのコンタクトがとりやすいためである。なお、図１（Ａ）では、組成物が堆積された様子が分かるように図示している。

前記円柱状とは、円柱面と、その母線に交わって互いに平行な２平面（以下、第１の平面、第２の平面と表記）との三つによって囲まれた立体形状であり、第１の平面と第２の平面の形状は、同じ円状である場合が多い。しかしながら、本発明における円柱状には、第１の平面と第２の平面の形状が異なる形状である場合も含む。実際には、液滴吐出法により形成された導電体１２は、下層の第１の平面の面積が、上層の第２の平面の面積よりも大きく形成されてしまう。
この円柱状の導電体１２の上面の径は０．０１〜１０μｍ（好適には０．１〜５μｍ）、下面の径は０．１〜１００μｍ（好適には１〜１０μｍ）、高さは０．０５〜５μｍ（好適には０．１〜３μｍ）で形成することが好適である。なお、これらの導電体１２を表す径や高さは、下層と上層のパターンの材料や吐出条件に大きく依存する。

また、導電体１２の形状は、円柱状に限らず、上下のパターンのコンタクトがとれる形状であればよく、例えば、円錐状、立方体、直方体、筒状（管状）、円筒状、角筒状に形成してもよい。導電体１２の径や高さは下層のパターン１１の材料や、組成物の吐出条件等の様々なパラメータに依存することは上述した通りであるが、例えば、導電体１２の高さは、下層のパターン１１の材料に依存する。具体的には、パターン１１の材料が親水性であるか、疎水性であるかという点に依存する。換言すると、パターン１１の材料の接触角に依存する。例えば、銀（Ａｇ）をテトラデカン溶媒に溶解又は分散させた組成物を用いて導電体１２を形成する場合で、窒化タンタル（ＴａＮ）とタングステン（Ｗ）の積層体（ＴａＮ＼Ｗ）、非晶質半導体（ａ−Ｓｉ）、多結晶半導体（ｐ−Ｓｉ）、酸化窒化珪素（ＳｉＯＮ）の４つの材料を下層のパターン１１に用いた場合には、ＴａＮ＼Ｗ＞ａ−Ｓｉ＞ｐ−Ｓｉ＞ＳｉＯＮの順で、堆積時の高さをかせぐことができる。
従って、円柱状の導電体１２の上面、下面ともその径が小さく、その高さが高い、より好適な形状の導電体１２を形成するためには、吐出条件を変えて、組成物の吐出速度を遅くしたり、組成物の粘度を変更したりするとよい。
また、組成物の１滴又は複数滴の吐出と、吐出後の加熱処理とを繰り返すことで、導電体１２の高さを調節してもよい。

パターンを描画する液滴吐出手段１４は、液滴を吐出する手段を有するものの総称であり、具体的には、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッドに相当するものである。
液滴吐出手段１４が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定するとよい。この吐出量は、ノズルの径の大きさに比例して増加する。
このノズルの径は、導電体１２の所望の径によって適宜変更するとよい。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。

吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属、ハロゲン化銀の微粒子、又は分散性ナノ粒子に相当する。または、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ）等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。
溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等に相当する。
また、組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。なお、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓである。

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。

組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜３０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理は、導電体１２の形成後に行ってもよいし、該導電体１２の上層に絶縁体を形成後に行ってもよく、そのタイミングは特に限定されない。
乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板１０の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１０が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。
瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。耐熱性が弱い基板１０にも、該基板１０には影響を与えない。

次に、ピラーとして機能する導電体１２が覆われるように、絶縁体１５を形成する（図１（Ｂ））。より詳しくは、導電体１２を覆うように、基板１０の全面に、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法、スピンコート法及び液滴吐出法等の公知の方法を用いて、５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで絶縁体１５を形成する。
絶縁体１５の材料としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜及び酸化窒化珪素膜などの珪素を含む絶縁膜を用いて、単層又は積層して形成する。但し、配線容量の観点から、誘電率が低い材料（好適には比誘電率が４以下の材料）を用いることが好適であり、例えば、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料を用いるとよい。絶縁体１５として有機材料を用いると、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがないため好適である。また低誘電率の材料を層間絶縁膜として用いると、配線容量が低減するため、多層配線を形成することが可能となり、高性能化及び高機能化が実現された半導体装置を提供することができる。但し、絶縁体１５として有機材料を用いた場合、脱ガス等の防止から、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、チタンシリサイド（ＴｉＳｉｘ）やモリブデンシリサイド（ＭｏＳｉｘ）などのシリサイド膜、ポリシリコン膜、ニオブ（Ｎｂ）、酸化窒化チタン（ＴｉＯＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタンタングステン窒化物（ＴｉＷＮ）、タンタル（Ｔａ）などの材料を用いて、バリア膜を形成してもよい。バリア膜は、単層又は積層構造のいずれでも構わない。このバリア膜は、密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらすものである。

次に、ピラーとして機能する導電体１２が露出するように、絶縁体１５をエッチングする。（図１（Ｃ））。より詳しくは、導電体１２の先端が露出するように、エッチバック法又はＣＭＰ法（化学的機械研磨）のどちらかの方法により絶縁体１５をエッチングする。
この工程では、絶縁体１５を導電体１２上に形成することで生じた凸部を除去し、表面を平坦化する工程である。この際、凸部を除去するだけでなく、導電体１２の先端が露出するまで、絶縁体１５をエッチングする。

なお、上記の工程を経て、絶縁体１２をエッチングして、導電体１２を露出させるが、該導電体１２を露出させる部分は特に制約されない。つまり、上記の工程を経て、導電体１２の一部を露出させればよく、露出させる導電体１２の一部として、導電体１２の一番さきの先端の部分だけでもよいし、導電体１２の上面の部分だけでもよい。

次に、露出した導電体１２に接するように、公知の方法により、導電体や半導体からなるパターン１７を形成する（図１（Ｄ））。
以上の工程により、パターン１１上に、パターン１７との接続用のピラーとして機能する導電体１２を設けることで、パターン１１とパターン１７を接続することができる。

なお、タクトタイムの観点から、パターン１１、１７の一方又は両方を液滴吐出法で形成することが好ましい。これは、組成物により充填されたノズルを交換するか、又はノズルに充填する組成物を交換すれば実現可能である。また、液滴吐出法で形成すると、マスクを用いたフォトリソグラフィ工程が不要となるため、歩留まりの向上を実現する。

ピラーとして機能する導電体１２を液滴吐出法により形成する本発明は、コンタクトホールを形成することなく、上下のパターンを接続させることができる。従って、コンタクトホールの形成に際し必要な工程、例えば、レジスト塗布、露光、現像、ポストベーク、エッチングの工程を省くことができるため、歩留まりの向上を実現する。また、液滴吐出法を用いる本発明は、材料の利用効率が大幅に向上し、廃液処理量が少なくなるため、環境問題の解決に貢献したプロセスを提供することができる。さらに、マスクが不要なために製造工程が簡略化し、歩留まりが向上する。また、第５世代以降の一辺が１メートル以上の基板にも容易に対応可能であり、常圧下であれば、真空機構などがいらないため、クリーンルーム内のフットプリントの増大を抑制するという効果をもたらす。

（実施の形態２）
本発明の半導体装置の作製方法について、図２〜図４を用いて説明する。

まず、非晶質半導体（ａ−Ｓｉ）を用いたボトムゲート型の薄膜トランジスタを作製し、該薄膜トランジスタに接続する配線の作製に本発明を適用した半導体装置の作製方法について、図２、図４（Ａ）を用いて説明する。

基板１００上に、導電体１０１、１０２を液滴吐出法により形成し、続いて、導電体１０１、１０２を覆うようにＮ型非晶質半導体１０３、非晶質半導体１０４及び絶縁体１０５を積層形成する（図２（Ａ））。次に、絶縁体１０５上に、導電体１０６を液滴吐出法により形成する。この際、絶縁体１０５には凹部が形成されており、該凹部を土手として活用することで、着弾精度を向上させ、所望の箇所に導電体１０６を形成することができる。次に、レジストやポリイミド等の有機絶縁体からなるマスク１０７を形成し、該マスク１０７を用いてＮ型非晶質半導体１０３、非晶質半導体１０４及び絶縁体１０５を同時にパターニングして、Ｎ型非晶質半導体１０８、非晶質半導体１０９及び絶縁体１１０を形成する（図２（Ｂ））。

次に、導電体１０１、１０２と接するように、液滴吐出法によりピラーとして機能する導電体１１１、１１２を形成する。このとき、導電体１１１、１１２は円柱状に形成することが好適である。次に、導電体１１１、１１２を覆うように、絶縁体１１３を形成する（図２（Ｃ））。続いて、導電体１１１、１１２が露出するように、絶縁体１１３をエッチングする（図２（Ｄ））。このとき、導電体１１１、１１２の先端が露出するように、絶縁体１１３をエッチングする。次に、露出した導電体１１１、１１２に接するように、導電体１１４、１１５を形成する（図２（Ｅ））。ここでは、液滴吐出法により、導電体１１４、１１５を形成する。
上記工程を経て、導電体１０１、１０２上に、導電体１１４、１１５との接続用の導電体１１１、１１２を設けることで、上下のパターンを接続させることができる。上記工程を有する本発明は、コンタクトホールを形成することなく、上下のパターンを接続させることができる。

次に、導電体１１５に接するように、導電体１１６を形成する。この導電体１１６は、後に画素電極として機能する。次に、導電体１１６上に配向膜１１７を形成する（図４（Ａ））。そして、カラーフィルタ１２１、対向電極１２０及び配向膜１１９が形成された基板１２２を準備し、基板１００と１２２とを、シール部（図示せず）の加熱硬化により貼り合わせ、その後、液晶１１８を注入すると、液晶素子を用いた表示機能を具備した半導体装置が完成する。基板１００、１２２には、偏光板１２３、１２４が貼り付けられている。

続いて、多結晶半導体（ｐ−Ｓｉ）を用いたトップゲート型の薄膜トランジスタを作製し、該薄膜トランジスタに接続する配線の作製に本発明を適用した半導体装置の作製方法について、図３、図４（Ｂ）を用いて説明する。

基板２００上に半導体を形成し、該半導体上に絶縁体２０４を形成した後、該絶縁体２０４上に導電体２０５を液滴吐出法により形成する（図３（Ａ））。次に、導電体２０５をマスクとして、半導体に不純物を添加して、不純物が添加された不純物領域２０２、２０３と、チャネル形成領域２０１を形成する。次に、不純物領域２０２、２０３と導電体２０５に接するように、液滴吐出法によりピラーとして機能する導電体２０６〜２０８を形成する（図３（Ｂ））。このとき、導電体２０６〜２０８は、円柱状に形成することが好適である。次に、導電体２０６〜２０８を覆うように、絶縁体２０９を形成する（図３（Ｃ））。

続いて、導電体２０６〜２０８が露出するように、絶縁体２０９をエッチングする（図３（Ｄ））。このとき、導電体２０６〜２０８の先端が露出するように、絶縁体２０９をエッチングする。次に、露出した導電体２０６〜２０８に接するように、導電体２１０〜２１２を形成する（図３（Ｅ））。ここでは、液滴吐出法により、導電体２１０〜２１２を形成する。
上記工程を経て、不純物領域２０２、２０３と導電体２０５上に、導電体２１０〜２１２との接続用ピラーとして機能する導電体２０６〜２０８を設けることで、上下のパターンを接続させることができる。上記工程を有する本発明は、コンタクトホールを形成することなく、上下のパターンを接続させることができる。

次に、導電体２１２に接するように、導電体２１３を形成する。この導電体２１３は、後に画素電極として機能する。次に、土手として機能する絶縁体２１４を形成し、該絶縁体２１４上に電界発光層２１５を形成し、該電界発光層２１５上に導電体２１６を形成する。導電体２１３、電界発光層２１５及び導電体２１６の積層体が発光素子に相当する。発光素子から発せられる光は、基板側に光が出射する上面出射と、その反対に光が出射する下面出射、一対の電極を透明材料、又は光を透過できる厚さで形成することで基板側とその反対の両方に光が出射する両面出射とがあり、いずれを適用してもよい。上記工程を経て、発光素子を用いた表示機能を具備した半導体装置が完成する。

続いて、非晶質半導体を用いたチャネル保護型の薄膜トランジスタを形成し、該薄膜トランジスタに接続する配線の作製に本発明を適用した半導体装置の作製方法について、図１１を用いて説明する。

基板３００上に、導電体３１１を形成し、該導電体３１１を覆うように絶縁体３１２を形成する（図１１（Ａ））。続いて、全面に非晶質半導体を形成し、該非晶質半導体を覆うように、全面に絶縁体を形成する。次に、マスクを用いて前記絶縁体のみをパターニングして、エッチングストッパとなる絶縁体層３１４を形成する。次に、絶縁体層３１４を覆うように、全面にＮ型非晶質半導体を形成後、マスクを用いて前記非晶質半導体及び前記Ｎ型非晶質半導体を同時にパターニングして、非晶質半導体層３１３と、Ｎ型非晶質半導体層３１５、３１６を形成する。続いて、Ｎ型非晶質半導体層３１５、３１６に接続する導電体３１７、３１８を形成する。

次に、導電体３１８と接するように、液滴吐出法によりピラーとして機能する導電体３１９を形成する。このとき、導電体３１９は、円柱状に形成する。次に、導電体３１９を覆うように、絶縁体３２０を形成する（図１１（Ｂ））。

続いて、導電体３１９が露出するように、絶縁体３２０をエッチングする（図１１（Ｃ））。このとき、導電体３１９の先端が露出するように、絶縁体３２０をエッチングする。次に、露出した導電体３１９に接するように、導電体３２１、３２２を形成する。なお、導電体３２２は画素電極に相当するものであり、前記絶縁体３２０上に形成することで、開口率を増大することができる。
上記工程を経て、導電体３１８上に、導電体３２１との接続用ピラーとして機能する導電体３１９を設けることで、上下のパターンを接続することができる。上記工程を有する本発明は、コンタクトホールを形成することなく、上下のパターンを接続させることができる。

なお上記の記載では、一導電型の不純物を含む半導体として、Ｎ型の半導体を例示する。但し、本発明は、一導電型の不純物を含む半導体として、Ｎ型の半導体を用いる形態のみに制約されず、その他の導電型の半導体を用いてもよい。

本実施の形態は、上記の実施の形態１に適用することができる。

（実施の形態３）
本発明の実施の形態として、多層配線の作製に本発明を適用した半導体装置の作製方法について、図５を用いて説明する。

図５は、基板２００上に５層の層が積層された半導体装置の断面図を示しており、１層目として薄膜トランジスタ２２０〜２２２が形成され、２層目から５層目まで配線が形成された場合を示す。本発明は、全ての層における、下層と上層とのパターンの接続用ピラーとして機能する導電体の作製に適用される。

このような多層配線を含む半導体装置は、ＣＰＵなどの半導体素子を多数組み込む必要がある機能回路に用いることが好適である。仮に、多層配線を形成しない場合、１層目に形成した半導体素子（ここでは薄膜トランジスタとする）のゲート電極やソース・ドレイン配線と同じレイヤーで配線を作製する必要が生じてしまう。そうすると、配線を引き回す必要が生じ、その分歩留まりが悪くなったり、配置面積が大きくなったりしてしまう。またこの場合には、半導体素子のサイズを小さくする以外には、半導体装置の小型化が見込めない。
一方、本発明の配線の作製方法を用いて、多層配線を作製すれば、コンタクトホールを形成することなく、上下のパターンを接続させることができるため、歩留まりの向上が実現する。さらに、１層目に素子間の幅を狭くして高集積化し、その上層に配線を作製することができる。従って、大幅な小型化が実現され、さらに配線を引き回す必要がないために低抵抗化につながり、高速化が実現する。

また、上層と下層の間の絶縁体として、低誘電率の有機材料を用いると、平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがないため好適である。また、配線容量が低減するため、高性能化及び高機能化が実現された半導体装置を提供することができる。

本発明の配線の作製及び半導体装置の作製の際に用いられる液滴吐出装置の一例について、図６を用いて説明する。まず、液滴吐出装置の構成について図６（Ａ）を用いて簡単に説明する。本装置の必須の構成要素としては、複数のノズルが一軸方向に配列されたヘッドを具備する液滴吐出手段（図６（Ｂ）に示す）、該液滴吐出手段を制御するコントローラ及びＣＰＵ（図６（Ｂ）に示す）、基板６４０１を固定しＸＹθ方向に可動するステージ６４０３等が挙げられる。液滴吐出手段を設置する枠６４０２は、図６（Ｂ）に図示する液滴吐出手段を嵌めるために設けられている。ステージ６４０３は、基板６４０１を真空チャック等の手法で固定する機能も有する。そして、液滴吐出手段が有する各ノズルの吐出口から基板６４０１の方向に組成物が吐出されて、パターンが形成される。

ステージ６４０３と液滴吐出手段は、コントローラを介してＣＰＵにより制御される。また、ＣＣＤカメラなどの撮像手段（図６（Ｂ）に示す）もＣＰＵにより制御される。撮像手段は、マーカーの位置を撮影して、その撮影した情報をＣＰＵに供給する。なお、パターンの作製に際し、液滴吐出手段を移動してもよいし、液滴吐出手段を固定してステージ６４０３を移動させてもよい。但し、液滴吐出手段を移動する場合には、組成物の加速度や、液滴吐出手段に具備されたノズルと被処理物との距離、その環境を考慮して行う必要がある。

その他、付随する構成要素として、吐出した組成物の着弾精度を向上させるために、液滴吐出手段が上下に動く移動機構とその制御手段等を設けてもよい。そうすると、吐出する組成物の特性に応じて、ヘッドと基板６４０１の距離を変えることができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を設けてもよい。また、基板を加熱する手段、加えて温度、圧力等、種々の物性値を測定する手段を、必要に応じて設置しても良く、これらの手段も、筐体の外部に設置した制御手段によって一括制御することが可能である。さらに制御手段をＬＡＮケーブル、無線ＬＡＮ、光ファイバ等で生産管理システム等に接続すれば、工程を外部から一律管理することが可能となり、生産性を向上させることに繋がる。なお、着弾した組成物の乾燥を早め、また組成物の溶媒成分を除去するために、真空排気を行って、減圧下で、液滴吐出手段を動作させてもよい。

図６（Ｂ）は液滴吐出手段を示しており、圧電素子６４０４、枠６４０５、６４０６を有する。液滴吐出手段の吐出口６４０７からは、組成物が吐出される。なお、図６（Ｂ）では、圧電素子６４０４を用いた、ピエゾ方式の場合を図示したが、溶液の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す方式を用いても良い。この場合、圧電素子を発熱体に置換した構造となる。また液滴吐出のためには、溶液と、液室流路、予備液室、流体抵抗部、加圧室、溶液吐出口との濡れ性が重要となる。そのため組成物との濡れ性を調整するための炭素膜、樹脂膜等をそれぞれの流路に形成してもよい。また、枠６４０５、６４０６の内部には、配線や供給管等が設けられ、図６（Ａ）に示す装置に図６（Ｂ）に示す液滴吐出手段が取り付けられた際には、該配線は圧電素子を制御するための駆動回路に接続され、該供給管は組成物が充填されたタンクに接続される。

本実施例は、本発明が適用された半導体装置の一形態であるパネルの外観について、図７を用いて説明する。図７（Ａ）は、第１の基板４００１上に形成された画素部４００２と走査線駆動回路４００４を、第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、図７（Ｂ）は、図７（Ａ）のＡ−Ａ’における断面図、図７（Ｃ）はＡ’−Ａ’’における断面図である。

図７（Ａ）（Ｂ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられる。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられる。従って、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００７と共に封止される。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体で形成された信号線駆動回路４００３が実装される。

本実施例では、多結晶半導体を用いたトランジスタを有する信号線駆動回路４００３を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図７（Ｂ）では、信号線駆動回路４００３に含まれる、多結晶半導体で形成されたトランジスタ４００９を例示する。
また本実施例では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有し、図７（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０とを例示している。このトランジスタ４０１０は、非晶質半導体をチャネル部としたトランジスタである。そして、トランジスタ４０１０に電気的に接続された画素電極４０３０、第２の基板４００６上に形成された対向電極４０３１及び液晶４００７が重なっている部分が、液晶素子に相当する。球状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。
また、図７（Ｃ）に示すように、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５、ピラーとして機能する導電体４０１７を介して、接続端子４０１６から供給される。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

本発明は、トランジスタ４０１０を構成する配線の作製や、ピラーとして機能する導電体４０１７の作製等に適用される。なお図示していないが、上記パネルは配向膜、偏光板、カラーフィルタや遮蔽膜を有していてもよい。また、表示素子として、液晶素子を有する場合を図示したが、自発光素子などの他の表示素子を適用してもよい。

本実施例は、本発明が適用された半導体装置の一形態であるパネルの外観について、図８を用いて説明する。具体的には、同一表面上に画素部及び該画素部を制御する駆動回路、並びにメモリ及びＣＰＵを搭載したパネルについて、図８（Ａ）（Ｂ）を用いて説明する。図８（Ａ）は、パネルの上面図であり、図８（Ｂ）は図８（Ａ）のＡ−Ａ’における断面図である。

図８（Ａ）はパネルの外観を示し、該パネルは、ガラス基板５４００上に複数の画素がマトリクス状に配置された画素部５４０１と、該画素部５４０１の周辺に信号線駆動回路５４０２及び走査線駆動回路５４０３を具備する。また、基板５４００上に、ＶＲＡＭ（画面表示専用メモリ）やＲＡＭ、ＲＯＭに相当するメモリ５４０６と、ＣＰＵ５４０５を具備する。さらに、基板５４００上には、信号線駆動回路５４０２、走査線駆動回路５４０３、メモリ５４０６及びＣＰＵ５４０５を制御する信号を供給するための入力端子部５４１１を具備する。入力端子部５４１１には、ＦＰＣ５４１２を介して、外部回路からビデオ信号等の信号が供給される。
シール材（図示せず）は、画素部５４０１と信号線駆動回路５４０２、走査線駆動回路５４０３を囲むように設けられ、該シール材により基板５４００と対向基板５４０９が貼り合わせられる。対向基板５４０９は、画素部５４０１及び信号線駆動回路５４０２、走査線駆動回路５４０３上のみに設けてもよいし、全面に設けてもよい。但し、発熱する恐れがあるＣＰＵ５４０５には、放熱板を接するように設けることが好適である。

図８（Ｂ）はパネルの断面図を示し、基板５４００上には、画素部５４０１、信号線駆動回路５４０２及びＣＰＵ５４０５を具備する。画素部５４０１はトランジスタ５４３０と容量素子５４２９を具備し、信号線駆動回路５４０２はＣＭＯＳ回路等からなる素子群５４３１を具備し、ＣＰＵ５４０５は素子群５４４０と、配線群５４４１を具備する。基板５４００と対向基板５４０９の間には、スペーサ５４３５ｂが設けられる。画素部５４０１上には、ラビング処理された配向膜５４３５ａ、液晶層５４２３、配向膜５４２４、対向電極５４２５及びカラーフィルタ５４２６を具備する。基板５４００と対向基板５４０９には偏光板５４２８、５４２７が貼り付けられる。
本発明は、トランジスタ５４３０、容量素子５４２９、素子群５４３１、５４４０を構成する配線の作製や、配線群５４４１を構成する配線の作製等に適用される。

基板５４００上の回路を構成する素子は、非晶質半導体に比べて移動度等の特性が良好な多結晶半導体（ポリシリコン）をチャネル部とした素子により形成され、それ故に同一表面上におけるモノシリック化が実現される。このように、同一の基板５４００上に画素部と駆動回路以外に、ＣＰＵやメモリなどの機能回路の一体形成が実現されたパネルはシステムオンパネルとよばれ、システムの多機能化を図ることができる。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。これは、最近普及が急速に進んだ携帯端末に適用すると大変有効である。なお、図示していないが、上記パネルは、遮光膜等を有していてもよい。また、表示素子として、液晶素子を有する場合を図示したが、自発光素子などの他の表示素子を適用してもよい。

本発明を適用して作製される電子機器の一例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、カーオーディオなどの音響再生装置、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置（具体的にはＤＶＤ等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図９、図１０に示す。

図９（Ａ）は、４０インチの大型の液晶テレビであり、筐体９５０１、表示部９５０２等を含む。図９（Ｂ）は、コンピュータに付属して用いるモニターであり、筐体９６０１、表示部９６０２等を含む。図９（Ｃ）は、モニター一体型コンピュータであり、筐体９８０１、表示部９８０２等を含む。
本発明は、表示部９５０２、９６０２及び９８０２を含む各パネルの作製に適用され、特に薄膜トランジスタに代表される半導体素子に接続する配線の作製に適用される。
但し、図９（Ａ）〜（Ｃ）に示す電子機器のように、１０インチ以上のサイズの表示部９５０２、９６０２及び９８０２を含む各パネルは、価格やプロセスの観点から、非晶質半導体でチャネル部を形成する薄膜トランジスタ（ａ−ＳｉＴＦＴ）により構成することが好適である。非晶質半導体は、作製工程における結晶化工程を省くことができるため、安価な電子機器を提供することができる。また、ａ−ＳｉＴＦＴにより表示部を構成する場合には、その応答速度から、表示素子として液晶素子を適用することが好ましい。なお、ａ−ＳｉＴＦＴにより表示部を構成したパネルは、図７に示す通りであるので、当該図面を参考にするとよい。

図１０（Ａ）は携帯端末であり、本体９１０１、表示部９１０２等を含む。図１０（Ｃ）はＰＤＡであり、本体９２０１、表示部９２０２等を含む。図１０（Ｄ）は、ゴーグル型ディスプレイであり、本体９３０１、表示部９３０２等を含む。図１０（Ｅ）は、携帯型ゲーム機器であり、本体９４０１、表示部９４０２等を含む。図１０（Ｆ）は、デジタルビデオカメラであり、表示部９７０１、９７０２等を含む。図１０（Ｂ）は、表示部９１０２を含むパネルの一例であり、該パネルは、表示部９１０２と共に、駆動回路９１０４、ＣＰＵやメモリ等の機能回路９１０３が一体形成されている。このように、駆動回路だけでなく、機能回路が一体形成されたパネルを有する電子機器は、接続する外部ＩＣの数を減らすことができるため、小型・軽量・薄型が実現され、携帯端末には有効な構成であるためである。従って、上記の表示部９１０２を含むパネルだけでなく、表示部９２０２、９３０２、９４０２、９７０１及び９７０２を含む各パネルにも駆動回路や機能回路を一体形成することが好ましい。

本発明は、表示部９１０２、９２０２、９３０２、９４０２、９７０１及び９７０２が含む各パネルの作製に適用され、特に薄膜トランジスタに代表される半導体素子に接続する配線の作製に適用される。また、上記の各パネルに一体形成された駆動回路や機能回路の作製に適用され、特に半導体素子に接続する配線の作製や多層配線の作製に適用される。なお、駆動回路と機能回路が一体形成されパネルは、図８に示す通りであるので、当該図面を参考にするとよい。
機能回路９１０３と駆動回路９１０４を一体形成したモノリシック化を実現するためには、非晶質半導体に比べて、移動度等の特性が良好な、多結晶半導体（ポリシリコン）でチャネル部を形成する薄膜トランジスタにより構成する。

上記に挙げた電子機器のうち、携帯電話等の携帯型の端末には、表示部に設ける表示素子として、自発光型の発光素子を用いることが好ましい。自発光素子は、バックライトなどが必要ないため、液晶素子を用いる場合に比べて、薄型・小型・軽量が実現されるためである。

本発明の配線の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図であり、具体的には表示機能を有する半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図であり、具体的には多層配線を有する半導体装置の作製方法を説明する図。 本発明の配線及び半導体装置の作製の際に用いる液滴吐出装置の一例を示す図。 本発明が適用された半導体装置の一形態であるパネルの上面図と断面図。 本発明が適用された半導体装置の一形態であるパネルの上面図と断面図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明の半導体装置の作製方法を説明する図。

符号の説明

１０ 基板
１１ パターン
１２ 導電体
１４ 液滴吐出手段
１５ 絶縁体
１７ パターン

Claims (14)

1. 第１のパターン上に、導電性材料を含む組成物を局所的に吐出して、ピラーとして機能する導電体を形成し、
   前記導電体が覆われるように、絶縁体を形成し、
   前記導電体の一部が露出するように、前記絶縁体をエッチングし、
   露出した前記導電体上に、第２のパターンを形成することを特徴とする配線の作製方法。
2. 請求項１において、前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする配線の作製方法。
3. 請求項１において、樹脂を含む組成物を吐出して、前記絶縁体を形成することを特徴とする配線の作製方法。
4. 請求項１において、エッチバック法又はＣＭＰ法で、前記絶縁体をエッチングすることを特徴とする配線の作製方法。
5. 請求項１において、前記第１及び前記第２のパターンの一方又は両方は、導電性材料を含む組成物を吐出して形成することを特徴とする配線の作製方法。
6. 請求項１において、前記第１及び前記第２のパターンの一方又は両方は、フォトリソグラフィ工程を用いて形成することを特徴とする配線の作製方法。
7. 半導体が含む不純物領域上に、導電性材料を含む組成物を局所的に吐出して、ピラーとして機能する導電体を形成し、
   前記導電体が覆われるように、絶縁体を形成し、
   前記導電体の一部が露出するように、前記絶縁体をエッチングし、
   露出した前記導電体上に、パターンを形成することを特徴とする半導体装置の作製方法。
8. 第１のパターン上に、一導電型の不純物を含む半導体と、半導体と、第１の絶縁体とを積層形成し、
   前記第１の絶縁体上に、組成物を吐出して第２のパターンを形成し、
   前記第２のパターンをマスクとして、前記第１のパターンが露出するように、前記一導電型の不純物を含む半導体と、前記半導体と、前記第１の絶縁体とを同時にパターニングし、
   前記第２のパターンを除去し、
   前記第１のパターン上に、導電性材料を含む組成物を局所的に吐出して、ピラーとして機能する導電体を形成し、
   前記導電体が覆われるように、第２の絶縁体を形成し、
   前記導電体の一部が露出するように、前記第２の絶縁体をエッチングし、
   露出した前記導電体上に、第３のパターンを形成することを特徴とする半導体装置の作製方法。
9. 半導体上に形成された第１の絶縁体上に、第１のパターンを形成し、
   前記第１のパターンをマスクとして、前記半導体に不純物を添加して不純物領域を形成し、
   前記不純物領域上に、導電性材料を含む組成物を局所的に吐出して、ピラーとして機能する導電体を形成し、
   前記導電体が覆われるように、第２の絶縁体を形成し、
   前記導電体の一部が露出するように、前記第２の絶縁体をエッチングし、
   露出した前記導電体上に、第２のパターンを形成することを特徴とする半導体装置の作製方法。
10. 請求項７乃至請求項９のいずれか一項において、前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする半導体装置の作製方法。
11. 請求項７において、樹脂を含む組成物を吐出して、前記絶縁体を形成することを特徴とする半導体装置の作製方法。
12. 請求項７において、エッチバック法又はＣＭＰ法で、前記絶縁体をエッチングすることを特徴とする半導体装置の作製方法。
13. 請求項８又は請求項９において、エッチバック法又はＣＭＰ法で、前記第２の絶縁体をエッチングすることを特徴とする半導体装置の作製方法。
14. 請求項８又は請求項９において、樹脂を含む組成物を吐出して、前記第２の絶縁体を形成することを特徴とする半導体装置の作製方法。
    
    

Images