JPH08147887A - 復号回路および再生装置 - Google Patents
復号回路および再生装置Info
- Publication number
- JPH08147887A JPH08147887A JP6285206A JP28520694A JPH08147887A JP H08147887 A JPH08147887 A JP H08147887A JP 6285206 A JP6285206 A JP 6285206A JP 28520694 A JP28520694 A JP 28520694A JP H08147887 A JPH08147887 A JP H08147887A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- waveform
- decoding
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器を備える再生装置において、高
精度データサンプリング化、高速データ転送化、低消費
電力化、低コスト化を実現する。 【構成】 符号化され、変調された信号を入力し、入力
した信号を基準クロックに基づいて遅延させ、遅延させ
た信号と入力した信号とをアナログ信号で加算すること
によりＰＲ処理を行なう。加算した信号を、Ａ／Ｄ変換
器で基準クロックに基づいてディジタル値に変換し、変
換されたディジタル値に基づいてビタビ復号を行なう。
Ａ／Ｄ変換器の前段でＰＲ処理を行なうことで、周波数
帯域を低くできるため、高精度なデータサンプリングが
可能となる。
精度データサンプリング化、高速データ転送化、低消費
電力化、低コスト化を実現する。 【構成】 符号化され、変調された信号を入力し、入力
した信号を基準クロックに基づいて遅延させ、遅延させ
た信号と入力した信号とをアナログ信号で加算すること
によりＰＲ処理を行なう。加算した信号を、Ａ／Ｄ変換
器で基準クロックに基づいてディジタル値に変換し、変
換されたディジタル値に基づいてビタビ復号を行なう。
Ａ／Ｄ変換器の前段でＰＲ処理を行なうことで、周波数
帯域を低くできるため、高精度なデータサンプリングが
可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄ変換器を備える
復号回路およびその再生装置に関し、特に、磁気ディス
ク装置など記録再生装置に好適なＡ／Ｄ変換器を備える
復号回路およびその再生装置に関するものである。
復号回路およびその再生装置に関し、特に、磁気ディス
ク装置など記録再生装置に好適なＡ／Ｄ変換器を備える
復号回路およびその再生装置に関するものである。
【０００２】
【従来の技術】磁気ディスク装置に代表される磁気記録
再生装置では、年々、高密度記録が進み、大容量化を実
現している。また、ユーザニーズと高密度記録化によ
り、データ転送速度の高速化や装置の小型化が進んでい
る。
再生装置では、年々、高密度記録が進み、大容量化を実
現している。また、ユーザニーズと高密度記録化によ
り、データ転送速度の高速化や装置の小型化が進んでい
る。
【０００３】装置の高性能化、小型化を実現するには、
電子回路のＬＳＩ化が不可欠である。ＬＳＩ化は、部品
点数、実装面積の削減、高性能、高機能化に大きく役立
つものである。最近の磁気ディスク装置では、半導体技
術の進歩により、アナログ信号を取扱う複数の機能部
と、ディジタル信号を取扱う複数の機能部とを１チップ
にまとめたアナログ／ディジタル混在ＬＳＩが活用され
ている。代表的なものにリード／ライト信号処理系ＬＳ
Ｉがある。
電子回路のＬＳＩ化が不可欠である。ＬＳＩ化は、部品
点数、実装面積の削減、高性能、高機能化に大きく役立
つものである。最近の磁気ディスク装置では、半導体技
術の進歩により、アナログ信号を取扱う複数の機能部
と、ディジタル信号を取扱う複数の機能部とを１チップ
にまとめたアナログ／ディジタル混在ＬＳＩが活用され
ている。代表的なものにリード／ライト信号処理系ＬＳ
Ｉがある。
【０００４】リード／ライト信号処理方式は、高密度記
録化に大きく寄与するもので、最近では、最尤復号検出
によるパーシャルレスポンス（ＰＲＭＬ：Partial Resp
onseMaximum Likelihood）を利用したデータ再生処理方
式が実用されつつある。ＰＲＭＬの公知例としては、特
開平１−１４３４４７号公報、特開昭６１−１２９９１
３号公報に記載されている技術がある。
録化に大きく寄与するもので、最近では、最尤復号検出
によるパーシャルレスポンス（ＰＲＭＬ：Partial Resp
onseMaximum Likelihood）を利用したデータ再生処理方
式が実用されつつある。ＰＲＭＬの公知例としては、特
開平１−１４３４４７号公報、特開昭６１−１２９９１
３号公報に記載されている技術がある。
【０００５】ＰＲＭＬを用いた従来の磁気ディスク装置
の概略構成を図１５に示す。図１５に示す磁気ディスク
装置は、信号情報を磁気信号として磁気記録媒体１に記
録したり、磁気記録媒体１上の磁気信号を電気信号に変
換する磁気ヘッド２と、トラッキング制御およびアクセ
ス制御の際に磁気ヘッド２を移動させるためアクチュエ
ータ３と、磁気ヘッド２へ書き込みデータ信号を送出し
たり、磁気ヘッド２から再生された電気信号を増幅する
プリアンプ４と、プリアンプ４により増幅された信号を
常に適正な振幅に制御し出力する電圧制御型可変ゲイン
アンプ（ＶＧＡ）６と、ＶＧＡ６により一定の振幅に制
御された再生信号のノイズ除去を行うためのフィルタ７
と、フィルタ出力をディジタル信号に変換するためのＡ
／Ｄ変換器８と、Ａ／Ｄ変換器８により変換されたディ
ジタル信号のナイキスト等化を行うためにディジタルト
ランスバーサルフィルタで構成された波形等化器１０
と、波形等化器出力に対して、ＰＲ４処理のためのＰＲ
処理器１１（［１＋Ｄ］回路で構成）と、ＰＲ処理器１
１の出力に対してビタビ復号を行うビタビ復号器１８
と、ビタビ復号器１８の出力データに対して復調を行う
復調器１９と、上位装置であるホストコンピュータ（図
示せず）との間のデータ転送、各ブロックの制御を行な
うディスクコントローラ２４と、フィルタ出力１０２か
らヘッド位置決めを行なうためのサーボ位置決め検出手
段２５と、サーボ位置決め検出手段２５の出力を入力し
て、アクチュエータ制御信号を出力するアクチュエータ
コントローラ２６と、アクチュエータ制御信号を入力し
アクチュエータ３を駆動するアクチュエータドライバ２
７と、フィルタ出力１０２をＡ／Ｄ変換器８によりディ
ジタル信号に変換する際のサンプリングクロック１０１
を生成するＰＬＬ制御手段１６と、再生信号振幅を適正
値に制御するためのＡＧＣ制御手段１２と、スイッチ回
路１４の出力電流を積分し、ＶＧＡ６のゲイン調整用の
コントロール電流を出力する積分器１５とを有する。
の概略構成を図１５に示す。図１５に示す磁気ディスク
装置は、信号情報を磁気信号として磁気記録媒体１に記
録したり、磁気記録媒体１上の磁気信号を電気信号に変
換する磁気ヘッド２と、トラッキング制御およびアクセ
ス制御の際に磁気ヘッド２を移動させるためアクチュエ
ータ３と、磁気ヘッド２へ書き込みデータ信号を送出し
たり、磁気ヘッド２から再生された電気信号を増幅する
プリアンプ４と、プリアンプ４により増幅された信号を
常に適正な振幅に制御し出力する電圧制御型可変ゲイン
アンプ（ＶＧＡ）６と、ＶＧＡ６により一定の振幅に制
御された再生信号のノイズ除去を行うためのフィルタ７
と、フィルタ出力をディジタル信号に変換するためのＡ
／Ｄ変換器８と、Ａ／Ｄ変換器８により変換されたディ
ジタル信号のナイキスト等化を行うためにディジタルト
ランスバーサルフィルタで構成された波形等化器１０
と、波形等化器出力に対して、ＰＲ４処理のためのＰＲ
処理器１１（［１＋Ｄ］回路で構成）と、ＰＲ処理器１
１の出力に対してビタビ復号を行うビタビ復号器１８
と、ビタビ復号器１８の出力データに対して復調を行う
復調器１９と、上位装置であるホストコンピュータ（図
示せず）との間のデータ転送、各ブロックの制御を行な
うディスクコントローラ２４と、フィルタ出力１０２か
らヘッド位置決めを行なうためのサーボ位置決め検出手
段２５と、サーボ位置決め検出手段２５の出力を入力し
て、アクチュエータ制御信号を出力するアクチュエータ
コントローラ２６と、アクチュエータ制御信号を入力し
アクチュエータ３を駆動するアクチュエータドライバ２
７と、フィルタ出力１０２をＡ／Ｄ変換器８によりディ
ジタル信号に変換する際のサンプリングクロック１０１
を生成するＰＬＬ制御手段１６と、再生信号振幅を適正
値に制御するためのＡＧＣ制御手段１２と、スイッチ回
路１４の出力電流を積分し、ＶＧＡ６のゲイン調整用の
コントロール電流を出力する積分器１５とを有する。
【０００６】図１５において、データを再生する際に
は、磁気ヘッド２から再生された電気信号がプリアンプ
４、ＶＧＡ６、フィルタ７を介してＡ／Ｄ変換器８によ
りディジタル信号に変換される。フィルタ出力１０２を
Ａ／Ｄ変換器８によりディジタル信号に変換するタイミ
ングはＰＬＬ制御手段１６により適正位相に制御されて
おり、Ａ／Ｄ変換器の出力は波形等化器１０、ＰＲ処理
器１１を介した後、ビタビ復号器１８により復号され、
復調器１９により復調された後に、ディスクコントロー
ラ２４へ転送される。ＡＧＣ制御は、ＶＧＡ６のゲイン
を適正値に制御する。
は、磁気ヘッド２から再生された電気信号がプリアンプ
４、ＶＧＡ６、フィルタ７を介してＡ／Ｄ変換器８によ
りディジタル信号に変換される。フィルタ出力１０２を
Ａ／Ｄ変換器８によりディジタル信号に変換するタイミ
ングはＰＬＬ制御手段１６により適正位相に制御されて
おり、Ａ／Ｄ変換器の出力は波形等化器１０、ＰＲ処理
器１１を介した後、ビタビ復号器１８により復号され、
復調器１９により復調された後に、ディスクコントロー
ラ２４へ転送される。ＡＧＣ制御は、ＶＧＡ６のゲイン
を適正値に制御する。
【０００７】従来の磁気ディスク装置において、ＰＲＭ
Ｌ信号処理方式を採用するには、Ａ／Ｄ変換器が必要と
なる。しかし、高速、高精度なＡ／Ｄ変換器は、消費電
力が大きい。しかも、データ転送速度の高速化が急激に
進み、取扱う信号の周波数が高くなる。すなわち、広帯
域で高精度なアナログ回路や高速動作可能なディジタル
回路が必要となり、必然的に消費電力が増大して、リー
ド／ライト信号処理系ＬＳＩの１チップ化が困難とな
る。そこで、従来は、Ａ／Ｄ変換器を外付けにしたり、
多チップで構成することで対処していた。
Ｌ信号処理方式を採用するには、Ａ／Ｄ変換器が必要と
なる。しかし、高速、高精度なＡ／Ｄ変換器は、消費電
力が大きい。しかも、データ転送速度の高速化が急激に
進み、取扱う信号の周波数が高くなる。すなわち、広帯
域で高精度なアナログ回路や高速動作可能なディジタル
回路が必要となり、必然的に消費電力が増大して、リー
ド／ライト信号処理系ＬＳＩの１チップ化が困難とな
る。そこで、従来は、Ａ／Ｄ変換器を外付けにしたり、
多チップで構成することで対処していた。
【０００８】図１６に示すように、磁気ディスク装置の
リード／ライト信号処理系回路は、アナログ信号を扱う
Ａ／Ｄ変換器などを集積したアナログ系ＬＳＩと、ディ
ジタル信号を扱う波形等化器などを集積したディジタル
系ＬＳＩとの２チップ構成とされていた。
リード／ライト信号処理系回路は、アナログ信号を扱う
Ａ／Ｄ変換器などを集積したアナログ系ＬＳＩと、ディ
ジタル信号を扱う波形等化器などを集積したディジタル
系ＬＳＩとの２チップ構成とされていた。
【０００９】
【発明が解決しようとする課題】従来のＡ／Ｄ変換器を
用いた信号処理系半導体集積回路では、次に示す問題を
有する。
用いた信号処理系半導体集積回路では、次に示す問題を
有する。
【００１０】従来の半導体技術によりは、データ転送速
度がおよそ８０Ｍビット／秒以上では複数のＬＳＩで構
成されるため、ＬＳＩ間での入出力信号のための入出力
バッファの消費電力が大きいという問題がある。複数の
ＬＳＩで構成すると、入出力間での高速データ系信号に
ロスが発生し、データ転送の高速化が困難になるという
問題がある。すなわち、Ａ／Ｄ変換器のサンプリング性
能は、データ転送速度とともに低下する。従来の信号処
理系半導体集積回路では、データ転送速度がおよそ８０
Ｍビット／秒以上ではＡ／Ｄ変換器のビット数を６ビッ
ト以上としているため、消費電力の面から１チップ化が
極めて困難である。
度がおよそ８０Ｍビット／秒以上では複数のＬＳＩで構
成されるため、ＬＳＩ間での入出力信号のための入出力
バッファの消費電力が大きいという問題がある。複数の
ＬＳＩで構成すると、入出力間での高速データ系信号に
ロスが発生し、データ転送の高速化が困難になるという
問題がある。すなわち、Ａ／Ｄ変換器のサンプリング性
能は、データ転送速度とともに低下する。従来の信号処
理系半導体集積回路では、データ転送速度がおよそ８０
Ｍビット／秒以上ではＡ／Ｄ変換器のビット数を６ビッ
ト以上としているため、消費電力の面から１チップ化が
極めて困難である。
【００１１】そこで、本発明は、高精度なデータサンプ
リングを行なうことのできる復号回路および再生装置を
提供することを目的とする。また、復号回路および再生
装置において、高速データ転送化、低消費電力化を図る
ことを目的とする。
リングを行なうことのできる復号回路および再生装置を
提供することを目的とする。また、復号回路および再生
装置において、高速データ転送化、低消費電力化を図る
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的達成
のために、符号化されたデータが記録されている記録媒
体から信号を読み出す読み出し手段と、前記読み出し手
段により読み出された信号を、アナログ信号においてＰ
Ｒ（Partial Response）処理を施すＰＲ処理手段と、前
記ＰＲ処理手段により処理された信号を、基準クロック
のタイミングに基づいてディジタルデータに変換するＡ
／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたディ
ジタルデータを波形等化する波形等化手段と、前記波形
等化手段により波形等化されたディジタルデータを復号
する復号手段と、前記波形等化手段により等化されたデ
ィジタルデータに基づいて前記基準クロックの生成を行
なうＰＬＬ手段とを有する。
のために、符号化されたデータが記録されている記録媒
体から信号を読み出す読み出し手段と、前記読み出し手
段により読み出された信号を、アナログ信号においてＰ
Ｒ（Partial Response）処理を施すＰＲ処理手段と、前
記ＰＲ処理手段により処理された信号を、基準クロック
のタイミングに基づいてディジタルデータに変換するＡ
／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたディ
ジタルデータを波形等化する波形等化手段と、前記波形
等化手段により波形等化されたディジタルデータを復号
する復号手段と、前記波形等化手段により等化されたデ
ィジタルデータに基づいて前記基準クロックの生成を行
なうＰＬＬ手段とを有する。
【００１３】また、データが記録されている記録媒体か
ら信号を読み出す読み出し手段と、前記読み出し手段に
より読み出された信号を、前記基準クロックに基づいて
サンプルし、当該サンプルした信号をホールドするサン
プル／ホールド手段と、前記サンプル／ホールド手段に
よりホールドされた信号を、基準クロックのタイミング
に基づいてディジタルデータに変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器により変換されたディジタルデー
タを波形等化する波形等化手段と、前記波形等化手段に
より波形等化されたディジタルデータについてＰＲ（Pa
rtial Response）処理を行ない、当該ＰＲ処理されたデ
ィジタルデータを出力するＰＲ処理手段と、前記ＰＲ処
理手段より出力されたディジタルデータを復号する復号
手段と、前記波形等化手段により等化されたディジタル
データに基づいて前記基準クロックの生成を行なうＰＬ
Ｌ手段とを有する。
ら信号を読み出す読み出し手段と、前記読み出し手段に
より読み出された信号を、前記基準クロックに基づいて
サンプルし、当該サンプルした信号をホールドするサン
プル／ホールド手段と、前記サンプル／ホールド手段に
よりホールドされた信号を、基準クロックのタイミング
に基づいてディジタルデータに変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器により変換されたディジタルデー
タを波形等化する波形等化手段と、前記波形等化手段に
より波形等化されたディジタルデータについてＰＲ（Pa
rtial Response）処理を行ない、当該ＰＲ処理されたデ
ィジタルデータを出力するＰＲ処理手段と、前記ＰＲ処
理手段より出力されたディジタルデータを復号する復号
手段と、前記波形等化手段により等化されたディジタル
データに基づいて前記基準クロックの生成を行なうＰＬ
Ｌ手段とを有する。
【００１４】また、符号化され、変調された信号を基準
クロックに基づいて復号化する復号方法としては、符号
化され、変調された信号を入力するステップと、入力し
た信号を前記基準クロックに基づいて遅延させるステッ
プと、当該遅延させた信号と、前記入力した信号とをア
ナログ信号として加算するステップと、当該加算した信
号を、前記基準クロックに基づいてディジタル値に変換
するステップと、当該変換されたディジタル値に基づい
てビタビ復号を行なうステップとを有することができ
る。
クロックに基づいて復号化する復号方法としては、符号
化され、変調された信号を入力するステップと、入力し
た信号を前記基準クロックに基づいて遅延させるステッ
プと、当該遅延させた信号と、前記入力した信号とをア
ナログ信号として加算するステップと、当該加算した信
号を、前記基準クロックに基づいてディジタル値に変換
するステップと、当該変換されたディジタル値に基づい
てビタビ復号を行なうステップとを有することができ
る。
【００１５】
【作用】本発明においては、読み出し手段ではデータが
記録されている記録媒体から信号を読み出し、ＰＲ処理
手段では、前記読み出し手段により読み出された信号を
アナログ信号のままのＰＲ処理する。Ａ／Ｄ変換器で
は、ＰＲ処理手段により処理された信号を、基準クロッ
クのタイミングに基づいてディジタルデータに変換し、
波形等化手段がＡ／Ｄ変換器により変換されたディジタ
ルデータを波形等化する。復号手段では、波形等化手段
により波形等化されたディジタルデータを復号する。ま
た、ＰＬＬ手段では、波形等化手段により等化されたデ
ィジタルデータに基づいて前記基準クロックの生成を行
なう。
記録されている記録媒体から信号を読み出し、ＰＲ処理
手段では、前記読み出し手段により読み出された信号を
アナログ信号のままのＰＲ処理する。Ａ／Ｄ変換器で
は、ＰＲ処理手段により処理された信号を、基準クロッ
クのタイミングに基づいてディジタルデータに変換し、
波形等化手段がＡ／Ｄ変換器により変換されたディジタ
ルデータを波形等化する。復号手段では、波形等化手段
により波形等化されたディジタルデータを復号する。ま
た、ＰＬＬ手段では、波形等化手段により等化されたデ
ィジタルデータに基づいて前記基準クロックの生成を行
なう。
【００１６】このように、ＰＲ処理手段をＡ／Ｄ変換器
の前段に配置することで、信号周波数帯域を低くできる
ため、高精度なデータサンプリングを行なうことので
き、また、高速データ転送に対応することができる。さ
らに、ＰＲ処理手段およびＡ／Ｄ変換器を差動型構成と
することで、高精度なデータサンプリングが可能とな
り、Ａ／Ｄ変換器のビット数を低減でき、波形等化手段
などの回路規模も削減できることになる。Ａ／Ｄ変換器
のビット数を低減することにより、これらの読み出し手
段と、ＰＲ処理手段と、Ａ／Ｄ変換器と、波形等化手段
と、復号手段と、ＰＬＬ手段とを同一チップ上に集積す
ることが可能となる。
の前段に配置することで、信号周波数帯域を低くできる
ため、高精度なデータサンプリングを行なうことので
き、また、高速データ転送に対応することができる。さ
らに、ＰＲ処理手段およびＡ／Ｄ変換器を差動型構成と
することで、高精度なデータサンプリングが可能とな
り、Ａ／Ｄ変換器のビット数を低減でき、波形等化手段
などの回路規模も削減できることになる。Ａ／Ｄ変換器
のビット数を低減することにより、これらの読み出し手
段と、ＰＲ処理手段と、Ａ／Ｄ変換器と、波形等化手段
と、復号手段と、ＰＬＬ手段とを同一チップ上に集積す
ることが可能となる。
【００１７】また、Ａ／Ｄ変換器の前段にサンプル／ホ
ールド回路を設けるようにしても、高精度なデータサン
プリングが可能となり、高速データ転送に対応できる。
さらに、サンプル／ホールド回路およびＡ／Ｄ変換器を
差動型回路構成とすることで、高精度なデータサンプリ
ングが可能となる。その結果、該Ａ／Ｄ変換器のビット
数を削減できるので、低消費電力化を図ることができ
る。
ールド回路を設けるようにしても、高精度なデータサン
プリングが可能となり、高速データ転送に対応できる。
さらに、サンプル／ホールド回路およびＡ／Ｄ変換器を
差動型回路構成とすることで、高精度なデータサンプリ
ングが可能となる。その結果、該Ａ／Ｄ変換器のビット
数を削減できるので、低消費電力化を図ることができ
る。
【００１８】本発明によれば、Ａ／Ｄ変換器を備える再
生回路として、高集積したＡ／Ｄ変換器内蔵再生用半導
体集積回路を構成でき、装置の小型化、高速化、低電力
化を図ることができる。
生回路として、高集積したＡ／Ｄ変換器内蔵再生用半導
体集積回路を構成でき、装置の小型化、高速化、低電力
化を図ることができる。
【００１９】
【実施例】以下、本発明の実施例を記録再生装置を代表
する磁気ディスク装置を例にして説明する。図１は、本
実施例の特徴を示す磁気ディスク装置のブロック構成図
を示している。
する磁気ディスク装置を例にして説明する。図１は、本
実施例の特徴を示す磁気ディスク装置のブロック構成図
を示している。
【００２０】近年、磁気ディスク装置において、復号器
にディジタル値を使用したビタビ復号方式が用いられて
いる。ビタビ復号はディジタル的に最尤複号（ＭＬ：Ma
ximum Likelihood）を実現する方法の一つであり、時系
列的な再生信号値の組合せを考慮した復号方法である。
ディジタル値を使用したビタビ復号を用いた場合、ＰＬ
Ｌ制御部およびＡＧＣ制御部においてもディジタル値を
使用した構成が適している。磁気ディスク装置の信号処
理系にディジタル的な最尤復号を用いた場合、パーシャ
ルレスポンス（ＰＲ：Partial Response）という、磁気
記録媒体の伝送特性に適合した電力スペクトルを有する
符号形態が併用される。本実施例における磁気ディスク
装置に適合するものとしてＰＲ４（Partial Response C
lass4）があげられる。パーシャルレスポンスと最尤復
号とを併用して磁気ディスク装置の高密度化を実現する
部はＰＲＭＬ（Partial Response Maximum Likelihoo
d）と呼ばれる。本実施例における磁気ディスク装置
は、このＰＲＭＬを利用した再生装置であって、Ａ／Ｄ
変換器においてアナログ信号をディジタル値に変換する
際に、Ａ／Ｄ変換器の前段にＰＲ処理部を配置すること
によって、帯域を狭くし、高い周波数領域においての雑
音を低く抑え、再生信号のＳ／Ｎを高くしている。
にディジタル値を使用したビタビ復号方式が用いられて
いる。ビタビ復号はディジタル的に最尤複号（ＭＬ：Ma
ximum Likelihood）を実現する方法の一つであり、時系
列的な再生信号値の組合せを考慮した復号方法である。
ディジタル値を使用したビタビ復号を用いた場合、ＰＬ
Ｌ制御部およびＡＧＣ制御部においてもディジタル値を
使用した構成が適している。磁気ディスク装置の信号処
理系にディジタル的な最尤復号を用いた場合、パーシャ
ルレスポンス（ＰＲ：Partial Response）という、磁気
記録媒体の伝送特性に適合した電力スペクトルを有する
符号形態が併用される。本実施例における磁気ディスク
装置に適合するものとしてＰＲ４（Partial Response C
lass4）があげられる。パーシャルレスポンスと最尤復
号とを併用して磁気ディスク装置の高密度化を実現する
部はＰＲＭＬ（Partial Response Maximum Likelihoo
d）と呼ばれる。本実施例における磁気ディスク装置
は、このＰＲＭＬを利用した再生装置であって、Ａ／Ｄ
変換器においてアナログ信号をディジタル値に変換する
際に、Ａ／Ｄ変換器の前段にＰＲ処理部を配置すること
によって、帯域を狭くし、高い周波数領域においての雑
音を低く抑え、再生信号のＳ／Ｎを高くしている。
【００２１】図１に示す磁気ディスク装置は、磁気ヘッ
ド２に対して高速回転する磁気記録媒体１と、信号情報
を磁気信号として磁気記録媒体１に記録したり、磁気記
録媒体１上の磁気信号を電気信号に変換する磁気ヘッド
２と、トラッキング制御およびアクセス制御の際に磁気
ヘッド２を移動させるためアクチュエータ３と、磁気ヘ
ッド２へ書き込みデータ信号を送出したり、磁気ヘッド
２から再生された電気信号を増幅するプリアンプ４と、
プリアンプ４によって増幅された信号を常に適正な振幅
に制御し出力する電圧制御型可変ゲインアンプ（ＶＧ
Ａ）と、ＶＧＡ６によって一定の振幅に制御された再生
信号のノイズ除去およびアナログ波形等化を行うための
アクティブフィルタ７と、ＰＲ４処理により帯域制限を
行う帯域制限器３０（［１＋Ｄ］回路で構成）と、帯域
制限器３０の出力をディジタル信号に変換するためのＡ
／Ｄ変換器８と、Ａ／Ｄ変換器８によって変換されたデ
ィジタル信号を高精度に波形等化を行うためにディジタ
ルトランスバーサルフィルタで構成された波形等化器１
０と、波形等化器１０の出力に対して、ビタビ復号を行
うビタビ復号器１８と、ビタビ復号器１８の出力データ
に対して復調を行う復調器１９と、上位装置であるホス
トコンピュータとの間のデータ転送、各ブロックの制御
信号を行なうディスクコントローラ２４と、アクティブ
フィルタ７のアナログ波形等化しない出力信号をもとに
ヘッド位置決めを行なうためのサーボ位置決め検出器２
５と、サーボ位置決め検出器２５の出力を入力して、ア
クチュエータ制御信号を出力するアクチュエータコント
ローラ２６と、アクチュエータ制御信号を入力しアクチ
ュエータ３を駆動するアクチュエータドライバ２７と、
帯域制限器３０の出力をＡ／Ｄ変換器８によってディジ
タル信号に変換する際の基準クロックロックとなるサン
プリングクロックを生成するＰＬＬ制御部１６と、再生
信号振幅を適正値に制御するためのＡＧＣ制御部１２
と、ディスクコントローラ２４からのデータを符号化す
るための変調器２３と、再生側でのＰＲ等化とは逆の干
渉特性を与えるためのプリコーダ２２と、磁化干渉を補
正するための書き込み補償器２１と、ディスクドライブ
全体を制御するマイコン２８とを有する。
ド２に対して高速回転する磁気記録媒体１と、信号情報
を磁気信号として磁気記録媒体１に記録したり、磁気記
録媒体１上の磁気信号を電気信号に変換する磁気ヘッド
２と、トラッキング制御およびアクセス制御の際に磁気
ヘッド２を移動させるためアクチュエータ３と、磁気ヘ
ッド２へ書き込みデータ信号を送出したり、磁気ヘッド
２から再生された電気信号を増幅するプリアンプ４と、
プリアンプ４によって増幅された信号を常に適正な振幅
に制御し出力する電圧制御型可変ゲインアンプ（ＶＧ
Ａ）と、ＶＧＡ６によって一定の振幅に制御された再生
信号のノイズ除去およびアナログ波形等化を行うための
アクティブフィルタ７と、ＰＲ４処理により帯域制限を
行う帯域制限器３０（［１＋Ｄ］回路で構成）と、帯域
制限器３０の出力をディジタル信号に変換するためのＡ
／Ｄ変換器８と、Ａ／Ｄ変換器８によって変換されたデ
ィジタル信号を高精度に波形等化を行うためにディジタ
ルトランスバーサルフィルタで構成された波形等化器１
０と、波形等化器１０の出力に対して、ビタビ復号を行
うビタビ復号器１８と、ビタビ復号器１８の出力データ
に対して復調を行う復調器１９と、上位装置であるホス
トコンピュータとの間のデータ転送、各ブロックの制御
信号を行なうディスクコントローラ２４と、アクティブ
フィルタ７のアナログ波形等化しない出力信号をもとに
ヘッド位置決めを行なうためのサーボ位置決め検出器２
５と、サーボ位置決め検出器２５の出力を入力して、ア
クチュエータ制御信号を出力するアクチュエータコント
ローラ２６と、アクチュエータ制御信号を入力しアクチ
ュエータ３を駆動するアクチュエータドライバ２７と、
帯域制限器３０の出力をＡ／Ｄ変換器８によってディジ
タル信号に変換する際の基準クロックロックとなるサン
プリングクロックを生成するＰＬＬ制御部１６と、再生
信号振幅を適正値に制御するためのＡＧＣ制御部１２
と、ディスクコントローラ２４からのデータを符号化す
るための変調器２３と、再生側でのＰＲ等化とは逆の干
渉特性を与えるためのプリコーダ２２と、磁化干渉を補
正するための書き込み補償器２１と、ディスクドライブ
全体を制御するマイコン２８とを有する。
【００２２】また、ＶＧＡ６とアクティブフィルタ７と
により、読み出し部５を構成する。さらに、読み出し部
５としては、磁気ヘッド２、アクチュエータ３およびプ
リアンプ４を備えるようにしてもよい。ビタビ復号器１
８と復調器１９とにより、復号部１７を構成する。ま
た、ＡＧＣ制御器１３とスイッチ１４と積分器１５とに
よりＡＧＣ制御部１２を構成し、変調器２３とプリコー
ダ２２と書き込み補償器２１とで記録部２０を構成して
いる。
により、読み出し部５を構成する。さらに、読み出し部
５としては、磁気ヘッド２、アクチュエータ３およびプ
リアンプ４を備えるようにしてもよい。ビタビ復号器１
８と復調器１９とにより、復号部１７を構成する。ま
た、ＡＧＣ制御器１３とスイッチ１４と積分器１５とに
よりＡＧＣ制御部１２を構成し、変調器２３とプリコー
ダ２２と書き込み補償器２１とで記録部２０を構成して
いる。
【００２３】図２に、帯域制限器３０およびＡ／Ｄ変換
器の構成図を示す。
器の構成図を示す。
【００２４】帯域制限器３０は、アナログ入力信号１０
２を１サンプリングクロック分だけ遅延させる遅延回路
１１１（Ｄ）と、アナログ入力信号１０２と１サンプリ
ングクロック分だけ遅延させた信号とを加算する加算回
路１１２とを有する。遅延回路は、例えば、サンプル／
ホールド回路をマスター／スレーブ方式にすることによ
り構成できる。図３に、サンプル／ホールド回路を利用
した場合の帯域制限器の構成図を示す。図３において、
スイッチ３０１、２つのコンデンサＣ１およびアナログ
アンプ３１１によりサンプル回路３２１を構成し、スイ
ッチ３０２、２つのコンデンサＣ２およびアナログアン
プ３１２によりホールド回路３２２を構成している。ス
イッチ３０１は、サンプリングクロック１０１に従って
オン／オフし、これにより、アナログ信号がサンプリン
グクロック１０１のタイミングにしたがってサンプルさ
れる。また、スイッチ３０２は、反転回路３０３を介し
てサンプリングクロック１０１を入力し、これに従って
オフ／オンし、サンプリングクロック１０１を反転させ
たタイミングにしたがってサンプル回路３２１から出力
された信号をホールドする。これにより、１クロック分
アナログ信号を遅延させることができる。差動型アナロ
グ加算器１１２は、遅延された信号と、アナログ入力信
号１０２とを加算して出力する。
２を１サンプリングクロック分だけ遅延させる遅延回路
１１１（Ｄ）と、アナログ入力信号１０２と１サンプリ
ングクロック分だけ遅延させた信号とを加算する加算回
路１１２とを有する。遅延回路は、例えば、サンプル／
ホールド回路をマスター／スレーブ方式にすることによ
り構成できる。図３に、サンプル／ホールド回路を利用
した場合の帯域制限器の構成図を示す。図３において、
スイッチ３０１、２つのコンデンサＣ１およびアナログ
アンプ３１１によりサンプル回路３２１を構成し、スイ
ッチ３０２、２つのコンデンサＣ２およびアナログアン
プ３１２によりホールド回路３２２を構成している。ス
イッチ３０１は、サンプリングクロック１０１に従って
オン／オフし、これにより、アナログ信号がサンプリン
グクロック１０１のタイミングにしたがってサンプルさ
れる。また、スイッチ３０２は、反転回路３０３を介し
てサンプリングクロック１０１を入力し、これに従って
オフ／オンし、サンプリングクロック１０１を反転させ
たタイミングにしたがってサンプル回路３２１から出力
された信号をホールドする。これにより、１クロック分
アナログ信号を遅延させることができる。差動型アナロ
グ加算器１１２は、遅延された信号と、アナログ入力信
号１０２とを加算して出力する。
【００２５】また、遅延回路１１１を、サンプリングク
ロックを用いない構成、たとえば、Ｇｍアナログアンプ
の回路遅延を用いても良い。この場合の構成を図４に示
す。図４においては、図１および図２に示すサンプリン
グクロック１０１は、帯域制限器３０に入力させないよ
うにする。図４においては、Ｇｍアナログアンプ４０１
および２つのコンデンサ１１により遅延回路を構成し、
さらに、Ｇｍアナログアンプ４０２および２つのコンデ
ンサ１２により遅延回路を構成することにより２段構成
としている。遅延回路の段数は、遅延量によりさらに多
段にすることができる。この場合、遅延時間△ｔは、相
互コンダンクタンスｇｍ＝１／Ｒとし、コンデンサの容
量をＣとすると、回路時定数τ＝ＣＲ＝Ｃ×１／ｇｍで
表され（ただし、ｇｍは動作電流に比例する）、遅延時
間△ｔは回路時定数τに比例する。このため、任意の遅
延時間を設定することができる。
ロックを用いない構成、たとえば、Ｇｍアナログアンプ
の回路遅延を用いても良い。この場合の構成を図４に示
す。図４においては、図１および図２に示すサンプリン
グクロック１０１は、帯域制限器３０に入力させないよ
うにする。図４においては、Ｇｍアナログアンプ４０１
および２つのコンデンサ１１により遅延回路を構成し、
さらに、Ｇｍアナログアンプ４０２および２つのコンデ
ンサ１２により遅延回路を構成することにより２段構成
としている。遅延回路の段数は、遅延量によりさらに多
段にすることができる。この場合、遅延時間△ｔは、相
互コンダンクタンスｇｍ＝１／Ｒとし、コンデンサの容
量をＣとすると、回路時定数τ＝ＣＲ＝Ｃ×１／ｇｍで
表され（ただし、ｇｍは動作電流に比例する）、遅延時
間△ｔは回路時定数τに比例する。このため、任意の遅
延時間を設定することができる。
【００２６】また、図６に帯域制限器３０における信号
の波形を示す。図２において、帯域制限器３０は、図６
に示すように、アナログ入力信号１０２と、１サンプリ
ングクロック分だけ遅延させた信号である遅延回路出力
信号ａ１とを加算回路１１２により加算し、出力信号ａ
２を出力するので、アナログ信号で（１＋Ｄ）の処理を
行なうことになる。
の波形を示す。図２において、帯域制限器３０は、図６
に示すように、アナログ入力信号１０２と、１サンプリ
ングクロック分だけ遅延させた信号である遅延回路出力
信号ａ１とを加算回路１１２により加算し、出力信号ａ
２を出力するので、アナログ信号で（１＋Ｄ）の処理を
行なうことになる。
【００２７】また、図２においては、Ａ／Ｄ変換器８を
フラッシュ型の４ビット構成のものを図示しており、Ａ
／Ｄ変換器８は、コンパレータ回路８１とエンコーダ・
ラッチ回路８２とを有する。また、本実施例では、Ａ／
Ｄ変換器８を差動型回路構成とすることにより、耐ノイ
ズ特性を向上させている。Ａ／Ｄ変換器８の入力周波数
帯域は、帯域制限器３０のＰＲ処理により、狭帯域化さ
れるため、Ａ／Ｄ変換器８の広帯域化は従来方式に比べ
て軽減される。
フラッシュ型の４ビット構成のものを図示しており、Ａ
／Ｄ変換器８は、コンパレータ回路８１とエンコーダ・
ラッチ回路８２とを有する。また、本実施例では、Ａ／
Ｄ変換器８を差動型回路構成とすることにより、耐ノイ
ズ特性を向上させている。Ａ／Ｄ変換器８の入力周波数
帯域は、帯域制限器３０のＰＲ処理により、狭帯域化さ
れるため、Ａ／Ｄ変換器８の広帯域化は従来方式に比べ
て軽減される。
【００２８】図５に、再生信号の周波数スペクトラムの
一例を示す。図５は、Ａ／Ｄ変換器図１および図２に示
す入力点での再生信号周波数スペクトラムを、帯域制限
器がある場合とない場合とについて表している。ここで
は、帯域制限器を図２に示す（１＋Ｄ）回路として特性
表示している。図５に示すように、Ａ／Ｄ変換器の前段
にＰＲ処理を行なうことによって、帯域を狭く（圧縮）
する効果が有る。すなわち、高い周波数領域においての
雑音を低く抑えることができ、再生信号のＳ／Ｎを高く
できる効果が有る。このことは、高密度記録ができ、大
容量化が実現できることになる。また、ここでは、変調
符号としては８−９変換符号を用いた例を示している。
８−９変換符号とは、８ビットのデータを９ビットのデ
ータに符号化するものであり、データ”１”とデータ”
１”との間にデータ”０”の数が０〜４個に制限され
る。例えば、データ転送速度が８０Ｍビット／秒では、
サンプリングクロックｆＣＬＫは９０ＭＨｚとなり、ア
ナログ入力信号の周波数は９ＭＨｚ〜４５ＭＨｚの間で
変化する。
一例を示す。図５は、Ａ／Ｄ変換器図１および図２に示
す入力点での再生信号周波数スペクトラムを、帯域制限
器がある場合とない場合とについて表している。ここで
は、帯域制限器を図２に示す（１＋Ｄ）回路として特性
表示している。図５に示すように、Ａ／Ｄ変換器の前段
にＰＲ処理を行なうことによって、帯域を狭く（圧縮）
する効果が有る。すなわち、高い周波数領域においての
雑音を低く抑えることができ、再生信号のＳ／Ｎを高く
できる効果が有る。このことは、高密度記録ができ、大
容量化が実現できることになる。また、ここでは、変調
符号としては８−９変換符号を用いた例を示している。
８−９変換符号とは、８ビットのデータを９ビットのデ
ータに符号化するものであり、データ”１”とデータ”
１”との間にデータ”０”の数が０〜４個に制限され
る。例えば、データ転送速度が８０Ｍビット／秒では、
サンプリングクロックｆＣＬＫは９０ＭＨｚとなり、ア
ナログ入力信号の周波数は９ＭＨｚ〜４５ＭＨｚの間で
変化する。
【００２９】このように、図３もしくは図４に示すよう
な構成により、帯域制限を行なうことができる。
な構成により、帯域制限を行なうことができる。
【００３０】また、図７に、図１に示す波形等化器１０
の回路構成を示す。図７において、波形等化器１０は、
９タップ構成とし、遅延回路５０１〜５０８により、１
クロック分、入力信号をそれぞれ遅延させ、乗算器５１
０〜５１８によりあらかじめ設定しておいた係数Ｃ１〜
Ｃ８をそれぞれ乗算し、加算器５２０によりそれらを加
算する。乗算器５１０〜５１８のそれぞれに設定される
係数Ｃ１〜Ｃ８の値は、例えば、Ｃ４を１とし、Ｃ３お
よびＣ５を０．５とし、Ｃ２およびＣ６を０．２５と
し、Ｃ１およびＣ７を０．１２５とし、Ｃ０およびＣ８
を０．０６２５として、左右対称となるように設定する
ことにより、波形を等化することができる。また、Ａ／
Ｄ変換器８の並列出力のビット数にあわせて備え、遅延
回路５０１〜５０８、乗算器５１０〜５１８および加算
器５２０は、それぞれ備えられる。これにより、波形等
化器１０は、Ａ／Ｄ変換器８から出力されたディジタル
値を波形等化して出力することができる。
の回路構成を示す。図７において、波形等化器１０は、
９タップ構成とし、遅延回路５０１〜５０８により、１
クロック分、入力信号をそれぞれ遅延させ、乗算器５１
０〜５１８によりあらかじめ設定しておいた係数Ｃ１〜
Ｃ８をそれぞれ乗算し、加算器５２０によりそれらを加
算する。乗算器５１０〜５１８のそれぞれに設定される
係数Ｃ１〜Ｃ８の値は、例えば、Ｃ４を１とし、Ｃ３お
よびＣ５を０．５とし、Ｃ２およびＣ６を０．２５と
し、Ｃ１およびＣ７を０．１２５とし、Ｃ０およびＣ８
を０．０６２５として、左右対称となるように設定する
ことにより、波形を等化することができる。また、Ａ／
Ｄ変換器８の並列出力のビット数にあわせて備え、遅延
回路５０１〜５０８、乗算器５１０〜５１８および加算
器５２０は、それぞれ備えられる。これにより、波形等
化器１０は、Ａ／Ｄ変換器８から出力されたディジタル
値を波形等化して出力することができる。
【００３１】本実施例の構成では、Ａ／Ｄ変換器８の前
段にＰＲ処理を行なう帯域制限器３０を備えるため、Ｓ
／Ｎの劣化度が低く抑えることができ、Ａ／Ｄ変換器８
でのデータサンプリングが高精度に行なえる。すなわ
ち、量子化誤差を低く抑えることができることになる。
また、本実施例は、データ転送速度が高くなるほどに有
効となるものである。
段にＰＲ処理を行なう帯域制限器３０を備えるため、Ｓ
／Ｎの劣化度が低く抑えることができ、Ａ／Ｄ変換器８
でのデータサンプリングが高精度に行なえる。すなわ
ち、量子化誤差を低く抑えることができることになる。
また、本実施例は、データ転送速度が高くなるほどに有
効となるものである。
【００３２】さらに、磁気ディスク装置では、磁気記録
媒体１を有効に使用するため、磁気記録媒体１の内周と
外周とで記録密度が略一定となるようなゾーン記録方式
を採用する機種が多数を占めるようになってきている。
この記録方式を実用するためには、アクティブフィルタ
が必要になる。本実施例においては、アクティブフィル
タの構成を図８に示すような構成とする。図８にアクテ
ィブフィルタのブロック構成図を示す。
媒体１を有効に使用するため、磁気記録媒体１の内周と
外周とで記録密度が略一定となるようなゾーン記録方式
を採用する機種が多数を占めるようになってきている。
この記録方式を実用するためには、アクティブフィルタ
が必要になる。本実施例においては、アクティブフィル
タの構成を図８に示すような構成とする。図８にアクテ
ィブフィルタのブロック構成図を示す。
【００３３】図８においては、２次のローパスフィルタ
６０１、６０５および６０６と１次のローパスフィルタ
６０８とにより、７次のローパスフィルタを構成してお
り、ゾーン記録方式では、各ゾーン毎に記録再生周波数
を変化させているため、各ゾーンでカットオフ周波数お
よびアナログ波形等化量を切り替える必要がある。各ゾ
ーンに対応したレジスタ情報に従い、ｆｃ制御回路６０
９および６１１と、ゲイン制御回路６１０とを介して、
２次のローパスフィルタ６０１、６０５および６０６と
１次のローパスフィルタ６０８とのカットオフ周波数お
よびアナログ波形等化量をそれぞれ切り替えることがで
きる。
６０１、６０５および６０６と１次のローパスフィルタ
６０８とにより、７次のローパスフィルタを構成してお
り、ゾーン記録方式では、各ゾーン毎に記録再生周波数
を変化させているため、各ゾーンでカットオフ周波数お
よびアナログ波形等化量を切り替える必要がある。各ゾ
ーンに対応したレジスタ情報に従い、ｆｃ制御回路６０
９および６１１と、ゲイン制御回路６１０とを介して、
２次のローパスフィルタ６０１、６０５および６０６と
１次のローパスフィルタ６０８とのカットオフ周波数お
よびアナログ波形等化量をそれぞれ切り替えることがで
きる。
【００３４】このようなアクティブフィルタを備えるこ
とにより、ゾーン記録方式を実現することができる。
とにより、ゾーン記録方式を実現することができる。
【００３５】つぎに、図１に示した本発明の磁気ディス
ク装置の動作を説明する。図１において、磁気記録媒体
１から磁気ヘッド２によって再生されたユーザデータ領
域およびＩＤ領域の再生信号は、プリアンプ４によって
増幅され、ＶＧＡ６によって一定の振幅に制御され、ア
クティブフィルタ７によって高域ノイズのカットおよび
アナログ波形等化される。帯域制限器３０でアナログ信
号によりＰＲ処理が行なわれ、Ａ／Ｄ変換器８によって
ディジタル信号に変換され、波形等化器１０によって高
精度に波形等化され、ビタビ復号器１８によって復号さ
れ、復調器１９によって復調され、ディスクコントロー
ラ２４へ取り込まれる。ＩＤ領域の復調信号は、ディス
クコントローラ２４によって記録時もしくは再生時のア
クセス時の制御に使用される。ＡＧＣ制御は、Ａ／Ｄ変
換器８によってディジタル信号に変換されたサンプル値
を用いて、ＶＧＡ６のゲインを調整することで行う。ま
た、Ａ／Ｄ変換器８によってディジタル信号に変換する
際の基準クロックであるサンプリングクロック１０１
は、ＰＬＬ制御部１６によって位相制御されており、再
生信号１０２に同期するように位相調整される。一方、
サーボ領域においては、サーボ位置決め検出部２５によ
って、ヘッドの位置情報が復調され、アクチュエータコ
ントローラ２６にシリンダ番号値、トラッキング誤差信
号値として取り込まれる。ＡＧＣ制御は、Ａ／Ｄ変換器
８によってディジタル信号に変換されたサンプル値を用
いて、ＶＧＡ６のゲインを調整することで行う。また、
Ａ／Ｄ変換器８によってディジタル信号に変換する際の
サンプリングクロック１０１は、ＰＬＬ制御器１６によ
って制御されている。アクセスを行う際には、ディスク
コントローラ２４の命令により、アクチュエータコント
ローラ２６を制御し、アクチュエータコントローラ２６
はサーボ位置決め検出器部からの出力信号を用いて移動
速度と移動トラック数とを計算し、この計算値に基づい
てアクチュエータドライバ２７を介してアクチュエータ
３を駆動し、磁気ヘッド２のポジショニング制御を行
う。
ク装置の動作を説明する。図１において、磁気記録媒体
１から磁気ヘッド２によって再生されたユーザデータ領
域およびＩＤ領域の再生信号は、プリアンプ４によって
増幅され、ＶＧＡ６によって一定の振幅に制御され、ア
クティブフィルタ７によって高域ノイズのカットおよび
アナログ波形等化される。帯域制限器３０でアナログ信
号によりＰＲ処理が行なわれ、Ａ／Ｄ変換器８によって
ディジタル信号に変換され、波形等化器１０によって高
精度に波形等化され、ビタビ復号器１８によって復号さ
れ、復調器１９によって復調され、ディスクコントロー
ラ２４へ取り込まれる。ＩＤ領域の復調信号は、ディス
クコントローラ２４によって記録時もしくは再生時のア
クセス時の制御に使用される。ＡＧＣ制御は、Ａ／Ｄ変
換器８によってディジタル信号に変換されたサンプル値
を用いて、ＶＧＡ６のゲインを調整することで行う。ま
た、Ａ／Ｄ変換器８によってディジタル信号に変換する
際の基準クロックであるサンプリングクロック１０１
は、ＰＬＬ制御部１６によって位相制御されており、再
生信号１０２に同期するように位相調整される。一方、
サーボ領域においては、サーボ位置決め検出部２５によ
って、ヘッドの位置情報が復調され、アクチュエータコ
ントローラ２６にシリンダ番号値、トラッキング誤差信
号値として取り込まれる。ＡＧＣ制御は、Ａ／Ｄ変換器
８によってディジタル信号に変換されたサンプル値を用
いて、ＶＧＡ６のゲインを調整することで行う。また、
Ａ／Ｄ変換器８によってディジタル信号に変換する際の
サンプリングクロック１０１は、ＰＬＬ制御器１６によ
って制御されている。アクセスを行う際には、ディスク
コントローラ２４の命令により、アクチュエータコント
ローラ２６を制御し、アクチュエータコントローラ２６
はサーボ位置決め検出器部からの出力信号を用いて移動
速度と移動トラック数とを計算し、この計算値に基づい
てアクチュエータドライバ２７を介してアクチュエータ
３を駆動し、磁気ヘッド２のポジショニング制御を行
う。
【００３６】本実施例では、ＰＲ等化を例に説明した
が、ＥＰＲ（Ｅｘｔｅｎｄｅｄ ＰＲ）やＥＥＰＲ（Ｅ
ｘｔｅｎｄｅｄ ＥＰＲ）に適用しても良い。ＥＰＲ等
化に適用する場合には、ＰＲ処理は（１＋Ｄ）回路と
（１＋Ｄ）回路とをシリーズに接続する構成とすること
ができる。
が、ＥＰＲ（Ｅｘｔｅｎｄｅｄ ＰＲ）やＥＥＰＲ（Ｅ
ｘｔｅｎｄｅｄ ＥＰＲ）に適用しても良い。ＥＰＲ等
化に適用する場合には、ＰＲ処理は（１＋Ｄ）回路と
（１＋Ｄ）回路とをシリーズに接続する構成とすること
ができる。
【００３７】本実施例によれば、Ａ／Ｄ変換器の前段の
アナログ信号においてＰＲ処理を行なうことによって、
帯域を狭くし、高い周波数領域においての雑音を低く抑
えることができ、再生信号のＳ／Ｎを高くできる。
アナログ信号においてＰＲ処理を行なうことによって、
帯域を狭くし、高い周波数領域においての雑音を低く抑
えることができ、再生信号のＳ／Ｎを高くできる。
【００３８】さらに、高速データ転送に対応するために
は、信号処理機能を１チップのＬＳＩに高集積すること
が不可欠である。この場合、アナログ回路とディジタル
回路とが混在することから、ディジタル回路などから発
生するノイズがアナログ性能を低下させてしまう問題が
有る。この問題を解決する方策として、Ａ／Ｄ変換器８
の差動入力型回路構成が有効ではあるが、入力信号がラ
ダー抵抗を通過するため、入力信号周波数が高いものに
は対処することが極めて困難となる。本実施例では、入
力信号周波数成分を従来方式に比べ大幅に低減できるた
め、高速データ転送にも対応でき、かつ、高精度サンプ
リングが実現できる。
は、信号処理機能を１チップのＬＳＩに高集積すること
が不可欠である。この場合、アナログ回路とディジタル
回路とが混在することから、ディジタル回路などから発
生するノイズがアナログ性能を低下させてしまう問題が
有る。この問題を解決する方策として、Ａ／Ｄ変換器８
の差動入力型回路構成が有効ではあるが、入力信号がラ
ダー抵抗を通過するため、入力信号周波数が高いものに
は対処することが極めて困難となる。本実施例では、入
力信号周波数成分を従来方式に比べ大幅に低減できるた
め、高速データ転送にも対応でき、かつ、高精度サンプ
リングが実現できる。
【００３９】上述した効果によりサンプリング誤差が低
減でき、その結果、Ｓ／Ｎ劣化度を大きく改善すること
が可能となる。
減でき、その結果、Ｓ／Ｎ劣化度を大きく改善すること
が可能となる。
【００４０】例えば、従来、６ビットで構成していたＡ
／Ｄ変換器を性能劣化を招かず、すなわち、有効ビット
を維持しつつ５ビットまたはそれ以下のビット数で構成
できる。この結果、回路規模、消費電力、チップサイズ
をそれぞれ低減でき、その効果は、極めて大きい。具体
的には、５ビットに構成すれば、図９に示すように、読
みだし部と、Ａ／Ｄ変換器と、波形等化部と、復号部
と、ＰＬＬ部と、ＡＧＣ制御部と、記録部とを少なくと
も１チップに集積可能となり、高速データ転送に対応で
きることになる。
／Ｄ変換器を性能劣化を招かず、すなわち、有効ビット
を維持しつつ５ビットまたはそれ以下のビット数で構成
できる。この結果、回路規模、消費電力、チップサイズ
をそれぞれ低減でき、その効果は、極めて大きい。具体
的には、５ビットに構成すれば、図９に示すように、読
みだし部と、Ａ／Ｄ変換器と、波形等化部と、復号部
と、ＰＬＬ部と、ＡＧＣ制御部と、記録部とを少なくと
も１チップに集積可能となり、高速データ転送に対応で
きることになる。
【００４１】つぎに、第２の実施例を図１０を参照して
説明する。
説明する。
【００４２】図１０は、第２の実施例の特徴を示す磁気
ディスク装置のブロック構成図を示している。第２の実
施例においては、Ａ／Ｄ変換器においてアナログ信号を
ディジタル値に変換する際に、Ａ／Ｄ変換器の前段にサ
ンプルホールド回路を備え、サンプルホールド回路によ
りＤＣ的なレベルにして、Ａ／Ｄ変換器におけるサンプ
リング誤差を極力小さくしている。
ディスク装置のブロック構成図を示している。第２の実
施例においては、Ａ／Ｄ変換器においてアナログ信号を
ディジタル値に変換する際に、Ａ／Ｄ変換器の前段にサ
ンプルホールド回路を備え、サンプルホールド回路によ
りＤＣ的なレベルにして、Ａ／Ｄ変換器におけるサンプ
リング誤差を極力小さくしている。
【００４３】図１０に示す構成において、図１に示す構
成と異なるのは、アクティブフィルタ７の出力をサンプ
リングクロックによってサンプル／ホールドを行なうた
めのサンプル／ホールド回路３１を有することであり、
また、Ａ／Ｄ変換器８の後段に、Ａ／Ｄ変換器８によっ
て変換されたディジタル信号のナイキスト等化を行うた
めにディジタルトランスバーサルフィルタの波形等化器
１０と、ＰＲ処理のため量子化出力の帯域制限を行うＰ
Ｒ処理器１１（［１＋Ｄ］回路で構成）とを有すること
である。
成と異なるのは、アクティブフィルタ７の出力をサンプ
リングクロックによってサンプル／ホールドを行なうた
めのサンプル／ホールド回路３１を有することであり、
また、Ａ／Ｄ変換器８の後段に、Ａ／Ｄ変換器８によっ
て変換されたディジタル信号のナイキスト等化を行うた
めにディジタルトランスバーサルフィルタの波形等化器
１０と、ＰＲ処理のため量子化出力の帯域制限を行うＰ
Ｒ処理器１１（［１＋Ｄ］回路で構成）とを有すること
である。
【００４４】図１１に、本実施例の差動型のサンプル／
ホールド回路３１と、Ａ／Ｄ変換器８とのブロック構成
図を示す。図１１に示すサンプル／ホールド回路３１
は、前述した第１の実施例における図３に示すようなサ
ンプル／ホールド回路を利用することができる。
ホールド回路３１と、Ａ／Ｄ変換器８とのブロック構成
図を示す。図１１に示すサンプル／ホールド回路３１
は、前述した第１の実施例における図３に示すようなサ
ンプル／ホールド回路を利用することができる。
【００４５】図１１において、Ａ／Ｄ変換器８は、たと
えば、４ビットのフラッシュ型でコンパレータ回路と、
エンコーダ／ラッチ回路とで構成している。すなわち、
１５個のコンパレータ回路の出力はエンコーダ／ラッチ
回路に入力され、４ビットのディジタル出力信号として
後段の波形等化器１０に送られる。本実施例では、コン
パレータ回路の前段にサンプル／ホールド回路３１を付
加することで、高周波の入力信号に対してもＡ／Ｄ変換
器におけるサンプリング誤差を極力小さくすることがで
きる。また、本実施例では、Ａ／Ｄ変換器８の入力周波
数は、サンプル／ホールド回路３１により、ＤＣ的なレ
ベルとなり、Ａ／Ｄ変換器８の高速サンプリングが容易
に実現できる。すなわち、サンプル／ホールド回路３１
を設けることで、Ａ／Ｄ変換器を差動型回路で構成で
き、耐ノイズ特性を向上させることができる。ここで、
回路間でのノイズ干渉を極力低減するためには、サンプ
ル／ホールド回路３１とＡ／Ｄ変換器８の電源端子との
グランド端子を共通として、他の回路ブロックと分離す
ることも大切である。
えば、４ビットのフラッシュ型でコンパレータ回路と、
エンコーダ／ラッチ回路とで構成している。すなわち、
１５個のコンパレータ回路の出力はエンコーダ／ラッチ
回路に入力され、４ビットのディジタル出力信号として
後段の波形等化器１０に送られる。本実施例では、コン
パレータ回路の前段にサンプル／ホールド回路３１を付
加することで、高周波の入力信号に対してもＡ／Ｄ変換
器におけるサンプリング誤差を極力小さくすることがで
きる。また、本実施例では、Ａ／Ｄ変換器８の入力周波
数は、サンプル／ホールド回路３１により、ＤＣ的なレ
ベルとなり、Ａ／Ｄ変換器８の高速サンプリングが容易
に実現できる。すなわち、サンプル／ホールド回路３１
を設けることで、Ａ／Ｄ変換器を差動型回路で構成で
き、耐ノイズ特性を向上させることができる。ここで、
回路間でのノイズ干渉を極力低減するためには、サンプ
ル／ホールド回路３１とＡ／Ｄ変換器８の電源端子との
グランド端子を共通として、他の回路ブロックと分離す
ることも大切である。
【００４６】図１２に、Ａ／Ｄ変換器のＡＣ特性の一つ
であるＳ／Ｎ劣化度の評価結果の一例を示す。図１２に
示すように、サンプル／ホールド回路３１をＡ／Ｄ変換
器の前段に備える場合と備えない場合とのＳ／Ｎ劣化度
を比較することにより、アナログ入力信号の入力周波数
に対するサンプル／ホールド機能の効果がわかる。図１
２においては、入力周波数をサンプリングクロックで規
格化している。また、変調符号としては８−９変換符号
を用いた例を示している。データ転送速度が８０Ｍビッ
ト／秒ではサンプリングクロックｆＣＬＫは９０ＭＨｚ
となり、アナログ入力信号の周波数は９ＭＨｚ〜４５Ｍ
Ｈｚの間で変化する。
であるＳ／Ｎ劣化度の評価結果の一例を示す。図１２に
示すように、サンプル／ホールド回路３１をＡ／Ｄ変換
器の前段に備える場合と備えない場合とのＳ／Ｎ劣化度
を比較することにより、アナログ入力信号の入力周波数
に対するサンプル／ホールド機能の効果がわかる。図１
２においては、入力周波数をサンプリングクロックで規
格化している。また、変調符号としては８−９変換符号
を用いた例を示している。データ転送速度が８０Ｍビッ
ト／秒ではサンプリングクロックｆＣＬＫは９０ＭＨｚ
となり、アナログ入力信号の周波数は９ＭＨｚ〜４５Ｍ
Ｈｚの間で変化する。
【００４７】図１２に示すように、Ａ／Ｄ変換器は、入
力周波数が高くなるのに従い、Ｓ／Ｎ劣化度は増大す
る。すなわち、ＡＣダイナミック精度は信号周波数が高
くなるほど低下し、有効ビット数が少なくなることにな
る。そこで、サンプル／ホールド回路を備えることで、
サンプリング誤差が低減でき、その結果、Ｓ／Ｎ劣化度
を大きく改善することが可能となる。サンプル／ホール
ド機能がある場合と、ない場合を比較すると、高周波入
力範囲である０．５ｆＣＬＫ（４５ＭＨｚに相当）のポ
イントでＳ／Ｎ劣化度は約半分に低減される。また、低
周波入力範囲である０．１２５ｆＣＬＫでも同様な効果
がある。すなわち、サンプル／ホールド回路３１を付加
することで、Ｓ／Ｎ劣化度を低く抑えることが可能とな
ることから、従来、サンプル／ホールド機能なしで、６
ビットで構成していたＡ／Ｄ変換器を性能劣化を招かず
に、５ビットまたはそれ以下のビット数に削減できる。
この結果、回路規模、消費電力、チップサイズをそれぞ
れ低減でき、さらには、高速データ転送を実現でき、そ
の効果は極めて大きい。
力周波数が高くなるのに従い、Ｓ／Ｎ劣化度は増大す
る。すなわち、ＡＣダイナミック精度は信号周波数が高
くなるほど低下し、有効ビット数が少なくなることにな
る。そこで、サンプル／ホールド回路を備えることで、
サンプリング誤差が低減でき、その結果、Ｓ／Ｎ劣化度
を大きく改善することが可能となる。サンプル／ホール
ド機能がある場合と、ない場合を比較すると、高周波入
力範囲である０．５ｆＣＬＫ（４５ＭＨｚに相当）のポ
イントでＳ／Ｎ劣化度は約半分に低減される。また、低
周波入力範囲である０．１２５ｆＣＬＫでも同様な効果
がある。すなわち、サンプル／ホールド回路３１を付加
することで、Ｓ／Ｎ劣化度を低く抑えることが可能とな
ることから、従来、サンプル／ホールド機能なしで、６
ビットで構成していたＡ／Ｄ変換器を性能劣化を招かず
に、５ビットまたはそれ以下のビット数に削減できる。
この結果、回路規模、消費電力、チップサイズをそれぞ
れ低減でき、さらには、高速データ転送を実現でき、そ
の効果は極めて大きい。
【００４８】本実施例においては、ＰＲ等化を例に説明
したが、ＥＰＲ（ＥｘｔｅｎｄｅｄＰＲ）やＥＥＰＲ
（Ｅｘｔｅｎｄｅｄ ＥＰＲ）に適用しても良い。ＥＰ
Ｒ等化に適用する場合には、ＰＲ処理器は（１＋Ｄ）回
路と（１＋Ｄ）回路とをシリーズに接続する構成をとる
ことができる。すなわち、ＰＲＭＬ信号処理方式、ＥＰ
ＲＭＬ信号処理方式、ＥＥＰＲＭＬ信号処理方式に応用
できる。
したが、ＥＰＲ（ＥｘｔｅｎｄｅｄＰＲ）やＥＥＰＲ
（Ｅｘｔｅｎｄｅｄ ＥＰＲ）に適用しても良い。ＥＰ
Ｒ等化に適用する場合には、ＰＲ処理器は（１＋Ｄ）回
路と（１＋Ｄ）回路とをシリーズに接続する構成をとる
ことができる。すなわち、ＰＲＭＬ信号処理方式、ＥＰ
ＲＭＬ信号処理方式、ＥＥＰＲＭＬ信号処理方式に応用
できる。
【００４９】また、図１３に示すように、第１の実施例
における帯域制限器３０と、第２の実施例におけるサン
プル／ホールド回路３１との両方を、Ａ／Ｄ変換器８の
前段に備えるようにしてもよい。これにより、さらに、
Ｓ／Ｎ劣化度を低く抑えることが可能となる。
における帯域制限器３０と、第２の実施例におけるサン
プル／ホールド回路３１との両方を、Ａ／Ｄ変換器８の
前段に備えるようにしてもよい。これにより、さらに、
Ｓ／Ｎ劣化度を低く抑えることが可能となる。
【００５０】図１４に、従来例と比較した場合の本発明
の低消費電力効果の一例をしめす。図１４において、従
来例としては、図１５に示す構成においてＡ／Ｄ変換
器、等化器、ビタビ復号器およびその他のディジタル回
路を６ビット構成とし、全体のパワーを１．００とした
ときの各ブロックにおけるパワー比を示している。ま
た、図１４において、図１に示す第１の実施例の構成に
おいては、従来技術と同じデータ転送速度にする場合
に、Ａ／Ｄ変換器（差動型）、等化器、ビタビ復号器お
よびその他のディジタル回路を５ビット構成としたとき
に、従来技術における構成の全体のパワーを１．００と
してそのパワー比をそれぞれ示している。さらに、図１
４において、図１０に示す第２の実施例の構成において
は、従来技術と同じデータ転送速度にする場合に、Ａ／
Ｄ変換器（差動型）、等化器、ビタビ復号器およびその
他のディジタル回路を４ビット構成としたときに、従来
技術における構成の全体のパワーを１．００としてその
パワー比をそれぞれ示している。
の低消費電力効果の一例をしめす。図１４において、従
来例としては、図１５に示す構成においてＡ／Ｄ変換
器、等化器、ビタビ復号器およびその他のディジタル回
路を６ビット構成とし、全体のパワーを１．００とした
ときの各ブロックにおけるパワー比を示している。ま
た、図１４において、図１に示す第１の実施例の構成に
おいては、従来技術と同じデータ転送速度にする場合
に、Ａ／Ｄ変換器（差動型）、等化器、ビタビ復号器お
よびその他のディジタル回路を５ビット構成としたとき
に、従来技術における構成の全体のパワーを１．００と
してそのパワー比をそれぞれ示している。さらに、図１
４において、図１０に示す第２の実施例の構成において
は、従来技術と同じデータ転送速度にする場合に、Ａ／
Ｄ変換器（差動型）、等化器、ビタビ復号器およびその
他のディジタル回路を４ビット構成としたときに、従来
技術における構成の全体のパワーを１．００としてその
パワー比をそれぞれ示している。
【００５１】従来例の消費電力を１．００とした場合に
比べ、本発明の第１の実施例では０．８５であり、約１
５％の削減が見込める。また、本発明の第２の実施例で
は、０．６５となり、約３５％の削減効果がある。さら
に、各実施例によれば、低消費電力化に伴いチップ面積
の削減効果もあり、最終的には、低コスト化が図られ
る。
比べ、本発明の第１の実施例では０．８５であり、約１
５％の削減が見込める。また、本発明の第２の実施例で
は、０．６５となり、約３５％の削減効果がある。さら
に、各実施例によれば、低消費電力化に伴いチップ面積
の削減効果もあり、最終的には、低コスト化が図られ
る。
【００５２】第１および第２の実施例によれば、Ａ／Ｄ
変換器の前段のアナログ信号でＰＲ処理を行なうことに
より、周波数帯域を低くできるため、高精度なデータサ
ンプリングが可能となり、高速データ転送に対応するこ
とができる。さらに、Ａ／Ｄ変換器を差動型構成とする
ことで、高精度なデータサンプリングが可能となり、Ａ
／Ｄ変換器のビット数を低減でき、波形等化部などの回
路規模も削減できることになる。すなわち、ビット数を
少なくすることにより、図９に示すように、少なくと
も、読み出し部と、Ａ／Ｄ変換器と、波形等化部と、復
号部と、ＰＬＬ部と、ＡＧＣ部と、記録部とを同一チッ
プ上に高集積可能となり、リード／ライト信号処理の高
速化、高精度化が実現できる。
変換器の前段のアナログ信号でＰＲ処理を行なうことに
より、周波数帯域を低くできるため、高精度なデータサ
ンプリングが可能となり、高速データ転送に対応するこ
とができる。さらに、Ａ／Ｄ変換器を差動型構成とする
ことで、高精度なデータサンプリングが可能となり、Ａ
／Ｄ変換器のビット数を低減でき、波形等化部などの回
路規模も削減できることになる。すなわち、ビット数を
少なくすることにより、図９に示すように、少なくと
も、読み出し部と、Ａ／Ｄ変換器と、波形等化部と、復
号部と、ＰＬＬ部と、ＡＧＣ部と、記録部とを同一チッ
プ上に高集積可能となり、リード／ライト信号処理の高
速化、高精度化が実現できる。
【００５３】また、第２の実施例によれば、Ａ／Ｄ変換
器の前段に、サンプル／ホ−ルド回路を設けることで、
高速データ転送に対応できる。さらに、サンプル／ホ−
ルド回路およびＡ／Ｄ変換器を差動型回路構成とするこ
とで、高精度なデータサンプリングが可能となる。その
結果、Ａ／Ｄ変換器のビット数を削減できることにな
る。
器の前段に、サンプル／ホ−ルド回路を設けることで、
高速データ転送に対応できる。さらに、サンプル／ホ−
ルド回路およびＡ／Ｄ変換器を差動型回路構成とするこ
とで、高精度なデータサンプリングが可能となる。その
結果、Ａ／Ｄ変換器のビット数を削減できることにな
る。
【００５４】また、各実施例によれば、高集積したＡ／
Ｄ変換器内蔵記録再生用半導体集積回路を構成でき、記
録再生装置の小型化、高速化、低電力化を図ることがで
きる。
Ｄ変換器内蔵記録再生用半導体集積回路を構成でき、記
録再生装置の小型化、高速化、低電力化を図ることがで
きる。
【００５５】
【発明の効果】本発明によれば、Ａ／Ｄ変換器を備える
再生回路またはＡ／Ｄ変換器内蔵記録再生用半導体集積
回路において、高精度にデータサンプリングを行なうこ
とができる。これにより、高速データ転送化、低消費電
力化、低コスト化を実現できる。
再生回路またはＡ／Ｄ変換器内蔵記録再生用半導体集積
回路において、高精度にデータサンプリングを行なうこ
とができる。これにより、高速データ転送化、低消費電
力化、低コスト化を実現できる。
【図１】第１の実施例における磁気ディスク装置のブロ
ック図。
ック図。
【図２】第１の実施例における差動型データサンプリン
グ回路構成図。
グ回路構成図。
【図３】第１の実施例における帯域制限器の回路構成
図。
図。
【図４】第１の実施例における帯域制限器の他の回路構
成図。
成図。
【図５】第１の実施例における再生信号の周波数特性を
示す説明図。
示す説明図。
【図６】第１の実施例における帯域制限器での信号波形
を示す説明図。
を示す説明図。
【図７】第１の実施例における波形等化器の回路構成
図。
図。
【図８】第１の実施例におけるアクティブフィルタのブ
ロック構成図。
ロック構成図。
【図９】第１の実施例における磁気ディスクのＬＳＩの
配置図。
配置図。
【図１０】第２の実施例における磁気ディスク装置のブ
ロック図。
ロック図。
【図１１】第２の実施例における差動型データサンプリ
ング回路構成図。
ング回路構成図。
【図１２】第２の実施例におけるＡ／Ｄ変換器のＡＣ特
性を示す説明図。
性を示す説明図。
【図１３】帯域制限器およびサンプル／ホールド回路を
備える場合の他の実施例の構成図。
備える場合の他の実施例の構成図。
【図１４】第１の実施例および第２の実施例における低
消費電力効果を示す説明図。
消費電力効果を示す説明図。
【図１５】従来における磁気ディスク装置のブロック
図。
図。
【図１６】従来における磁気ディスク装置のＬＳＩの配
置図。
置図。
１…磁気記録媒体、２…磁気ヘッド、３…アクチュエー
タ、４…プリアンプ、６…ＶＧＡ、７…アクティブフィ
ルタ、８…Ａ／Ｄ変換器、１０…波形等化器、１１…Ｐ
Ｒ処理器、３１…サンプル／ホールド回路、３０…帯域
制限器。
タ、４…プリアンプ、６…ＶＧＡ、７…アクティブフィ
ルタ、８…Ａ／Ｄ変換器、１０…波形等化器、１１…Ｐ
Ｒ処理器、３１…サンプル／ホールド回路、３０…帯域
制限器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 鈴村 伸太郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 宮沢 章一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 広岡 嗣喜 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内
Claims (5)
- 【請求項１】符号化されたデータが記録されている記録
媒体から信号を読み出す読み出し手段と、 前記読み出し手段により読み出された信号を、アナログ
信号においてＰＲ（Partial Response）処理を施すＰＲ
処理手段と、 前記ＰＲ処理手段により処理された信号を、基準クロッ
クのタイミングに基づいてディジタルデータに変換する
Ａ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたディジタルデータを
波形等化する波形等化手段と、 前記波形等化手段により波形等化されたディジタルデー
タを復号する復号手段と、 前記波形等化手段により等化されたディジタルデータに
基づいて前記基準クロックの生成を行なうＰＬＬ手段と
を有することを特徴とする復号回路。 - 【請求項２】請求項１において、前記ＰＲ処理手段は、
前記読み出し手段により読み出された信号を、前記基準
クロックに基づいて前記読み出し手段により読み出され
た信号より遅延させた信号と、前記読み出し手段により
読み出された信号とを加算することを特徴とする復号回
路。 - 【請求項３】データが記録されている記録媒体から信号
を読み出す読み出し手段と、 前記読み出し手段により読み出された信号を、前記基準
クロックに基づいてサンプルし、当該サンプルした信号
をホールドするサンプル／ホールド手段と、 前記サンプル／ホールド手段によりホールドされた信号
を、基準クロックのタイミングに基づいてディジタルデ
ータに変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたディジタルデータを
波形等化する波形等化手段と、 前記波形等化手段により波形等化されたディジタルデー
タについてＰＲ（Partial Response）処理を行ない、当
該ＰＲ処理されたディジタルデータを出力するＰＲ処理
手段と、 前記ＰＲ処理手段より出力されたディジタルデータを復
号する復号手段と、 前記波形等化手段により等化されたディジタルデータに
基づいて前記基準クロックの生成を行なうＰＬＬ手段と
を有することを特徴とする復号回路。 - 【請求項４】符号化されたデータが記録されている記録
媒体から信号を読み出す読み出し手段と、 前記読み出し手段により読み出された信号を、アナログ
信号においてＰＲ（Partial Response）処理を施すＰＲ
処理手段と、 前記ＰＲ処理手段により処理された信号を、基準クロッ
クのタイミングに基づいてディジタルデータに変換する
Ａ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたディジタルデータを
波形等化する波形等化手段と、 前記波形等化手段により波形等化されたディジタルデー
タをビタビ復号する復号手段と、 前記波形等化手段により等化されたディジタルデータに
基づいて前記基準クロックの生成を行なうＰＬＬ手段
と、 前記読み出し手段を制御する制御手段と、 前記復号手段により復号されたデータを出力する出力手
段とを有することを特徴とする再生装置。 - 【請求項５】符号化され、変調された信号を基準クロッ
クに基づいて復号化する復号方法であって、 符号化され、変調された信号を入力するステップと、 入力した信号を前記基準クロックに基づいて遅延させる
ステップと、 当該遅延させた信号と、前記入力した信号とをアナログ
信号として加算するステップと、 当該加算した信号を、前記基準クロックに基づいてディ
ジタル値に変換するステップと、 当該変換されたディジタル値に基づいてビタビ復号を行
なうステップとを有することを特徴とする復号方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6285206A JPH08147887A (ja) | 1994-11-18 | 1994-11-18 | 復号回路および再生装置 |
| KR1019950041596A KR100216890B1 (ko) | 1994-11-18 | 1995-11-16 | 복호회로 및 재생장치 |
| TW084112174A TW301742B (ja) | 1994-11-18 | 1995-11-16 | |
| US08/560,387 US5872666A (en) | 1994-11-18 | 1995-11-17 | Decoder circuitry with PRML signal processing for reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6285206A JPH08147887A (ja) | 1994-11-18 | 1994-11-18 | 復号回路および再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147887A true JPH08147887A (ja) | 1996-06-07 |
Family
ID=17688481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6285206A Pending JPH08147887A (ja) | 1994-11-18 | 1994-11-18 | 復号回路および再生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5872666A (ja) |
| JP (1) | JPH08147887A (ja) |
| KR (1) | KR100216890B1 (ja) |
| TW (1) | TW301742B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243218B1 (ko) * | 1997-07-10 | 2000-02-01 | 윤종용 | 데이터 복호장치와 그 방법 |
| US6266366B1 (en) | 1998-04-30 | 2001-07-24 | Mysticom Ltd. | Digital base-band receiver with pipeline processor |
| JP2999759B1 (ja) * | 1998-10-13 | 2000-01-17 | 松下電器産業株式会社 | デジタル再生信号処理装置 |
| JP2000298836A (ja) * | 1999-04-14 | 2000-10-24 | Sony Corp | ドライブ装置 |
| JP3486141B2 (ja) * | 1999-10-01 | 2004-01-13 | 松下電器産業株式会社 | デジタル再生信号処理装置 |
| US6522489B1 (en) | 1999-12-21 | 2003-02-18 | Texas Instruments Incorporated | Efficient analog-to-digital converter for digital systems |
| US6791776B2 (en) * | 2000-04-26 | 2004-09-14 | Hitachi, Ltd. | Apparatus for information recording and reproducing |
| JP4552312B2 (ja) * | 2000-11-17 | 2010-09-29 | ソニー株式会社 | 信号処理回路 |
| JP3692961B2 (ja) * | 2001-04-13 | 2005-09-07 | ソニー株式会社 | 磁気記録データ再生装置及び方法 |
| US7839594B2 (en) * | 2001-06-28 | 2010-11-23 | Stmicroelectronics, Inc. | Data-storage disk having few or no spin-up wedges and method for writing servo wedges onto the disk |
| US7830630B2 (en) | 2001-06-28 | 2010-11-09 | Stmicroelectronics, Inc. | Circuit and method for detecting the phase of a servo signal |
| US7027247B2 (en) * | 2001-06-28 | 2006-04-11 | Stmicroelectronics, Inc. | Servo circuit having a synchronous servo channel and method for synchronously recovering servo data |
| US7474235B2 (en) * | 2006-06-05 | 2009-01-06 | Mediatek Inc. | Automatic power control system for optical disc drive and method thereof |
| JP2008152824A (ja) * | 2006-12-14 | 2008-07-03 | Toshiba Corp | デジタルデータ復号装置およびデジタルデータ復号方法 |
| JP4683093B2 (ja) * | 2008-08-29 | 2011-05-11 | ソニー株式会社 | 情報処理装置、信号伝送方法、及び復号方法 |
| US8634491B2 (en) * | 2010-03-10 | 2014-01-21 | Rockstar Consortium USLP | Method and apparatus for reducing the contribution of noise to digitally sampled signals |
| US8786970B2 (en) | 2012-03-26 | 2014-07-22 | Seagate Technology Llc | Determining inter-track coherence using output signals from first and second tracks |
| US9378083B2 (en) | 2013-12-04 | 2016-06-28 | Seagate Technology Llc | Adaptive read error recovery for memory devices |
| US9397703B2 (en) * | 2013-12-04 | 2016-07-19 | Seagate Technology Llc | Adaptive read error recovery for memory devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付ｄａ変換器 |
| JPS61129913A (ja) * | 1984-11-28 | 1986-06-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルａｇｃ回路 |
| EP0316459B1 (en) * | 1987-11-13 | 1992-04-22 | International Business Machines Corporation | Fast timing acquisition for partial-response signalling |
| US5233482A (en) * | 1991-07-31 | 1993-08-03 | International Business Machines Corporation | Thermal asperity compensation for PRML data detection |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| US5563864A (en) * | 1993-12-24 | 1996-10-08 | Seiko Epson Corporation | Information recording and reproducing apparatus |
-
1994
- 1994-11-18 JP JP6285206A patent/JPH08147887A/ja active Pending
-
1995
- 1995-11-16 KR KR1019950041596A patent/KR100216890B1/ko not_active IP Right Cessation
- 1995-11-16 TW TW084112174A patent/TW301742B/zh active
- 1995-11-17 US US08/560,387 patent/US5872666A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216890B1 (ko) | 1999-10-01 |
| US5872666A (en) | 1999-02-16 |
| TW301742B (ja) | 1997-04-01 |
| KR960019085A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08147887A (ja) | 復号回路および再生装置 | |
| JP5524968B2 (ja) | 磁気記憶装置における低周波損失を低減するためのシステムおよび方法 | |
| US5459679A (en) | Real-time DC offset control and associated method | |
| US7286312B1 (en) | DC-offset compensation loops for magnetic recording system | |
| US6023383A (en) | Error estimation circuit and method for providing a read channel error signal | |
| US6101227A (en) | Detector and method for detecting defects in the magnetic media of a mass storage system | |
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| JP2000156047A (ja) | 読み出しチャネルフィルタ―のブ―ストを適応させるための方法と装置 | |
| US6301066B1 (en) | Storage device having internal and external recording circuits | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| US8638891B2 (en) | Channel architecture with multiple signal processing branches for a given physical channel | |
| JPS6254873A (ja) | 固定ヘツド型デイジタル磁気再生装置 | |
| US5995545A (en) | Signal reproducing method and apparatus | |
| US7345839B2 (en) | Signal processing in a disc drive | |
| US5546245A (en) | Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination | |
| US5923708A (en) | Decoding circuit for a read signal from a magnetic recording and reading system using partial response | |
| KR20030029896A (ko) | 정정신호를 얻기 위한 파형 등화기와 정보 재생장치 | |
| JPH05314654A (ja) | 磁気記録再生装置とその再生信号処理方法 | |
| US6275524B1 (en) | Apparatus and method for reducing the time required to acquire synchronization with an incoming data stream | |
| JPH05342513A (ja) | 磁気ディスク装置の復号方法 | |
| JPH0883403A (ja) | データ記録再生装置及びそのデータ再生方法 | |
| JP3158373B2 (ja) | 磁気再生装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPH1055622A (ja) | 自動利得制御回路及び方法 | |
| JPH11328609A (ja) | 再生信号増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |