JPS61129913A - デイジタルａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、サンプリングされたディジタル信号系列の
平均的なレベルを一定にするためのディジタルＡＧＣ回
路に関する。

［発明の技術的背景とその問題点１ アナログ信号に対するＡＧＣ（自動利＋Ｓお１１１１１
）回路は、一般に第１図のように構成されている。

すなわち、端子１に入力された信号は可変利得増幅器２
に与えられ、この増幅器２の出力は端子３に出力される
とともに、整流回路４および低域通過フィルタ５に順次
導かれてその平均レベルが検出される。低域通過フィル
タ５の出力は増幅器２に利得制御信号として供給され、
増幅器２の出力信号の平均レベルが大きいときは利得を
下げ、平均レベルが小さいときは利得を上げることによ
り、その出力信号の平均レベルを一定化する。

ところで、近年ディジタル信号処理技術の発展により変
復調装置を含む種々の通信装置がディジタル回路で構成
されるようになり、ＡＧＣ回路としてもディジタル信号
系列の平均的なレベルを一定化するディジタルＡＧＣ回
路の必要性が増加してきた。

例えば電話回線を介してデータを伝送するモデム装置で
は、帯域０．３〜３．４ｋＨｚの変調信号をＡ／Ｄ変換
した後、利得制御をかける目的でディジタルＡＧＣ回路
が使用される。

ディジタルＡＧＣ回路は、基本的には第１図に示したア
ナログＡＧＣ回路の各要素をディジタル回路により構成
することで実現できる。しかし扱う信号周波数が高くな
ってくると、このようなディジタルＡＧＣ回路では安定
・良好な動作が期待できなくなる。

ディジタル信号系列がアナログ信号と最も異なる点は、
サンプリングされた信号系列であるためサンプリング周
波数の整数倍で繰返すスペクトルを有することである。

０−ｆｆｉを通過帯域とする低域通過フィルタは、アナ
ログフィルタでは第２図（ａ）に示す周波数特性を持つ
。一方、サンプリング周波数ｆｓで処理されたディジタ
ル低域通過フィルタは、同図（ｂ）に示すようにｆｓな
る周波数で繰返す通過帯域を持つフィルタとなる。

今、信号周波数がｆｓ／２１ｊ、下であれば、この繰返
しスペクトルのの影響は全くない。ところが、信号の処
理過程でｆｓより高い信号スペクトルが生じるときは、
この折返しスペクトルの影響が無視できなくなる。

第１図において整流回路４と低域通過フィルタ５は、出
力信号の平均的なレベルを検出するためのものである。

例えば低域通過フィルタ５からは入力信号がａｔ）　−
Ｃ０３（２７ｒｆｌ）＋φ）なる正弦波のとき、その絶
対［１ａｐｌに比例した直流信号が出力されることが必
要であるが、この出力が変動するとただちに端子３への
出力信号の変動を引起こす。また、このａ　ｐ　−ｃｏ
ｓ　（２ｙｒ　ｆ　ｐ＋φ）なる信号が入力されたとき
の整流回路４の出力信号は、第３図（ａ）に示すように
零周波数と２ｆｐの整数倍のところに線スペクトル成分
を有する。

この２ｆｌ）の整数倍の成分すなわち高調波成分は利得
制御に不要な成分であるが、、これは低域通過フィルタ
５によって除去できる。このようにアナログＡＧＣ回路
においては、信号周波数に関係なく安定なＡＧＣ動作が
得られる。

また、ディジタルＡＧＣ回路においても例えば電話回線
用モデムに使用されるものでは、信号帯域が低くサンプ
リング周波数を信号帯域に対して十分高くとることがで
きるので、整流回路で生成された高調波成分がディジタ
ル低域通過フィルタの通過帯域へ漏れ込む量を実用上十
分な程度に小さく抑圧することができる。

ところが、例えば無線通信で高速ビットレートの伝送を
行なう場合に扱われる信号の周波数は電話回線用モデム
とは比較にならない程高く、このような高周波の信号に
対しては現在の技術水準ではＡ／Ｄ変換器の制約から信
号帯域の２倍の周波数よりはるから高い周波数でサンプ
リングすることは困難であり、またできたとしても大き
なコスト的負担を余儀なくされる。仮に信号帯域の２〜
４倍程度といった比較的低い周波数でサンプリングした
場合は、整流回路で生成された高調波成分のうちｆｓ　
／２以上の成分が無視できなくなり、この成分が前述し
たディジタル低域通過フィルタの繰返し領域の帯域内に
漏れ込んでフィルタ出力の変動を起こし、ＡＧＣ回路と
しての動作が極めて不安定なものとなってしまう。

［発明の目的］ この発明の目的は、サンプリング周波数を十分に高くで
きないような高い周波数のディジタル信号系列に対して
も出力信号のレベル変動のない安定な動作が得られるＡ
ＧＣ回路を提供することにある。

Ｅ発明の緊要］ この発明のディジタルＡＧＣ回路は、サンプリングされ
たディジタル信号系列を入力とする可変利得回路の入力
または出力信号系列の平均的なレベルを検出するための
レベル検出手段を、可変利得回路の入力または出力信号
系列を２乗する２乗回路と、この２乗回路の出力から直
流成分を抽出するディジタル低域通過フィルタとにより
構成したことを特徴としている。

すなわち、従来のＡＧＣ回路のように信号の絶対値を検
出する代わりに２乗に比例した信号を取出し、これをデ
ィジタル低域通過フィルタを通してレベル検出信号とす
るものである。

［発明の効果Ｊ この発明によれば、２乗回路の出力に現われる信号のう
ち利得制御に必要な入力または出力信号系列の平均的な
レベルに対応した直流成分以外の高周波成分としては、
可変利得回路に入力される信号系列の基本波周波数の２
倍の周波数のスペクトルのみである。従って、ディジタ
ル低域通過フィルタの遮断周波数を入力ディジタル信号
系列のサンプリング周波数に対して適当に選ぶことによ
り、この高調波成分がディジタル低域通過フィルタの帯
域内に漏れ込むのを防ぐことができるので、出力信号系
列のレベル変動のない安定なＡＧＣ動作を得ることが可
能である。

また、この発明によれば信号Ｗｉ域に対しサンプリング
周波数を極端に高くする必要がなくなるので、信号周波
数が高い場合でもＡ　、／　Ｄ変換器として比較的低速
動作の安価なものを用いることができる。

［発明の寅ＭｔＡ１ 第４図はこの発明の一実施例に係わるディジタルＡＧＣ
回路の構成を示すものである。図において、端子１１に
は適当な周波数でサンプリングされたディジタル信号系
列が入力される。このディジタル信号系列は可変利得回
路としてのディジタル乗算器１４に入力され、ここで利
得メモリ１８から与えられる利４！＃値を乗ｗｉ数とし
て乗じられた後、出力信号系列として端子１３に導かれ
るとともに、２東回路１４に供給される。２東回路１４
は出力信号系列を′２乗演譚するディジタル演算回路で
、この出力はディジタル低域通過フィルタ１５に与えら
れる。この低域通過フィルタ１５は出力信号系列の平均
的なレベルに対応した直流成分を抽出するものである。

今、端子１１に入力されるディジタル信号系列の周波数
がｆ　１ｎ　−ｆ　ａ＋ａｘで、かつそのサンプリング
周波数ｆｓがｆｓ　ｙ’２−ｆｍａＸ−ｆｉｉｎとなる
ように設定されているとすると、２東回路１４の出力信
号は２ｆｍｉｎ以下には直流成分以外の線スペクトルを
有し・ない。第３図（ｂ）はこの様子を示すもので、ｆ
’ｐｆｆｉ原信号の周波数であるとすると、第３図（ａ
）のＭ流回路出力の場合は２ｆｐの整数倍のところに多
数のスペクトルが現われるのに対し、第３図（ｂ）では
零周ｉｌ数以外の線スペクトルが現われるのは２ｆｐの
ところのみである。従ってディジタル低域通過フィルタ
１５の遮断周波数を２ｆｍｉｎに対して十分に低くとれ
ば、このフィルタ１５によって出力信号系列の平均的な
レベルに対応した直流成分以外の不要な高周波成分を除
去することができる。

こうして２東回路１４およびディジタル低域通過フィル
タ１５からなるレベル検出手段により得られたレベル検
出出力はディジタル減算器１６に供給され、ここで基準
レベル信号ｒｅｆから差引かれる。この減算器１６から
出力−される差信号は利得制御信号としてディジタル加
算器１７に供給され、前記利得メモリ１８に記憶されて
いる利得値と加算される。この加算器１７の出力は利得
メモリ１８に新たな利得値として与えられる。利得メモ
リ１８は記憶した利得値を端子１１に入力されるディジ
タル信号系列の次のサンプリング時点で乗算器１２に出
力する。このようにして各サンプリング時点毎に乗算器
１２に与えられる利得値は修正され、入力されるディジ
タル信号系列に対する利得制御が行なわれる。

ここで、端子１３に出力されるディジタル信号系列のレ
ベルが基準レベルより大きいとき、低域通過フィルタ１
５の出力はＭ＊レベル信号ｒｅｆより大きくなるので、
減算器１６は負の信号を出力する。従って利得メモリ１
８内の利得値は加算器１７を介して大きざを減じられ、
これが次のサンプリング時点で入力のディジタル信号系
列に乗じられることにより出力のディジタル信号系列の
レベルは小さくなる。また逆に出力のディジタル信号系
列のレベルが基準レベルより小さいときは、同様にして
乗算器１２に与えられる利得値は大きくなるように修正
されるので、出力のディジタル信号系列のレベルは小さ
くなる。このようにして出力のディジタル信号系列は基
準レベル信＠ｒｅｆで定まる一定のレベルに収束する。

このように出力のディジタル信号系列が一定レベルに収
束した後でも、ディジタル低域通過フィルタ１５の出力
には前述のように原信号の高調波成分の影響が含まれな
いので、端子１３に出力されるディジタル信号系列に高
調波成分に起因するレベル変動が生じることはない。

第５図はこの発明の他の実施例を示すもので、第４図の
実施例がクローズトループによる利得制御を行なってい
るのに対し、この実施例ではオーブンループによる利得
制御を用いている。

すなわち、端子１１に入力されるディジタル信号系列は
乗算器１２に入力されるとともに、２上回路１４および
ディジタル低域通過フィルタ１５に順次供給され、その
平均的なレベルが前記と同様にして検出される。このレ
ベル検出出力は利得発生回路１９に供給され、利得発生
回路１９はこれに基き端子１１に入力されるディジタル
信号系列のレベルが小さいときは大きな利得値を、また
ディジタル信号系列のレベルが大きいときは小さな利得
値をディジタル乗算器１２に供給する。こうして前記実
施例と同様に安定なＡＧＣ動作を行なう、ことができる
。

以上説明したように、この発明によれば入力されるディ
ジタル信号系列が比較的低い周波数でサンプリングされ
た系列であっても、その高調波成分の折返しの影響によ
る出力信号系列のレベル変動のない安定なディジタルＡ
ＧＣ回路を提供することができる。待に信号帯域が例え
ば１００ｋＨ２以上と高く、従ってサンプリング周波数
を信号帯域の２倍より十分に高くすることがＡ／Ｄ変換
器の構成上困難かもしくは大幅なコストの上昇を沼く場
合、この発明のＡＧＣ回路では入力されるディジタル信
号系列のサンプリング周波数が２倍〜４倍程度と低くと
も、十分安定なＡＧＣ動作が得られるのでＡ／Ｄ変換器
に対する要求を大きく緩和できることになり、その効果
は大きい。

なお、この発明は上記実施例に限定されるものではなく
、要旨を逸脱しない範囲で種々変形実施が可能であり、
例えば第４図の実施例における減算器１６は単に２人力
のレベルの大小関係を判定する比較器に置換えることが
できる。この場合、加算器１７には利得メモリ１８内の
利得値を増加させるか減少させるかを示す信号のみが送
られることになるが、ＡＧＣ回路の動作の木賃に影響を
与えることはなく、前記実施例と同様な効果が得られる
。

【図面の簡単な説明】

第１図は従来のアナログＡＧＣ回路の構成を示す図、第
２図（ａ）（ｂ）はアナログ低域通過フィルタの出力信
号とディジタル低域通過フィルタの出力信号の周波数ス
ペクトルを比較して示す図、第３図（ａ）（ｂ）はディ
ジタル信号入力に対する整流回路および２乗回路の各出
力信号の周波数スペクトルを比較して示す図、第４図は
この発明の一実施例のディジタルＡＧＣ回路の構成を示
す図、第５図はこの発明の他の実施例のＡＧＣ回路の構
成を示す図である。 １１・・・入力端子、１２・・・ディジタル乗算器（可
変利得回路）、１３・・・出力端子、１４・・・２乗回
路、１５・・・ディジタル低域通過フィルタ、１６・・
・ディジタル減算器、１７・・・ディジタル加算器、１
８・・・利得メモリ、１９・・・利得発生回路。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 ０　　　２ｆＰ　　　　　　　　　　　　　　　　　　
ｆ筒４ｒＡ

Claims (2)

【特許請求の範囲】
1. （１）サンプリングされたディジタル信号系列を入力と
   する可変利得回路と、この可変利得回路の入力または出
   力信号系列の平均的なレベルを検出するレベル検出手段
   と、このレベル検出手段の出力に基いて前記可変利得回
   路の利得を制御して前記可変利得回路の出力のディジタ
   ル信号系列の平均的なレベルを一定化する利得制御手段
   とからなるディジタルＡＧＣ回路において、前記レベル
   検出手段は前記可変利得回路の入力または出力信号系列
   を２乗する２乗回路と、この２乗回路の出力から直流成
   分を抽出する低域通過フィルタとから構成されているこ
   とを特徴とするディジタルＡＧＣ回路。
2. （２）レベル検出手段は可変利得回路の出力信号系列を
   入力とするものであり、利得制御手段はレベル検出手段
   の出力信号と基準レベル信号との差が最小となる方向に
   可変利得回路の利得を制御するものであることを特徴と
   する特許請求の範囲第１項記載のディジタルＡＧＣ回路
   。