JPH0883403A - データ記録再生装置及びそのデータ再生方法 - Google Patents
データ記録再生装置及びそのデータ再生方法Info
- Publication number
- JPH0883403A JPH0883403A JP21724494A JP21724494A JPH0883403A JP H0883403 A JPH0883403 A JP H0883403A JP 21724494 A JP21724494 A JP 21724494A JP 21724494 A JP21724494 A JP 21724494A JP H0883403 A JPH0883403 A JP H0883403A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- conversion circuit
- head
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】上下非対称性のあるＭＲヘッド等のヘッドを使
用したデータ記録再生装置において、上下非対称性に伴
う誤差を補正してリードエラーの発生率を低下させるこ
とにある。 【構成】ＰＲＭＬ方式のデータ再生チャネルに使用され
るフラッシュ型Ａ／Ｄ変換回路において、基準電圧の中
心電圧レベルを調整するための調整回路１１が設けられ
ている。この調整回路１１の調整により、入力信号であ
るＭＲヘッドからのアナログリードデータＡＲＤに上下
非対称が存在している場合に、上下非対称に伴うサンプ
リングビットの誤差を補正し、結果的に正確なディジタ
ルデータＤＲＤを得ることができる。
用したデータ記録再生装置において、上下非対称性に伴
う誤差を補正してリードエラーの発生率を低下させるこ
とにある。 【構成】ＰＲＭＬ方式のデータ再生チャネルに使用され
るフラッシュ型Ａ／Ｄ変換回路において、基準電圧の中
心電圧レベルを調整するための調整回路１１が設けられ
ている。この調整回路１１の調整により、入力信号であ
るＭＲヘッドからのアナログリードデータＡＲＤに上下
非対称が存在している場合に、上下非対称に伴うサンプ
リングビットの誤差を補正し、結果的に正確なディジタ
ルデータＤＲＤを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば磁気ディスク装
置に使用し、特にＭＲヘッドとＰＲＭＬ方式のデータ再
生方式を採用したデータ記録再生装置に関する。
置に使用し、特にＭＲヘッドとＰＲＭＬ方式のデータ再
生方式を採用したデータ記録再生装置に関する。
【０００２】
【従来の技術】近年、特にハードディスク装置（ＨＤ
Ｄ）等の磁気ディスク装置は、記憶容量の大容量化に伴
って、ディスクに記録するデータの高記録密度化が図ら
れている。この高記録密度化を実現する技術として、Ｐ
ＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式と呼ばれるデータ
再生系の信号処理技術がある。
Ｄ）等の磁気ディスク装置は、記憶容量の大容量化に伴
って、ディスクに記録するデータの高記録密度化が図ら
れている。この高記録密度化を実現する技術として、Ｐ
ＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式と呼ばれるデータ
再生系の信号処理技術がある。
【０００３】ＰＲＭＬ方式は、ＰＲ（Ｐａｒｔｉａｌ
Ｒｅｓｐｏｎｓｅ）波形等化方式とＭＬ（最尤）復号化
方式とを組合わせたデータ再生方式であり、従来周知の
ピーク検出方式と比較してＳ／Ｎ特性が優れている。
Ｒｅｓｐｏｎｓｅ）波形等化方式とＭＬ（最尤）復号化
方式とを組合わせたデータ再生方式であり、従来周知の
ピーク検出方式と比較してＳ／Ｎ特性が優れている。
【０００４】ＰＲＭＬ方式のデータ再生装置は、ＨＤＤ
に適用した場合に、ヘッドから読出されたアナログ信号
（リードデータ）を自動ゲイン制御アンプ（ＡＧＣアン
プ）からなるプリアンプにより増幅し、ローパスフィル
タ（ＬＰＦ）を介してＡ／Ｄ変換回路によりディジタル
データに変換する。このディジタルデータをＰＲ波形等
化回路（ＰＲイコライザ）により等化し、ビタビ（ｖｉ
ｔｅｒｂｉ）デコーダにより復号化処理を実行する。
に適用した場合に、ヘッドから読出されたアナログ信号
（リードデータ）を自動ゲイン制御アンプ（ＡＧＣアン
プ）からなるプリアンプにより増幅し、ローパスフィル
タ（ＬＰＦ）を介してＡ／Ｄ変換回路によりディジタル
データに変換する。このディジタルデータをＰＲ波形等
化回路（ＰＲイコライザ）により等化し、ビタビ（ｖｉ
ｔｅｒｂｉ）デコーダにより復号化処理を実行する。
【０００５】Ａ／Ｄ変換回路としては、通常では高速性
が優れている６ビットのフラッシュ型（並列型）が使用
されている。フラッシュ型Ａ／Ｄ変換回路は、図５に示
すように、基準抵抗Ｒ０〜Ｒ６３の両端にフルスケール
の基準電圧Ｖreが供給されており、６４個のコンパレー
タＣ０〜Ｃ６３により等分割された基準電圧Ｖreとアナ
ログ入力信号（アナログリードデータＡＲＤ）とを比較
する。さらに、各コンパレータＣ０〜Ｃ６３の出力であ
るサンプリングビットをエンコーダ１０により符号化
し、６ビット（ＢＩＴ０〜５）のディジタルリードデー
タＤＲＤに変換する。
が優れている６ビットのフラッシュ型（並列型）が使用
されている。フラッシュ型Ａ／Ｄ変換回路は、図５に示
すように、基準抵抗Ｒ０〜Ｒ６３の両端にフルスケール
の基準電圧Ｖreが供給されており、６４個のコンパレー
タＣ０〜Ｃ６３により等分割された基準電圧Ｖreとアナ
ログ入力信号（アナログリードデータＡＲＤ）とを比較
する。さらに、各コンパレータＣ０〜Ｃ６３の出力であ
るサンプリングビットをエンコーダ１０により符号化
し、６ビット（ＢＩＴ０〜５）のディジタルリードデー
タＤＲＤに変換する。
【０００６】一方、記録媒体（ディスク）からデータを
読出すためのヘッドとして、ＭＲ（ｍａｇｎｅｔｏｒｅ
ｓｉｓｔｉｖｅ）型と呼ばれる磁気抵抗型ヘッド（以下
ＭＲヘッドと称する）が注目されている。ＭＲヘッド
は、従来の誘導型（インダクティブ）ヘッドと比較して
Ｓ／Ｎ特性が優れているため、ＰＲＭＬ方式の信号処理
技術と共に、データの高記録密度化を実現できる。ＭＲ
ヘッドはデータ読出し専用であるため、ＨＤＤではデー
タ書込み用の薄膜ヘッドとＭＲヘッドとを組合わせた複
合型ヘッドが使用される。
読出すためのヘッドとして、ＭＲ（ｍａｇｎｅｔｏｒｅ
ｓｉｓｔｉｖｅ）型と呼ばれる磁気抵抗型ヘッド（以下
ＭＲヘッドと称する）が注目されている。ＭＲヘッド
は、従来の誘導型（インダクティブ）ヘッドと比較して
Ｓ／Ｎ特性が優れているため、ＰＲＭＬ方式の信号処理
技術と共に、データの高記録密度化を実現できる。ＭＲ
ヘッドはデータ読出し専用であるため、ＨＤＤではデー
タ書込み用の薄膜ヘッドとＭＲヘッドとを組合わせた複
合型ヘッドが使用される。
【０００７】ここで、図３と図４はＭＲヘッドの出力特
性を示す図である。各図（Ａ）は連続した孤立波形図で
あり、各図（Ｂ）は孤立波形を重ね合わせた波形図であ
る。図３（Ｂ）に示すように、ＭＲヘッドは、出力レベ
ルの正負レベル範囲において、上下非対称になることが
周知である。具体例として、サンプルポイント（９）で
の正側レベルが「１．０」であるのに対して、サンプル
ポイント（１１）での負側レベルが「０．９」になるよ
うな上下非対称性を示す。
性を示す図である。各図（Ａ）は連続した孤立波形図で
あり、各図（Ｂ）は孤立波形を重ね合わせた波形図であ
る。図３（Ｂ）に示すように、ＭＲヘッドは、出力レベ
ルの正負レベル範囲において、上下非対称になることが
周知である。具体例として、サンプルポイント（９）で
の正側レベルが「１．０」であるのに対して、サンプル
ポイント（１１）での負側レベルが「０．９」になるよ
うな上下非対称性を示す。
【０００８】ＰＲＭＬ方式のデータ再生装置では、ＭＲ
ヘッドから出力されたリード信号の振幅値をサンプリン
グし、ディジタルデータに変換する方式であるため、上
下のサンプリング値の誤差がリードデータのエラーの要
因となる可能性が高くなる。これに対して、従来周知の
ピーク検出方式ではリード信号のピーク位置の検出に基
づく方式であるため、ＭＲヘッドの上下非対称性はそれ
ほど大きな問題にはなっていない。
ヘッドから出力されたリード信号の振幅値をサンプリン
グし、ディジタルデータに変換する方式であるため、上
下のサンプリング値の誤差がリードデータのエラーの要
因となる可能性が高くなる。これに対して、従来周知の
ピーク検出方式ではリード信号のピーク位置の検出に基
づく方式であるため、ＭＲヘッドの上下非対称性はそれ
ほど大きな問題にはなっていない。
【０００９】
【発明が解決しようとする課題】ＨＤＤ等のデータ記録
再生装置では、ＰＲＭＬ方式のデータ再生装置とＭＲヘ
ッドを適用することにより、データの高記録密度化が可
能である。しかしながら、前記のようにＭＲヘッドには
上下非対称性があるため、リード信号の振幅値をサンプ
リングするＰＲＭＬ方式のデータ再生装置ではリードエ
ラーの発生要因となる。
再生装置では、ＰＲＭＬ方式のデータ再生装置とＭＲヘ
ッドを適用することにより、データの高記録密度化が可
能である。しかしながら、前記のようにＭＲヘッドには
上下非対称性があるため、リード信号の振幅値をサンプ
リングするＰＲＭＬ方式のデータ再生装置ではリードエ
ラーの発生要因となる。
【００１０】本発明の目的は、上下非対称性のあるＭＲ
ヘッド等のヘッドを使用したデータ記録再生装置におい
て、上下非対称性に伴う誤差を補正してリードエラーの
発生率を低下させることにある。
ヘッド等のヘッドを使用したデータ記録再生装置におい
て、上下非対称性に伴う誤差を補正してリードエラーの
発生率を低下させることにある。
【００１１】
【課題を解決するための手段】本発明は、上下非対称性
を有するＭＲヘッド等のヘッドとＰＲＭＬ方式のデータ
再生チャネルを備えたデータ記録再生装置において、基
準電圧の中心電圧レベルを調整可能なフラッシュ型Ａ／
Ｄ変換回路を有する装置である。このフラッシュ型Ａ／
Ｄ変換回路は、ヘッドにより読出されたアナログのリー
ドデータを所定ビット数からなるディジタルデータに変
換する。
を有するＭＲヘッド等のヘッドとＰＲＭＬ方式のデータ
再生チャネルを備えたデータ記録再生装置において、基
準電圧の中心電圧レベルを調整可能なフラッシュ型Ａ／
Ｄ変換回路を有する装置である。このフラッシュ型Ａ／
Ｄ変換回路は、ヘッドにより読出されたアナログのリー
ドデータを所定ビット数からなるディジタルデータに変
換する。
【００１２】
【作用】本発明では、ヘッドにより読出されたアナログ
のリードデータには、正負レベルに誤差が発生する上下
非対称が存在する。この上下非対称のリードデータをフ
ラッシュ型Ａ／Ｄ変換回路によりディジタルデータに変
換するときに、正負レベルに誤差に従って基準電圧の中
心電圧レベルを調整することにより、ディジタルデータ
の誤差を補正する。したがって、リードデータに上下非
対称が存在しても、正確なディジタルデータを得ること
ができる。
のリードデータには、正負レベルに誤差が発生する上下
非対称が存在する。この上下非対称のリードデータをフ
ラッシュ型Ａ／Ｄ変換回路によりディジタルデータに変
換するときに、正負レベルに誤差に従って基準電圧の中
心電圧レベルを調整することにより、ディジタルデータ
の誤差を補正する。したがって、リードデータに上下非
対称が存在しても、正確なディジタルデータを得ること
ができる。
【００１３】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は同実施例に係わるＰＲＭＬ方式のデータ再生
チャネルに使用されるフラッシュ型Ａ／Ｄ変換回路の構
成を示す回路図、図２は同実施例に係わるＰＲＭＬ方式
のデータ再生チャネルの要部を示すブロック図である。 （ＰＲＭＬ方式のデータ再生チャネルの構成）同実施例
では、記録媒体としてディスクを有し、このディスクか
らデータを読出す読出し専用のＭＲヘッドを使用したＨ
ＤＤにおいて、データ記録再生回路系に、ＰＲＭＬ方式
のデータ再生チャネルを使用した場合を想定する。
る。図１は同実施例に係わるＰＲＭＬ方式のデータ再生
チャネルに使用されるフラッシュ型Ａ／Ｄ変換回路の構
成を示す回路図、図２は同実施例に係わるＰＲＭＬ方式
のデータ再生チャネルの要部を示すブロック図である。 （ＰＲＭＬ方式のデータ再生チャネルの構成）同実施例
では、記録媒体としてディスクを有し、このディスクか
らデータを読出す読出し専用のＭＲヘッドを使用したＨ
ＤＤにおいて、データ記録再生回路系に、ＰＲＭＬ方式
のデータ再生チャネルを使用した場合を想定する。
【００１４】ＰＲＭＬ方式のデータ再生チャネルは、図
２に示すように、自動ゲイン制御アンプ（ＡＧＣアン
プ）２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄ変換回
路４、ＰＲ波形等化回路（ＰＲイコライザ）５およびデ
コーダ６を備えている。
２に示すように、自動ゲイン制御アンプ（ＡＧＣアン
プ）２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄ変換回
路４、ＰＲ波形等化回路（ＰＲイコライザ）５およびデ
コーダ６を備えている。
【００１５】ＡＧＣアンプ２は、ゲイン制御回路８から
与えられるゲイン制御量に応じて、ＭＲヘッド１から出
力されたアナログ信号であるアナログリードデータＡＲ
Ｄの振幅を増幅する。ゲイン制御回路８は、ＰＲイコラ
イザ５から出力される出力データに基づいて、ＡＧＣア
ンプ２の出力振幅が一定になるようにゲイン制御量を出
力する。具体的には、ゲイン制御回路８は、ＰＲイコラ
イザ５からの出力データにより、ディスク上のトラック
間に発生する振幅差を検出し、この振幅差を無くすよう
なゲイン制御量を求める。ＬＰＦ３は、ＭＲヘッド１か
ら出力されたアナログ信号から高周波ノイズを除去する
ためのフィルタである。
与えられるゲイン制御量に応じて、ＭＲヘッド１から出
力されたアナログ信号であるアナログリードデータＡＲ
Ｄの振幅を増幅する。ゲイン制御回路８は、ＰＲイコラ
イザ５から出力される出力データに基づいて、ＡＧＣア
ンプ２の出力振幅が一定になるようにゲイン制御量を出
力する。具体的には、ゲイン制御回路８は、ＰＲイコラ
イザ５からの出力データにより、ディスク上のトラック
間に発生する振幅差を検出し、この振幅差を無くすよう
なゲイン制御量を求める。ＬＰＦ３は、ＭＲヘッド１か
ら出力されたアナログ信号から高周波ノイズを除去する
ためのフィルタである。
【００１６】Ａ／Ｄ変換回路４は、本発明の要旨となる
構成要素であり、後述するようにフラッシュ型（並列
型）Ａ／Ｄ変換回路を基本構成とし、基準電圧の中心電
圧レベルを調整する調整回路１１を備えている（図１を
参照）。Ａ／Ｄ変換回路４は、ＬＰＦ３から出力される
アナログ信号をディジタルデータに変換する。
構成要素であり、後述するようにフラッシュ型（並列
型）Ａ／Ｄ変換回路を基本構成とし、基準電圧の中心電
圧レベルを調整する調整回路１１を備えている（図１を
参照）。Ａ／Ｄ変換回路４は、ＬＰＦ３から出力される
アナログ信号をディジタルデータに変換する。
【００１７】ＰＲイコライザ５は、ＰＲ（Ｐａｒｔｉａ
ｌ Ｒｅｓｐｏｎｓｅ）特性（符号間干渉）を与えるＰ
Ｒ波形等化処理を実行するディジタルフィルタである。
デコーダ６は、ＭＬ（最尤）復号化方式の呼ばれるビタ
ビ（ｖｉｔｅｒｂｉ）復号化回路である。ビタビ（ｖｉ
ｔｅｒｂｉ）復号化回路は、ビタビ・アルゴリズムに基
づいて、ＰＲ等化されたコードデータから最尤のデータ
系列を検出する最尤推定復号化回路である。
ｌ Ｒｅｓｐｏｎｓｅ）特性（符号間干渉）を与えるＰ
Ｒ波形等化処理を実行するディジタルフィルタである。
デコーダ６は、ＭＬ（最尤）復号化方式の呼ばれるビタ
ビ（ｖｉｔｅｒｂｉ）復号化回路である。ビタビ（ｖｉ
ｔｅｒｂｉ）復号化回路は、ビタビ・アルゴリズムに基
づいて、ＰＲ等化されたコードデータから最尤のデータ
系列を検出する最尤推定復号化回路である。
【００１８】Ａ／Ｄ変換回路４は、オフセット制御回路
７により入力オフセット量が無くなるように基準電圧を
制御されている。オフセット制御回路７は、ＰＲイコラ
イザ５からの出力データに基づいて、Ａ／Ｄ変換回路４
の入力オフセット量を検出し、この検出量を取り除くよ
うに基準電圧を制御する。入力オフセット量とは、基準
電圧の中心電圧レベルとアナログ入力信号波形のコモン
電圧レベルとの誤差である。
７により入力オフセット量が無くなるように基準電圧を
制御されている。オフセット制御回路７は、ＰＲイコラ
イザ５からの出力データに基づいて、Ａ／Ｄ変換回路４
の入力オフセット量を検出し、この検出量を取り除くよ
うに基準電圧を制御する。入力オフセット量とは、基準
電圧の中心電圧レベルとアナログ入力信号波形のコモン
電圧レベルとの誤差である。
【００１９】さらに、データ再生チャネルは、Ａ／Ｄ変
換回路４のサンプリングクロック、およびＰＲイコライ
ザ５，デコーダ６，オフセット制御回路７，ゲイン制御
回路８の各タイミングクロックを供給するＰＬＬ（ｐｈ
ａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）回路９を有する。Ｐ
ＬＬ回路９は、ＰＲイコライザ５の出力データに同期し
たクロックを位相同期ループにより生成し、前記のサン
プリングクロックおよびタイミングクロックとして供給
する。 （Ａ／Ｄ変換回路４の構成）同実施例のＡ／Ｄ変換回路
４は、アナログリードデータＡＲＤを６ビットのディジ
タルデータＤＲＤに変換するフラッシュ型（並列型）Ａ
／Ｄ変換回路を基本構成し、図１に示すように、基準電
圧の中心電圧レベルを調整するための調整回路１１を備
えている。Ａ／Ｄ変換回路４の基本構成は、両端にフル
スケールの基準電圧Ｖreが供給されている直列の基準抵
抗Ｒ０〜Ｒ６３、等分割された基準電圧Ｖreとアナログ
リードデータＡＲＤとを比較する各コンパレータＣ０〜
Ｃ６３、および各コンパレータＣ０〜Ｃ６３の出力であ
るサンプリングビットを６ビット（ＢＩＴ０〜５）のデ
ィジタルリードデータＤＲＤに変換するエンコーダ１０
を有する。
換回路４のサンプリングクロック、およびＰＲイコライ
ザ５，デコーダ６，オフセット制御回路７，ゲイン制御
回路８の各タイミングクロックを供給するＰＬＬ（ｐｈ
ａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）回路９を有する。Ｐ
ＬＬ回路９は、ＰＲイコライザ５の出力データに同期し
たクロックを位相同期ループにより生成し、前記のサン
プリングクロックおよびタイミングクロックとして供給
する。 （Ａ／Ｄ変換回路４の構成）同実施例のＡ／Ｄ変換回路
４は、アナログリードデータＡＲＤを６ビットのディジ
タルデータＤＲＤに変換するフラッシュ型（並列型）Ａ
／Ｄ変換回路を基本構成し、図１に示すように、基準電
圧の中心電圧レベルを調整するための調整回路１１を備
えている。Ａ／Ｄ変換回路４の基本構成は、両端にフル
スケールの基準電圧Ｖreが供給されている直列の基準抵
抗Ｒ０〜Ｒ６３、等分割された基準電圧Ｖreとアナログ
リードデータＡＲＤとを比較する各コンパレータＣ０〜
Ｃ６３、および各コンパレータＣ０〜Ｃ６３の出力であ
るサンプリングビットを６ビット（ＢＩＴ０〜５）のデ
ィジタルリードデータＤＲＤに変換するエンコーダ１０
を有する。
【００２０】調整回路１１は、チャージ用電流制御回路
１１ａとディスチャージ用電流制御回路１１ｂを有し、
外部（例えばＨＤＤの制御回路）から供給される制御信
号ＡＣによりチャージ用電流制御回路１１ａまたはディ
スチャージ用電流制御回路１１ｂのいずれか一方がオン
するように構成されている。この調整回路１１は、Ａ／
Ｄ変換回路４の基準電圧の中心電圧レベルを調整し、Ｍ
Ｒヘッド１の非対称性に伴うサンプリングビットの誤差
を補正するための補正手段である。サンプリングビット
とは、各コンパレータＣ０〜Ｃ６３の出力ビット（６４
ビット）である。
１１ａとディスチャージ用電流制御回路１１ｂを有し、
外部（例えばＨＤＤの制御回路）から供給される制御信
号ＡＣによりチャージ用電流制御回路１１ａまたはディ
スチャージ用電流制御回路１１ｂのいずれか一方がオン
するように構成されている。この調整回路１１は、Ａ／
Ｄ変換回路４の基準電圧の中心電圧レベルを調整し、Ｍ
Ｒヘッド１の非対称性に伴うサンプリングビットの誤差
を補正するための補正手段である。サンプリングビット
とは、各コンパレータＣ０〜Ｃ６３の出力ビット（６４
ビット）である。
【００２１】次に、同実施例の動作を説明する。 （データ再生チャネルの基本的動作）ＨＤＤでは、ディ
スクからＭＲヘッド１により読出されたリードデータＡ
ＲＤは、ＡＧＣアンプ２により振幅を一定に維持され
て、ＬＰＦ３により高周波ノイズを除去されて、Ａ／Ｄ
変換回路４によりディジタルデータＤＲＤに変換され
る。
スクからＭＲヘッド１により読出されたリードデータＡ
ＲＤは、ＡＧＣアンプ２により振幅を一定に維持され
て、ＬＰＦ３により高周波ノイズを除去されて、Ａ／Ｄ
変換回路４によりディジタルデータＤＲＤに変換され
る。
【００２２】ディジタルデータＤＲＤは、ディジタル処
理系のＰＲイコライザ５とデコーダ６により復号化され
る。即ち、ＰＲイコライザ５によりＰＲ特性を与えるＰ
Ｒ波形等化処理が実行される。さらに、ビタビ復号化回
路６により、最尤のデータ系列が検出されて復号化デー
タとして出力される。 （Ａ／Ｄ変換回路４の動作）ここで、前述したように、
ＭＲヘッド１には、図３に示すように、出力信号波形の
正負レベルに誤差が発生する上下非対称性が存在する。
Ａ／Ｄ変換回路４は、ＭＲヘッド１からのリード信号波
形（アナログリードデータＡＲＤ）をサンプルし、各コ
ンパレータＣ０〜Ｃ６３からサンプリングビット（６４
ビット）を求める。
理系のＰＲイコライザ５とデコーダ６により復号化され
る。即ち、ＰＲイコライザ５によりＰＲ特性を与えるＰ
Ｒ波形等化処理が実行される。さらに、ビタビ復号化回
路６により、最尤のデータ系列が検出されて復号化デー
タとして出力される。 （Ａ／Ｄ変換回路４の動作）ここで、前述したように、
ＭＲヘッド１には、図３に示すように、出力信号波形の
正負レベルに誤差が発生する上下非対称性が存在する。
Ａ／Ｄ変換回路４は、ＭＲヘッド１からのリード信号波
形（アナログリードデータＡＲＤ）をサンプルし、各コ
ンパレータＣ０〜Ｃ６３からサンプリングビット（６４
ビット）を求める。
【００２３】いま仮に、図４（Ｂ）に示すように、ＭＲ
ヘッド１からのリード信号波形が上下対称である場合
に、Ａ／Ｄ変換回路４のサンプリングビットの３２ビッ
ト目をリード信号波形の振幅“０”と設定すると、３３
ビット目以降がリード信号波形の正の振幅とし、３１ビ
ット目以前がリード信号波形の負の振幅となる。
ヘッド１からのリード信号波形が上下対称である場合
に、Ａ／Ｄ変換回路４のサンプリングビットの３２ビッ
ト目をリード信号波形の振幅“０”と設定すると、３３
ビット目以降がリード信号波形の正の振幅とし、３１ビ
ット目以前がリード信号波形の負の振幅となる。
【００２４】さらに、リード信号波形の絶対値“１”に
相当する振幅を１６ビットと設定すると、データ“＋
１”は「３２＋１６＝４８ビット」となり、データ“−
１”は「３２−１６＝１６ビット」となる。
相当する振幅を１６ビットと設定すると、データ“＋
１”は「３２＋１６＝４８ビット」となり、データ“−
１”は「３２−１６＝１６ビット」となる。
【００２５】このような仕様において、上下非対称のリ
ード信号波形がＡ／Ｄ変換回路４に入力されると、正レ
ベルのデータ“＋１”を「４９ビット」と誤検出した
り、負レベルのデータ“−１”を「１７ビット」と誤検
出する可能性がある。
ード信号波形がＡ／Ｄ変換回路４に入力されると、正レ
ベルのデータ“＋１”を「４９ビット」と誤検出した
り、負レベルのデータ“−１”を「１７ビット」と誤検
出する可能性がある。
【００２６】そこで、本発明では、図１に示すように、
基準電圧の中心電圧レベル（サンプリングビットの３２
ビット目）を調整することにより、リード信号波形の正
負レベルに対応する上位または下位のサンプリングビッ
トの１ビット振幅を調整して、サンプリングビットの誤
差検出を補正する調整回路１１が設けられている。
基準電圧の中心電圧レベル（サンプリングビットの３２
ビット目）を調整することにより、リード信号波形の正
負レベルに対応する上位または下位のサンプリングビッ
トの１ビット振幅を調整して、サンプリングビットの誤
差検出を補正する調整回路１１が設けられている。
【００２７】具体例として、図３（Ｂ）に示すように、
正レベル側（上側）の振幅が大きく、負レベル側（下
側）の振幅が小さくなる上下非対称のリード信号波形の
場合には、ディスチャージ用電流制御回路１１ｂを制御
信号ＡＣによりオンさせる。これにより、中心電圧レベ
ル（基準抵抗３２の電位）を低下させることになり、３
３ビット目以降の基準電圧レベルを決定する基準抵抗両
端の電位差が大きくなる。したがって、同一振幅のリー
ド信号波形が入力された場合に、例えば１ビット振幅分
だけサンプリングビットが小さくする。例えば正レベル
のデータ“＋１”を「４７ビット」と検出し、負レベル
のデータ“−１”を「１７ビット」と検出しても上下非
対称を解消することができる。これにより、Ａ／Ｄ変換
回路４から出力されるディジタルデータＤＲＤにおい
て、いわば上下非対称に伴う誤差を補正したことにな
る。
正レベル側（上側）の振幅が大きく、負レベル側（下
側）の振幅が小さくなる上下非対称のリード信号波形の
場合には、ディスチャージ用電流制御回路１１ｂを制御
信号ＡＣによりオンさせる。これにより、中心電圧レベ
ル（基準抵抗３２の電位）を低下させることになり、３
３ビット目以降の基準電圧レベルを決定する基準抵抗両
端の電位差が大きくなる。したがって、同一振幅のリー
ド信号波形が入力された場合に、例えば１ビット振幅分
だけサンプリングビットが小さくする。例えば正レベル
のデータ“＋１”を「４７ビット」と検出し、負レベル
のデータ“−１”を「１７ビット」と検出しても上下非
対称を解消することができる。これにより、Ａ／Ｄ変換
回路４から出力されるディジタルデータＤＲＤにおい
て、いわば上下非対称に伴う誤差を補正したことにな
る。
【００２８】このようにして、ＭＲヘッドから出力され
たリードデータＡＲＤの振幅値をサンプリングして、フ
ラッシュ型のＡ／Ｄ変換回路４により所定ビット（６ビ
ット）のディジタルデータＤＲＤに変換する場合に、基
準電圧の中心電圧レベルを調整する調整回路１１によ
り、リードデータＡＲＤの上下非対称に伴う誤差を補正
することができる。即ち、リードデータＡＲＤであるリ
ード信号波形の正負レベルに対応する上位または下位の
サンプリングビットの１ビット振幅を調整して、Ａ／Ｄ
変換回路４のサンプリングビットの誤差検出を補正する
ことができる。
たリードデータＡＲＤの振幅値をサンプリングして、フ
ラッシュ型のＡ／Ｄ変換回路４により所定ビット（６ビ
ット）のディジタルデータＤＲＤに変換する場合に、基
準電圧の中心電圧レベルを調整する調整回路１１によ
り、リードデータＡＲＤの上下非対称に伴う誤差を補正
することができる。即ち、リードデータＡＲＤであるリ
ード信号波形の正負レベルに対応する上位または下位の
サンプリングビットの１ビット振幅を調整して、Ａ／Ｄ
変換回路４のサンプリングビットの誤差検出を補正する
ことができる。
【００２９】したがって、ＭＲヘッドの特性に伴う上下
非対称のリードデータＡＲＤが出力された場合でも、上
下非対称に伴う誤差を補正して、正確なディジタルデー
タＤＲＤを得ることができる。これにより、リード専用
ヘッドとしてＭＲヘッドを使用し、かつＰＲＭＬ方式の
データ再生チャネルを使用したＨＤＤ等において、ディ
スクからデータを再生するリード動作時のリードエラー
の発生を大幅に減少させることが可能となる。
非対称のリードデータＡＲＤが出力された場合でも、上
下非対称に伴う誤差を補正して、正確なディジタルデー
タＤＲＤを得ることができる。これにより、リード専用
ヘッドとしてＭＲヘッドを使用し、かつＰＲＭＬ方式の
データ再生チャネルを使用したＨＤＤ等において、ディ
スクからデータを再生するリード動作時のリードエラー
の発生を大幅に減少させることが可能となる。
【００３０】
【発明の効果】以上詳述したように本発明によれば、磁
気ディスク装置等のデータ再生記録装置において、特に
ＰＲＭＬ方式のデータ再生装置とＭＲヘッドを適用した
場合に、ＭＲヘッドにより読出されたアナログリード信
号をディジタルデータに変換するときに、ＭＲヘッドの
上下非対称性に伴う誤差を補正して、正確な値のディジ
タルデータを得ることができる。したがって、結果的に
ＭＲヘッドの上下非対称性に伴うリードエラーの発生を
大幅に減少させることができる。これにより、ＰＲＭＬ
方式のデータ再生装置とＭＲヘッドを適用して、高記録
密度化と共にリードエラーの発生率の低い高精度のデー
タ再生記録装置を実現することができる。
気ディスク装置等のデータ再生記録装置において、特に
ＰＲＭＬ方式のデータ再生装置とＭＲヘッドを適用した
場合に、ＭＲヘッドにより読出されたアナログリード信
号をディジタルデータに変換するときに、ＭＲヘッドの
上下非対称性に伴う誤差を補正して、正確な値のディジ
タルデータを得ることができる。したがって、結果的に
ＭＲヘッドの上下非対称性に伴うリードエラーの発生を
大幅に減少させることができる。これにより、ＰＲＭＬ
方式のデータ再生装置とＭＲヘッドを適用して、高記録
密度化と共にリードエラーの発生率の低い高精度のデー
タ再生記録装置を実現することができる。
【図１】本発明の実施例に係わるＰＲＭＬ方式のデータ
再生チャネルに使用されるフラッシュ型Ａ／Ｄ変換回路
の構成を示す回路図。
再生チャネルに使用されるフラッシュ型Ａ／Ｄ変換回路
の構成を示す回路図。
【図２】同実施例に係わるＰＲＭＬ方式のデータ再生チ
ャネルの要部を示すブロック図。
ャネルの要部を示すブロック図。
【図３】同実施例に係わるＭＲヘッドの特性を説明する
ためのリード信号波形図。
ためのリード信号波形図。
【図４】同実施例に係わるＭＲヘッドの特性を説明する
ためのリード信号波形図。
ためのリード信号波形図。
【図５】従来のフラッシュ型Ａ／Ｄ変換回路の構成を示
す回路図。
す回路図。
１…ＭＲヘッド、２…ＡＧＣアンプ、３…ローパスフィ
ルタ、４…フラッシュ型Ａ／Ｄ変換回路、５…ＰＲ波形
等化回路（ＰＲイコライザ）、６…デコーダ（ビタビ復
号化回路）、７…オフセット制御回路、８…ゲイン制御
回路、９…ＰＬＬ回路。
ルタ、４…フラッシュ型Ａ／Ｄ変換回路、５…ＰＲ波形
等化回路（ＰＲイコライザ）、６…デコーダ（ビタビ復
号化回路）、７…オフセット制御回路、８…ゲイン制御
回路、９…ＰＬＬ回路。
Claims (5)
- 【請求項１】 記録媒体から読出したアナログのリード
データの正負レベルが非対称となる上下非対称性を有す
るヘッドを有し、前記ヘッドから読出された前記リード
データを復号化するデータ記録再生装置において、 前記リードデータの信号レベルと基準電圧とを比較して
所定ビット数からなるディジタルデータに変換するフラ
ッシュ型Ａ／Ｄ変換回路と、 前記フラッシュ型Ａ／Ｄ変換回路の基準電圧の中心電圧
レベルを調整して、前記上下非対称性に伴う前記ディジ
タルデータの誤差を補正する補正手段とを具備したこと
を特徴とするデータ記録再生装置。 - 【請求項２】 記録媒体から読出したアナログのリード
データを出力するヘッドを有し、前記ヘッドから読出さ
れた前記リードデータを復号化するデータ記録再生装置
において、 前記ヘッドから出力された前記リードデータを所定ビッ
ト数からなるディジタルデータに変換する手段であっ
て、所定の正負レベル範囲からなる前記リードデータの
信号レベルと基準電圧とを比較する複数のコンパレータ
を有するフラッシュ型Ａ／Ｄ変換回路と、 前記リードデータの正負レベルが非対称の場合に、前記
正負レベルの誤差に従って前記フラッシュ型Ａ／Ｄ変換
回路のサンプリングビット分解能を調整して前記ディジ
タルデータの誤差を補正する補正手段とを具備したこと
を特徴とするデータ記録再生装置。 - 【請求項３】 ディジタルデータの所定ビット数に従っ
た個数のコンパレータを有し、この各コンパレータによ
り所定の正負レベル範囲からなるアナログ入力信号レベ
ルと所定スケールを有する基準電圧を分割した各参照電
圧レベルとを比較し、この比較結果をエンコードして前
記所定ビット数の前記ディジタルデータを出力するフラ
ッシュ型Ａ／Ｄ変換回路であって、 前記所定スケールを有する基準電圧の中心電圧レベルを
可変し、前記中心電圧レベルに対する前記参照電圧レベ
ルの上位範囲または下位範囲に対応するサンプリングビ
ットの分解能を調整する調整手段を備えたことを特徴と
するフラッシュ型Ａ／Ｄ変換回路。 - 【請求項４】 記録媒体から読出したアナログのリード
データの正負レベルが非対称となる上下非対称性を有す
る磁気抵抗型ヘッドを有し、この磁気抵抗型ヘッドによ
り読出された前記リードデータをＰＲＭＬ方式のデータ
再生処理により復号化するデータ記録再生装置におい
て、 前記磁気抵抗型ヘッドにより読出された前記アナログの
リードデータを所定ビット数からなるディジタルデータ
に変換するフラッシュ型Ａ／Ｄ変換回路と、 前記フラッシュ型Ａ／Ｄ変換回路の基準電圧の中心電圧
レベルを調整して、この中心電圧レベルに対する上位電
圧レベルと下位電圧レベルに対応する各サンプリングビ
ットの分解能を調整し、前記上下非対称性に伴う前記デ
ィジタルデータの誤差を補正する補正手段とを具備した
ことを特徴とするデータ記録再生装置。 - 【請求項５】 記録媒体から読出したアナログのリード
データの正負レベルが非対称となる上下非対称性を有す
るヘッドおよび前記リードデータを所定ビット数からな
るディジタルデータに変換するフラッシュ型Ａ／Ｄ変換
回路を備えたデータ記録再生装置において、 前記リードデータの正負レベルが非対称の場合に、前記
正負レベルの誤差に従ってサンプリングビット分解能を
調整するように前記フラッシュ型Ａ／Ｄ変換回路の基準
電圧の中心電圧レベルを調整するステップと、 調整された前記サンプリングビット分解能に従って前記
フラッシュ型Ａ／Ｄ変換回路から前記リードデータの正
負レベルに対応する前記所定ビット数のディジタルデー
タを出力するステップと、 出力された前記ディジタルデータから復号化したリード
データを再生するステップとからなることを特徴とする
データ再生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21724494A JPH0883403A (ja) | 1994-09-12 | 1994-09-12 | データ記録再生装置及びそのデータ再生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21724494A JPH0883403A (ja) | 1994-09-12 | 1994-09-12 | データ記録再生装置及びそのデータ再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883403A true JPH0883403A (ja) | 1996-03-26 |
Family
ID=16701116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21724494A Pending JPH0883403A (ja) | 1994-09-12 | 1994-09-12 | データ記録再生装置及びそのデータ再生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883403A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424476B1 (en) | 1997-06-20 | 2002-07-23 | International Business Machines Corporation | Method and apparatus for controlling read and write operations in a storage device |
| EP1251507A2 (en) * | 2001-04-17 | 2002-10-23 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
| WO2006135215A1 (en) * | 2005-06-17 | 2006-12-21 | Eui Sook Kim | Multi-purpose stand system for vehicle |
| US7541955B2 (en) | 2006-09-26 | 2009-06-02 | Teac Corporation | A/D conversion circuit and optical disk drive |
-
1994
- 1994-09-12 JP JP21724494A patent/JPH0883403A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424476B1 (en) | 1997-06-20 | 2002-07-23 | International Business Machines Corporation | Method and apparatus for controlling read and write operations in a storage device |
| EP1251507A2 (en) * | 2001-04-17 | 2002-10-23 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
| US6693863B2 (en) | 2001-04-17 | 2004-02-17 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
| EP1251507A3 (en) * | 2001-04-17 | 2010-03-17 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
| WO2006135215A1 (en) * | 2005-06-17 | 2006-12-21 | Eui Sook Kim | Multi-purpose stand system for vehicle |
| US7541955B2 (en) | 2006-09-26 | 2009-06-02 | Teac Corporation | A/D conversion circuit and optical disk drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0706173B1 (en) | Write precompensation optimization in a PRML channel | |
| US6646822B1 (en) | Sampled amplitude read channel employing pipelined reads to reduce the gap between sectors | |
| US5585975A (en) | Equalization for sample value estimation and sequence detection in a sampled amplitude read channel | |
| US5854714A (en) | Digital servo demodulation for sampled amplitude magnetic recording | |
| US5978162A (en) | Synchronous read channel integrated circuit employing a channel quality circuit for calibration | |
| US5786951A (en) | Sampled amplitude read channel employing a discrete time noise generator for calibration | |
| US7440208B1 (en) | Flexible partial response targets for data detectors | |
| US6798832B1 (en) | Semiconductor device with decision feedback equalizer | |
| US5862007A (en) | Method and apparatus for removing baseline shifts in a read signal using filters | |
| US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| JPH08130470A (ja) | アナログ信号を受信しながらｄｃオフセットをキャンセルする方法およびｄｃオフセット制御ループ | |
| KR940004584A (ko) | 디지탈 적응형 이퀄라이제이션이 가능한 피알엠엘(prml) 클래스 iv 샘플링 데이타 검출을 이용하는 디스크 드라이브 | |
| US6307822B1 (en) | Data reproduction apparatus for optical disc system | |
| JP4203071B2 (ja) | 信号処理装置 | |
| US5717395A (en) | Rate 16/17 ENDEC with independent high/low byte decoding | |
| US20070201585A1 (en) | Adaptive Viterbi Detector | |
| US7215494B2 (en) | System and method for performing adaptive read retry operations in a data storage device | |
| US6519106B1 (en) | Method and apparatus for correcting digital asymmetric read signals | |
| JPH0883403A (ja) | データ記録再生装置及びそのデータ再生方法 | |
| US6549352B1 (en) | Signal processing apparatus utilizing a partial response method, and signal processing method, information recording apparatus, and information reproduction apparatus therefore | |
| JP4098660B2 (ja) | ディスク記憶装置及びシンクマーク検出方法 | |
| JP4118561B2 (ja) | 信号処理装置及び信号処理方法並びに情報記憶装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 |