JPH06162680A - クロック再生装置及びｒｌｌチャネルクロック再生方法 - Google Patents
クロック再生装置及びｒｌｌチャネルクロック再生方法Info
- Publication number
- JPH06162680A JPH06162680A JP5200578A JP20057893A JPH06162680A JP H06162680 A JPH06162680 A JP H06162680A JP 5200578 A JP5200578 A JP 5200578A JP 20057893 A JP20057893 A JP 20057893A JP H06162680 A JPH06162680 A JP H06162680A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- sampling
- analog
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 閉ループクロック再生構成と簡略化解読アル
ゴリズムを用いた改良ＲＬＬチャネルを得る。 【構成】 先行技術のＰＲＭＬシステムに見られた磁気
非直線問題をなくすため、ＲＬＬ（１，７）コードを用
いる。理想的な波形に近づけるためアナログデータ信号
を増幅し，フィルタし，等化する。この信号をサンプリ
ングして２進データに解読する。クロック再生回路は連
続するサンプル点の中心に信号ピークがくるようにアナ
ログデータをサンプルするよう設計されている。したが
って、近くのサンプル値を直接比較することにより位相
エラーを検出することが可能になる。位相エラーはあと
に続く各サンプルのためのクロック信号を調整するため
に使われる。本発明の解読アルゴリズムでは便利な近似
を行うことにより決定関数の複雑さ及び必要な先読みサ
ンプル数が減少した。先読みサンプル数の減少により、
等化失敗によるシステムへの影響を小さくすることがで
きる。
ゴリズムを用いた改良ＲＬＬチャネルを得る。 【構成】 先行技術のＰＲＭＬシステムに見られた磁気
非直線問題をなくすため、ＲＬＬ（１，７）コードを用
いる。理想的な波形に近づけるためアナログデータ信号
を増幅し，フィルタし，等化する。この信号をサンプリ
ングして２進データに解読する。クロック再生回路は連
続するサンプル点の中心に信号ピークがくるようにアナ
ログデータをサンプルするよう設計されている。したが
って、近くのサンプル値を直接比較することにより位相
エラーを検出することが可能になる。位相エラーはあと
に続く各サンプルのためのクロック信号を調整するため
に使われる。本発明の解読アルゴリズムでは便利な近似
を行うことにより決定関数の複雑さ及び必要な先読みサ
ンプル数が減少した。先読みサンプル数の減少により、
等化失敗によるシステムへの影響を小さくすることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明はチャネル内の信号処理の
分野に関するものであり、特に磁気記録チャネル内の信
号処理に関するものである。
分野に関するものであり、特に磁気記録チャネル内の信
号処理に関するものである。
【０００２】
【従来の技術】磁気ディスクやテープなどの磁気記録装
置では記録ヘッドは磁性面への情報の書込み及び磁性面
からの情報の読取りを行うために用いられる。典型的な
回転媒体に基づいた記録システムではデータは磁気ディ
スク上の一連の同心円状の「トラック」に記録される。
これらのトラックはディスク面の磁化方向の変化を検出
するリード／ライトヘッドによりアクセスされる。リー
ド／ライトヘッドがヘッド位置決めサーボ機構の制御に
よりディスク上で半径方向に前後に動くことにより、選
択された一つのトラック上にリード／ライトヘッドを選
択的に位置させることができる。あるトラックの上に来
るとサーボ機構によりヘッドは選択されたトラックの中
心線に続く経路を追跡する。
置では記録ヘッドは磁性面への情報の書込み及び磁性面
からの情報の読取りを行うために用いられる。典型的な
回転媒体に基づいた記録システムではデータは磁気ディ
スク上の一連の同心円状の「トラック」に記録される。
これらのトラックはディスク面の磁化方向の変化を検出
するリード／ライトヘッドによりアクセスされる。リー
ド／ライトヘッドがヘッド位置決めサーボ機構の制御に
よりディスク上で半径方向に前後に動くことにより、選
択された一つのトラック上にリード／ライトヘッドを選
択的に位置させることができる。あるトラックの上に来
るとサーボ機構によりヘッドは選択されたトラックの中
心線に続く経路を追跡する。
【０００３】一般に、誘導性記録ヘッドは高透磁率の磁
性材料でできており、導線で数回巻いたスリットトロイ
ドで構成されている。このトロイドにはギャップがあり
これが磁気記録面上のデータトラックの上のある位置に
置かれる。記録するには導体の巻線に電流を発生させ、
トロイド内の磁場を変化させる必要がある。ギャップの
位置では磁界の大きさは記録装置の磁性材料に充分深く
記録させるほど大きくなる。磁界の大きさはギャップか
ら離れると急激に低下する。導体巻線を流れる電流を操
作することによりギャップにおける磁束の大きさと方向
を調整して、記録装置の磁性面に情報を符号化すること
ができる。外側と内側の磁界のパターンはヘッドと記録
面が互いに関係しながら動く時に形成される。このパタ
ーンは、極性が変化する一連の棒磁石のものと似てい
る。極性の変化は記録面の磁束の変化として読取り可能
である。読取りモードでは磁気記録面がヘッド内のギャ
ップを通過して動くため、記録面の磁界はギャップで探
知され、磁束の変化率に比例した電圧がコイル内に発生
する。読取りチャネルはこのアナログ電圧信号を処理し
てデジタルデータを得る。
性材料でできており、導線で数回巻いたスリットトロイ
ドで構成されている。このトロイドにはギャップがあり
これが磁気記録面上のデータトラックの上のある位置に
置かれる。記録するには導体の巻線に電流を発生させ、
トロイド内の磁場を変化させる必要がある。ギャップの
位置では磁界の大きさは記録装置の磁性材料に充分深く
記録させるほど大きくなる。磁界の大きさはギャップか
ら離れると急激に低下する。導体巻線を流れる電流を操
作することによりギャップにおける磁束の大きさと方向
を調整して、記録装置の磁性面に情報を符号化すること
ができる。外側と内側の磁界のパターンはヘッドと記録
面が互いに関係しながら動く時に形成される。このパタ
ーンは、極性が変化する一連の棒磁石のものと似てい
る。極性の変化は記録面の磁束の変化として読取り可能
である。読取りモードでは磁気記録面がヘッド内のギャ
ップを通過して動くため、記録面の磁界はギャップで探
知され、磁束の変化率に比例した電圧がコイル内に発生
する。読取りチャネルはこのアナログ電圧信号を処理し
てデジタルデータを得る。
【０００４】磁気記録装置は入ってくる読取り信号を処
理するためにアナログピーク検出を用いることがある。
しかし、記録密度が上昇するとアナログピーク検出法は
隣接するパルス間のシンボル間干渉（Inter-symbol Int
erference:ＩＳＩ）が大きくなるだけ信頼性がなくな
る。また、部分的応答最大確度（Partial Responce Max
imum Liklihood:ＰＲＭＬ）チャネルは記録密度を増加
させることができる。しかし、この方法では、読取り信
号が非常によく等化されていることが必要で、またコー
ドも現在広く使われているＲＬＬ（１，７）走行長制限
（Run Length Limited）コードとは完全に独立している
ことが必要である。さらに重要なのは１インチあたりに
必要な磁束変化数が、同じ密度の（１，７）コードの場
合より５０％も高いことである。したがって、ＰＲＭＬ
システムでは磁気非直線性問題がさらに重大でまた記録
密度が高い場合は使用不可能になることもある。
理するためにアナログピーク検出を用いることがある。
しかし、記録密度が上昇するとアナログピーク検出法は
隣接するパルス間のシンボル間干渉（Inter-symbol Int
erference:ＩＳＩ）が大きくなるだけ信頼性がなくな
る。また、部分的応答最大確度（Partial Responce Max
imum Liklihood:ＰＲＭＬ）チャネルは記録密度を増加
させることができる。しかし、この方法では、読取り信
号が非常によく等化されていることが必要で、またコー
ドも現在広く使われているＲＬＬ（１，７）走行長制限
（Run Length Limited）コードとは完全に独立している
ことが必要である。さらに重要なのは１インチあたりに
必要な磁束変化数が、同じ密度の（１，７）コードの場
合より５０％も高いことである。したがって、ＰＲＭＬ
システムでは磁気非直線性問題がさらに重大でまた記録
密度が高い場合は使用不可能になることもある。
【０００５】ＲＬＬコードは変化と変化の間に起こるク
ロックサイクル数に上限を設けるため便利である。クロ
ック再生がこれらの変化発生に基づいているためこの上
限は非常に重要である。たとえば、データシーケンス中
に”０”が延々と続くと変化は発生せず、クロック再生
回路にはそのトラッキングを同期させるための入力パル
スがない。この状態ではデータ再生タイミングが位相か
らはずれることもある。このため、ＲＬＬコードは正確
なタイミング位相と周波数を保つためにクロック再生回
路に充分な変化を確実に起こすために使用される。ＲＬ
Ｌ（１，７）コードの特徴は連続する”１”の間に最低
限１個の”０”と最大７個の”０”があることである。
個々の”１”が変化を表わし、個々の”０”が変化がな
いことを表わすＮＲＺＩ（Non Return Zero Inverted）
形式では、ＲＬＬ（１，７）コードはクロック再生の目
的には充分である。また、連続する”１”の間に最低１
個の”０”を挿入することにより変化を区別することが
できる。
ロックサイクル数に上限を設けるため便利である。クロ
ック再生がこれらの変化発生に基づいているためこの上
限は非常に重要である。たとえば、データシーケンス中
に”０”が延々と続くと変化は発生せず、クロック再生
回路にはそのトラッキングを同期させるための入力パル
スがない。この状態ではデータ再生タイミングが位相か
らはずれることもある。このため、ＲＬＬコードは正確
なタイミング位相と周波数を保つためにクロック再生回
路に充分な変化を確実に起こすために使用される。ＲＬ
Ｌ（１，７）コードの特徴は連続する”１”の間に最低
限１個の”０”と最大７個の”０”があることである。
個々の”１”が変化を表わし、個々の”０”が変化がな
いことを表わすＮＲＺＩ（Non Return Zero Inverted）
形式では、ＲＬＬ（１，７）コードはクロック再生の目
的には充分である。また、連続する”１”の間に最低１
個の”０”を挿入することにより変化を区別することが
できる。
【０００６】ＲＬＬコードを使用し記録密度が高くても
検出限界を改善できるような信号処理方法が望ましい。
パテル（A.M.Patel）の論文：「データ記録製品のため
の新しいデジタル信号処理チャネル(A New Digital Sig
nal Processing Channel forData Storage Products)」
（「磁気記録会議抄録(Digest of the Magnetic Record
ing Conference)」、１９９１年６月、Ｅ６−Ｅ７ペー
ジ。）及びパテルが取得した米国特許Ｎｏ.４,９４５,
５３８に上記の目標を達成するためのＭＬ（１，７）チ
ャネルが述べられている。
検出限界を改善できるような信号処理方法が望ましい。
パテル（A.M.Patel）の論文：「データ記録製品のため
の新しいデジタル信号処理チャネル(A New Digital Sig
nal Processing Channel forData Storage Products)」
（「磁気記録会議抄録(Digest of the Magnetic Record
ing Conference)」、１９９１年６月、Ｅ６−Ｅ７ペー
ジ。）及びパテルが取得した米国特許Ｎｏ.４,９４５,
５３８に上記の目標を達成するためのＭＬ（１，７）チ
ャネルが述べられている。
【０００７】パテルによるチャネルのブロック図を図１
に示す。読取りヘッドから発生するアナログ読取り信号
は前置増幅器１１１で増幅され、高周波ノイズ成分を除
去するためにフィルタ１１２に送られる。フィルタされ
た信号は次にフェーズロックループクロック回路１１３
と遅延回路１１４に送られる。遅延回路１１４は遅延信
号をアナログ／デジタルコンバータ（ＡＤＣ）１１５に
送り、ここで信号がデジタル化される。デジタル化され
た信号はさらに望ましい波形を得るために等化器１１６
を通り、その結果が解読器１１８に送られる。解読器１
１８は解読アルゴリズムによってデジタルデータ信号１
１９を発生させる。このアナログ／デジタルコンバータ
１１５と解読器１１８は、フェーズロックループクロッ
ク回路１１３で発生させたクロック信号１１７によりク
ロックされる。
に示す。読取りヘッドから発生するアナログ読取り信号
は前置増幅器１１１で増幅され、高周波ノイズ成分を除
去するためにフィルタ１１２に送られる。フィルタされ
た信号は次にフェーズロックループクロック回路１１３
と遅延回路１１４に送られる。遅延回路１１４は遅延信
号をアナログ／デジタルコンバータ（ＡＤＣ）１１５に
送り、ここで信号がデジタル化される。デジタル化され
た信号はさらに望ましい波形を得るために等化器１１６
を通り、その結果が解読器１１８に送られる。解読器１
１８は解読アルゴリズムによってデジタルデータ信号１
１９を発生させる。このアナログ／デジタルコンバータ
１１５と解読器１１８は、フェーズロックループクロッ
ク回路１１３で発生させたクロック信号１１７によりク
ロックされる。
【０００８】ＭＬ（１，７）チャネルにはいくつかの欠
点がある。サンプルデータから読取りクロックを直接求
めるのは難しい。パテルは従来のピーク検出チャネルは
フェーズロックループにタイミング基準を与えるために
使われており、ピーク検出チャネルとＭＬ（１，７）チ
ャネルの間のタイミングのずれを相殺するために可変遅
延回路が必要であると述べている。この方法は開ループ
という特性があるためこの方法では非常に正確なタイミ
ング再生を得ることはできない。また、遅延回路は高価
でモノリシック集積回路への利用には不適当である。そ
の他の短所としては、解読関数に５つのサンプル値が含
まれるので特定のデータパターンでエラーが蓄積するた
め等化誤りを発生しやすいことがあげられる。
点がある。サンプルデータから読取りクロックを直接求
めるのは難しい。パテルは従来のピーク検出チャネルは
フェーズロックループにタイミング基準を与えるために
使われており、ピーク検出チャネルとＭＬ（１，７）チ
ャネルの間のタイミングのずれを相殺するために可変遅
延回路が必要であると述べている。この方法は開ループ
という特性があるためこの方法では非常に正確なタイミ
ング再生を得ることはできない。また、遅延回路は高価
でモノリシック集積回路への利用には不適当である。そ
の他の短所としては、解読関数に５つのサンプル値が含
まれるので特定のデータパターンでエラーが蓄積するた
め等化誤りを発生しやすいことがあげられる。
【０００９】チャネルの解読動作に多数のサンプル値が
含まれるため等化器には厳格な条件が求められる。解読
機能はサンプル値と予想される波形を適合させるもので
あるため、等化器は信号をこの予想される波形にしなく
てはならない。サンプル数が少ないと等化器にかかる負
担は小さくなり、したがって、物理的に実現しやすくな
る。
含まれるため等化器には厳格な条件が求められる。解読
機能はサンプル値と予想される波形を適合させるもので
あるため、等化器は信号をこの予想される波形にしなく
てはならない。サンプル数が少ないと等化器にかかる負
担は小さくなり、したがって、物理的に実現しやすくな
る。
【００１０】図７は先行技術のピーク検出クロック再生
回路を示している。入力信号７００は、図１のフィルタ
１１２の出力を表している。入力信号７００はブロック
７０１に送られそこで時間に対応するその微分値が信号
７０２として発生する。しかし、この微分値発生のため
の回路はノイズが多い。したがって、図７には加算器７
０４内の微分値７０２に加算されるノイズ信号７０３か
らなるノイズエラーモデルが含まれている。その結果、
微分値信号にノイズが重畳された信号７０５はゼロクロ
ス検出器７０６に送られる。理想的には、入力信号７０
０が正または負のピークに達した時にゼロクロス検出器
に送られる微分値入力が正確にゼロで、この検出器の出
力である信号７０７が”１”である。しかし、実際の信
号７０５内のノイズのためゼロが発生し、ノイズエラー
の大きさにより直線にはならない。
回路を示している。入力信号７００は、図１のフィルタ
１１２の出力を表している。入力信号７００はブロック
７０１に送られそこで時間に対応するその微分値が信号
７０２として発生する。しかし、この微分値発生のため
の回路はノイズが多い。したがって、図７には加算器７
０４内の微分値７０２に加算されるノイズ信号７０３か
らなるノイズエラーモデルが含まれている。その結果、
微分値信号にノイズが重畳された信号７０５はゼロクロ
ス検出器７０６に送られる。理想的には、入力信号７０
０が正または負のピークに達した時にゼロクロス検出器
に送られる微分値入力が正確にゼロで、この検出器の出
力である信号７０７が”１”である。しかし、実際の信
号７０５内のノイズのためゼロが発生し、ノイズエラー
の大きさにより直線にはならない。
【００１１】ブロック７０８には入力信号７００が許容
最低閾値に達しているかどうかを示す閾値比較器があ
る。信号がある一定の正の閾値以上の場合またはある一
定の負の閾値以下の場合信号７０９が出力される。ＡＮ
Ｄゲート７１０は信号７０７と７０９の両方が出力され
た時のみライン７１１に”１”を出力する。閾値比較器
７０８の存在により信号７００内のノイズにより起こる
小さなピークが信号変化として誤って解釈されることが
防止される。信号７１１はピークを示す。この「ピーク
検出」信号は信号７１１を受け取るための位相検出器７
３１と、位相検出器７３１の出力をフィルタするループ
フィルタ７３２と、フィルタの出力により制御され位相
検出器のフィードバックに接続されている電圧制御発振
器（ＶＣＯ）７３３から構成される標準フェーズロック
ループ７１２に送られる。ＶＣＯの出力１１７はシステ
ムのクロック信号となる。
最低閾値に達しているかどうかを示す閾値比較器があ
る。信号がある一定の正の閾値以上の場合またはある一
定の負の閾値以下の場合信号７０９が出力される。ＡＮ
Ｄゲート７１０は信号７０７と７０９の両方が出力され
た時のみライン７１１に”１”を出力する。閾値比較器
７０８の存在により信号７００内のノイズにより起こる
小さなピークが信号変化として誤って解釈されることが
防止される。信号７１１はピークを示す。この「ピーク
検出」信号は信号７１１を受け取るための位相検出器７
３１と、位相検出器７３１の出力をフィルタするループ
フィルタ７３２と、フィルタの出力により制御され位相
検出器のフィードバックに接続されている電圧制御発振
器（ＶＣＯ）７３３から構成される標準フェーズロック
ループ７１２に送られる。ＶＣＯの出力１１７はシステ
ムのクロック信号となる。
【００１２】
【発明の概要】本発明は閉ループクロック再生法と簡略
化した解読アルゴリズムを使用する改良ＲＬＬチャネル
に関するものである。先行技術のＰＲＭＬシステムに見
られた磁気非直線性問題を低減するためＲＬＬ（１，
７）コードを用いている。本発明の好ましい実施例では
アナログデータ信号を増幅し、フィルタし、等化し、理
想的な波形に近づける。この信号は次にサンプリングさ
れ２進データに解読される。
化した解読アルゴリズムを使用する改良ＲＬＬチャネル
に関するものである。先行技術のＰＲＭＬシステムに見
られた磁気非直線性問題を低減するためＲＬＬ（１，
７）コードを用いている。本発明の好ましい実施例では
アナログデータ信号を増幅し、フィルタし、等化し、理
想的な波形に近づける。この信号は次にサンプリングさ
れ２進データに解読される。
【００１３】クロック再生回路は信号ピークが連続する
サンプル点の中心に来るようにアナログデータをサンプ
リングするよう設計されている。このため、隣接するサ
ンプル値を直接比較することにより位相エラーを検出す
ることができる。位相エラーは次のサンプルのためにク
ロック信号を調節するのに使用される。
サンプル点の中心に来るようにアナログデータをサンプ
リングするよう設計されている。このため、隣接するサ
ンプル値を直接比較することにより位相エラーを検出す
ることができる。位相エラーは次のサンプルのためにク
ロック信号を調節するのに使用される。
【００１４】本発明の解読アルゴリズムでは近似を行う
ことにより決定関数の複雑さ及び必要な先読みサンプル
数も削減できる。先読みサンプル数の削減により等化誤
りに対するシステムの感度を低くすることができる。
ことにより決定関数の複雑さ及び必要な先読みサンプル
数も削減できる。先読みサンプル数の削減により等化誤
りに対するシステムの感度を低くすることができる。
【００１５】
【実施例】ＲＬＬチャネル内でサンプル値を処理する方
法について説明する。以下の説明では本発明をさらに詳
細に説明するために細部にわたって述べる。しかし、技
術精通者であればこれらの細部がなくても本発明を実施
することができる。その他の点では本発明の明確さを保
つためよく知られた特徴については詳しい説明は行わな
かった。
法について説明する。以下の説明では本発明をさらに詳
細に説明するために細部にわたって述べる。しかし、技
術精通者であればこれらの細部がなくても本発明を実施
することができる。その他の点では本発明の明確さを保
つためよく知られた特徴については詳しい説明は行わな
かった。
【００１６】本発明の実施例は磁気記録システム内のデ
ータ再生用の読取りチャネルの一部として用いられる。
ＲＬＬ（１，７）符号化データはアナログパルス列とし
て読取りチャネルに送られる。このアナログ信号はさら
に理想的な信号にするために処理され、２進データに解
読される前にサンプリング，デジタル化される。本発明
は閉ループタイミング再生システムを用いている。タイ
ミング回路にフィードバックを組み込むことにより先行
技術の開ループシステムの場合より優れたクロック再生
回路のトラッキング能力が得られる。
ータ再生用の読取りチャネルの一部として用いられる。
ＲＬＬ（１，７）符号化データはアナログパルス列とし
て読取りチャネルに送られる。このアナログ信号はさら
に理想的な信号にするために処理され、２進データに解
読される前にサンプリング，デジタル化される。本発明
は閉ループタイミング再生システムを用いている。タイ
ミング回路にフィードバックを組み込むことにより先行
技術の開ループシステムの場合より優れたクロック再生
回路のトラッキング能力が得られる。
【００１７】本発明のクロック再生回路はデータサンプ
ラからのサンプルデータ値を受取り隣接するサンプルと
信号レベルを直接比較する。本発明のサンプリング点は
典型的なピーク検出方法と比較して１／２クロックサイ
クルずらされている。このため、位相比較器はクロック
再生回路とデータチャネルの間のタイミングのずれを解
消するためのプログラマブル遅延線を必要とすることな
く隣接するサンプルを直接扱うことができる。サンプリ
ングされた信号レベルの差は位相エラーの量を表してい
る。位相エラーはフェーズロックループ内にある電圧制
御発振器（ＶＣＯ）の周波数を制御するために使われ
る。ＶＣＯの出力信号はデータのサンプリングと解読の
クロックとして使用される。このように、データサンプ
ラとクロック再生回路との間にフィードバックが行われ
る。フィードバックループは位相エラーを最小にするよ
う設計されている。
ラからのサンプルデータ値を受取り隣接するサンプルと
信号レベルを直接比較する。本発明のサンプリング点は
典型的なピーク検出方法と比較して１／２クロックサイ
クルずらされている。このため、位相比較器はクロック
再生回路とデータチャネルの間のタイミングのずれを解
消するためのプログラマブル遅延線を必要とすることな
く隣接するサンプルを直接扱うことができる。サンプリ
ングされた信号レベルの差は位相エラーの量を表してい
る。位相エラーはフェーズロックループ内にある電圧制
御発振器（ＶＣＯ）の周波数を制御するために使われ
る。ＶＣＯの出力信号はデータのサンプリングと解読の
クロックとして使用される。このように、データサンプ
ラとクロック再生回路との間にフィードバックが行われ
る。フィードバックループは位相エラーを最小にするよ
う設計されている。
【００１８】図２は本発明の実施例のブロック図であ
る。読取り信号２００が磁気読取りヘッドなどの信号源
で生成され前置増幅器２０１に送られる。増幅された信
号は自動利得制御増幅器（ＡＧＣ）２０２に送られ、サ
ンプリングに望ましいレベルになるよう増幅される。信
号はフィルタ２０３を通過し望ましくない周波数成分が
除去される。等化器の役割は読取りパルスを望みの波形
にすることである。
る。読取り信号２００が磁気読取りヘッドなどの信号源
で生成され前置増幅器２０１に送られる。増幅された信
号は自動利得制御増幅器（ＡＧＣ）２０２に送られ、サ
ンプリングに望ましいレベルになるよう増幅される。信
号はフィルタ２０３を通過し望ましくない周波数成分が
除去される。等化器の役割は読取りパルスを望みの波形
にすることである。
【００１９】フィルタ２０３の次にくるサンプラ２０４
は連続した時間読取り信号をサンプリングし不連続デー
タサンプルを発生させる。この不連続データサンプル２
０５はＡＧＣ２０２，アナログ／デジタルコンバータ２
０６，クロック再生回路２０８に送られる。クロック再
生回路２０８はクロック信号２０９をサンプラ２０４と
解読器２０７に送る。アナログ／デジタルコンバータ２
０６はデータ信号２１０を発生させるため解読アルゴリ
ズムが組み込まれている解読器２０７にデジタル化した
サンプル値を送る。
は連続した時間読取り信号をサンプリングし不連続デー
タサンプルを発生させる。この不連続データサンプル２
０５はＡＧＣ２０２，アナログ／デジタルコンバータ２
０６，クロック再生回路２０８に送られる。クロック再
生回路２０８はクロック信号２０９をサンプラ２０４と
解読器２０７に送る。アナログ／デジタルコンバータ２
０６はデータ信号２１０を発生させるため解読アルゴリ
ズムが組み込まれている解読器２０７にデジタル化した
サンプル値を送る。
【００２０】ここで説明する検出及び解読方法はアナロ
グ／デジタルのいずれの方式でも実行可能である。デジ
タル方式を用いた場合アナログ／デジタルコンバータ
（ＡＤＣ）はサンプルをデジタル値に変換する。ＡＤＣ
が不必要な場合にはアナログ解読器の利用が可能であ
る。システム用の等化器もアナログあるいはデジタルの
いずれでも用いることができる。解読器はデジタルの場
合はＡＤＣの後に配置する。アナログ方式の場合は図２
に示したようにフィルタと組み合わせることができる。
グ／デジタルのいずれの方式でも実行可能である。デジ
タル方式を用いた場合アナログ／デジタルコンバータ
（ＡＤＣ）はサンプルをデジタル値に変換する。ＡＤＣ
が不必要な場合にはアナログ解読器の利用が可能であ
る。システム用の等化器もアナログあるいはデジタルの
いずれでも用いることができる。解読器はデジタルの場
合はＡＤＣの後に配置する。アナログ方式の場合は図２
に示したようにフィルタと組み合わせることができる。
【００２１】図３（Ａ）は書込み電流の一回の変化を表
している。図３（Ｂ）は一回の変化に対する等化応答を
示している。図のように正の応答パルスは正の書込み電
流の変化から発生する。同様に負の書込み電流の変化は
負の応答パルスを発生させる。本発明のサンプル値は時
間ＴKで採取される。ここで、Ｋ＝０・・・５である。
Ｔ0−Ｔ5で採取されたサンプル値は、それぞれ、０，
α，β，β，α，０である。自動利得制御回路ＡＧＣ２
０２はサンプル値βを所定の大きさに調整する。
している。図３（Ｂ）は一回の変化に対する等化応答を
示している。図のように正の応答パルスは正の書込み電
流の変化から発生する。同様に負の書込み電流の変化は
負の応答パルスを発生させる。本発明のサンプル値は時
間ＴKで採取される。ここで、Ｋ＝０・・・５である。
Ｔ0−Ｔ5で採取されたサンプル値は、それぞれ、０，
α，β，β，α，０である。自動利得制御回路ＡＧＣ２
０２はサンプル値βを所定の大きさに調整する。
【００２２】本発明のサンプリング点とＭＬ（１，７）
チャネルで使用される従来のＥＰＲ４波形のサンプリン
グ点とを比較すると、本発明のサンプリング点は１／２
クロックサイクルずれている。ＥＰＲ４波形のサンプリ
ング点は時間ＴＫ’（ここで、Ｋ＝０・・・５とする）
で採取されたサンプルとして図３（Ｂ）に示されてい
る。ＥＰＲ４波形のサンプリング点Ｔ2’は、応答のピ
ークに正確に発生するため、信号から読取りクロックを
検出するにはさらに信号処理が必要である。しかし、本
発明の方法では時間Ｔ2とＴ3で採取されたサンプルは応
答ピークのいずれかの側に約１／２クロックサイクルず
れて採取されている。この特徴により、本発明のシステ
ムはサンプルデータから読取りクロックを直接検出する
ことができる。
チャネルで使用される従来のＥＰＲ４波形のサンプリン
グ点とを比較すると、本発明のサンプリング点は１／２
クロックサイクルずれている。ＥＰＲ４波形のサンプリ
ング点は時間ＴＫ’（ここで、Ｋ＝０・・・５とする）
で採取されたサンプルとして図３（Ｂ）に示されてい
る。ＥＰＲ４波形のサンプリング点Ｔ2’は、応答のピ
ークに正確に発生するため、信号から読取りクロックを
検出するにはさらに信号処理が必要である。しかし、本
発明の方法では時間Ｔ2とＴ3で採取されたサンプルは応
答ピークのいずれかの側に約１／２クロックサイクルず
れて採取されている。この特徴により、本発明のシステ
ムはサンプルデータから読取りクロックを直接検出する
ことができる。
【００２３】読取りクロックは電圧制御発振器（ＶＣ
Ｏ）駆動用のサンプルデータ位相検出器のフェーズロッ
クループにより検出される。ＶＣＯと読取り信号の間の
位相エラーはサンプリングされた隣接する信号値のレベ
ルを比較することにより得られる。位相検出器はサンプ
ル信号値を直接モニターするためタイミングのずれがな
く、したがって、プログラマブル遅延線は不必要であ
る。検出されたクロックはタイミング制御信号としてサ
ンプラと解読器に送られる。
Ｏ）駆動用のサンプルデータ位相検出器のフェーズロッ
クループにより検出される。ＶＣＯと読取り信号の間の
位相エラーはサンプリングされた隣接する信号値のレベ
ルを比較することにより得られる。位相検出器はサンプ
ル信号値を直接モニターするためタイミングのずれがな
く、したがって、プログラマブル遅延線は不必要であ
る。検出されたクロックはタイミング制御信号としてサ
ンプラと解読器に送られる。
【００２４】図８は本発明のタイミング再生回路の実施
例のブロック図である。図２のサンプラ２０４は信号２
０９により制御されるスイッチとして表されている。サ
ンプル信号２０５は遅延手段７１３，加算器７１４，閾
値比較器ブロック７１６に送られる。閾値比較器ブロッ
ク７１６はサンプル信号が正の検出閾値以上であるか，
負の検出閾値以下であるか，そのどちらでもないか、を
決定する。このような各状況下での出力はそれぞれ、”
＋１”，”−１”，”０”である。比較器７１６の出力
は遅延手段７１７と論理ブロック７１８（入力”ｘ0”
として示される）に送られる。
例のブロック図である。図２のサンプラ２０４は信号２
０９により制御されるスイッチとして表されている。サ
ンプル信号２０５は遅延手段７１３，加算器７１４，閾
値比較器ブロック７１６に送られる。閾値比較器ブロッ
ク７１６はサンプル信号が正の検出閾値以上であるか，
負の検出閾値以下であるか，そのどちらでもないか、を
決定する。このような各状況下での出力はそれぞれ、”
＋１”，”−１”，”０”である。比較器７１６の出力
は遅延手段７１７と論理ブロック７１８（入力”ｘ0”
として示される）に送られる。
【００２５】遅延手段７１３と７１７は１クロック期間
の遅延でシステムによりアナログまたはデジタルのハー
ドウェアに組み込むことができる。たとえば、アナログ
遅延はサンプル-アンド-ホールドで行うことができる
し、デジタル遅延はレジスタにより行うことができる。
遅延手段７１３の出力”ｙ1”は減算器７１４において
サンプル入力２０５（”ｙ0”と表される）から減算さ
れる。この結果得られる差７１５は乗算器７２０に送ら
れる。遅延手段７１７の出力”ｘ1”は論理回路ブロッ
ク７１８に送られる。論理回路ブロック７１８の出力７
１９は乗算器７２０に送られる。
の遅延でシステムによりアナログまたはデジタルのハー
ドウェアに組み込むことができる。たとえば、アナログ
遅延はサンプル-アンド-ホールドで行うことができる
し、デジタル遅延はレジスタにより行うことができる。
遅延手段７１３の出力”ｙ1”は減算器７１４において
サンプル入力２０５（”ｙ0”と表される）から減算さ
れる。この結果得られる差７１５は乗算器７２０に送ら
れる。遅延手段７１７の出力”ｘ1”は論理回路ブロッ
ク７１８に送られる。論理回路ブロック７１８の出力７
１９は乗算器７２０に送られる。
【００２６】論理回路ブロック７１８は、以下の状態図
にしたがって出力を発生させる（”ｄ”は「かまわな
い」状態を示す）。
にしたがって出力を発生させる（”ｄ”は「かまわな
い」状態を示す）。
【表１】
【００２７】論理回路７１８はこのようにピークには
１，その他は０の大きさを有するスケーリングファクタ
７１９を発生させる。スケーリングファクタはピークが
正ピークか負ピークかにより正または負になる。差信号
７１５にスケーリングファクタ７１９を乗じると、遅れ
た正または負のピークがそれぞれ先行する正または負ピ
ークから区別される。
１，その他は０の大きさを有するスケーリングファクタ
７１９を発生させる。スケーリングファクタはピークが
正ピークか負ピークかにより正または負になる。差信号
７１５にスケーリングファクタ７１９を乗じると、遅れ
た正または負のピークがそれぞれ先行する正または負ピ
ークから区別される。
【００２８】基準化された差信号は次のループフィルタ
７２２を駆動させるのに使用される充電／放電電流を定
めるために電圧／電流変換器（Ｇｍ）７２１に送られ
る。ループフィルタ７２２の出力制御電圧信号は、接続
されている電圧制御発振器（ＶＣＯ）７２３の動作周波
数を規定する。ＶＣＯ７２３の出力２０９はブロック２
０４のサンプリングを制御するために使われるクロック
信号である。フィードバックが行われ信号ピークの両側
のピークいずれに対してもサンプル値の大きさが同じで
ピークからほぼ等距離になるように、入力信号に対して
同相にロックするフェーズロックループが形成される。
要素７１３−７２０で構成されるサンプルデータ位相検
出器はフェーズロックループの一部であり、位相サンプ
ルは直接検出されるためプログラマブル遅延は不必要
で、また、先行技術のピーク検出回路で行われていたよ
うなシステムへのノイズ注入は必要ではない。
７２２を駆動させるのに使用される充電／放電電流を定
めるために電圧／電流変換器（Ｇｍ）７２１に送られ
る。ループフィルタ７２２の出力制御電圧信号は、接続
されている電圧制御発振器（ＶＣＯ）７２３の動作周波
数を規定する。ＶＣＯ７２３の出力２０９はブロック２
０４のサンプリングを制御するために使われるクロック
信号である。フィードバックが行われ信号ピークの両側
のピークいずれに対してもサンプル値の大きさが同じで
ピークからほぼ等距離になるように、入力信号に対して
同相にロックするフェーズロックループが形成される。
要素７１３−７２０で構成されるサンプルデータ位相検
出器はフェーズロックループの一部であり、位相サンプ
ルは直接検出されるためプログラマブル遅延は不必要
で、また、先行技術のピーク検出回路で行われていたよ
うなシステムへのノイズ注入は必要ではない。
【００２９】図２の回路では解読器２０７は５つの関数
計算機と比較器，状態機から構成される。状態機の各状
態間の変化ルールはデータサンプルの関数値とある特定
の状態依存閾値の間の比較の論理結果に依存する。一回
の変化における等化応答内には４つの非ゼロサンプルが
あるため解読器の状態を表すには４ビットが必要であ
る。解読器の状態は書込み電流の最後の４つの二進論理
レベルとして規定される。この形式のため状態機は４ビ
ットシフトレジスタとともに用いられる。この４ビット
は１６の状態を表わす。しかし、これらの１６の状態の
うち正当な（１，７）コードパターンは１０個だけであ
る。図４（Ａ）はすべての正当なパターンと各状態間の
変化を示している。
計算機と比較器，状態機から構成される。状態機の各状
態間の変化ルールはデータサンプルの関数値とある特定
の状態依存閾値の間の比較の論理結果に依存する。一回
の変化における等化応答内には４つの非ゼロサンプルが
あるため解読器の状態を表すには４ビットが必要であ
る。解読器の状態は書込み電流の最後の４つの二進論理
レベルとして規定される。この形式のため状態機は４ビ
ットシフトレジスタとともに用いられる。この４ビット
は１６の状態を表わす。しかし、これらの１６の状態の
うち正当な（１，７）コードパターンは１０個だけであ
る。図４（Ａ）はすべての正当なパターンと各状態間の
変化を示している。
【００３０】ｉ番目のクロックサイクルにおけるサンプ
ル信号値をｙiとし、ａi，ｂi，ｃi，ｄiをこの時間に
おける解読器の状態とする。以下の説明では、ｙ0はク
ロックサイクルｉ＝０に対応し、解読されつつある現在
のサンプル値を表している。ａ0，ｂ0，ｃ0，ｄ0は解読
器の現在の状態を、ａ1，ｂ1，ｃ1，ｄ1は次の状態を表
している。ｙ1，ｙ2，ｙ3，ｙ4は４つの先読みサンプル
である。
ル信号値をｙiとし、ａi，ｂi，ｃi，ｄiをこの時間に
おける解読器の状態とする。以下の説明では、ｙ0はク
ロックサイクルｉ＝０に対応し、解読されつつある現在
のサンプル値を表している。ａ0，ｂ0，ｃ0，ｄ0は解読
器の現在の状態を、ａ1，ｂ1，ｃ1，ｄ1は次の状態を表
している。ｙ1，ｙ2，ｙ3，ｙ4は４つの先読みサンプル
である。
【００３１】解読器２０７の役割はクロックサイクル１
と２の間にピークが存在するかどうかを決定すること
で、これにより次の状態が決定される。図５（Ａ）と５
（Ｂ）は解読器の解読アルゴリズムを示している。解読
器はまず、サンプル値ｙ0，ｙ1，ｙ2，ｙ3，ｙ4の５つ
のリニア関数（Ｆa，Ｆb，Ｆx，Ｆy，Ｆz）の結果を計
算する。これらの関数の結果は５つの異なった状態依存
閾値と比較される。この比較の論理結果は決定変数Ａ，
Ｂ，Ｘ，Ｙ，Ｚに割り当てられる。これらの決定変数の
値及び現在の状態ａ0，ｂ0，ｃ0，ｄ0に基づいて、解読
器は図５（Ｂ）のルールにしたがって次の状態及び解読
されたデータが何であるかを決定する。
と２の間にピークが存在するかどうかを決定すること
で、これにより次の状態が決定される。図５（Ａ）と５
（Ｂ）は解読器の解読アルゴリズムを示している。解読
器はまず、サンプル値ｙ0，ｙ1，ｙ2，ｙ3，ｙ4の５つ
のリニア関数（Ｆa，Ｆb，Ｆx，Ｆy，Ｆz）の結果を計
算する。これらの関数の結果は５つの異なった状態依存
閾値と比較される。この比較の論理結果は決定変数Ａ，
Ｂ，Ｘ，Ｙ，Ｚに割り当てられる。これらの決定変数の
値及び現在の状態ａ0，ｂ0，ｃ0，ｄ0に基づいて、解読
器は図５（Ｂ）のルールにしたがって次の状態及び解読
されたデータが何であるかを決定する。
【００３２】関数ＦaとＦbは基線線チェック関数であ
る。これらはサンプル値が変化により発生するピークを
示すために必要な最小の大きさの閾値を越える信号を表
しているかどうかを決定する。チャネル内のノイズによ
るスプリアスピークはこうして無視される。関数Ｆaは
図３（Ｂ）に示したように標準ピークが発生したかどう
かを決定する。関数Ｆbは次の負のピークによりひずみ
を起こす可能性のある信号内の基準線状態についてテス
トするようになっている。ピークが検出される場合Ｆa
かＦbは真でなくてはならない。
る。これらはサンプル値が変化により発生するピークを
示すために必要な最小の大きさの閾値を越える信号を表
しているかどうかを決定する。チャネル内のノイズによ
るスプリアスピークはこうして無視される。関数Ｆaは
図３（Ｂ）に示したように標準ピークが発生したかどう
かを決定する。関数Ｆbは次の負のピークによりひずみ
を起こす可能性のある信号内の基準線状態についてテス
トするようになっている。ピークが検出される場合Ｆa
かＦbは真でなくてはならない。
【００３３】関数Ｆx，Ｆy，Ｆzは、サンプル値が所定
のピークモデルに適合するかどうかを決定する。Ｆxは
ピークを形成しない有効サンプルモデルの一番近いもの
からピークを区別するための最低条件を満足しているか
どうかのテストを行う。ＦyはＦxと同じテストを行うが
閾値はさらに厳しい。したがって、Ｆyが真になるため
には、サンプルモデルはその他の組合せから区別するた
め、理想的なピークモデルに充分近くなければならな
い。次のピークによりひずみを起こしたピークはこの厳
しいテストをパスできない。しかし、Ｆzは近接するピ
ークのためにひずみを起こしたピークの典型的なサンプ
ル組合せについてテストする。したがって、ひずみを起
こしていないピークについてはＦxとＦyが真になり付近
のピークによりゆがめられたピークについてはＦxとＦz
が真になる。したがって、この結果得られる「ピーク検
出」２進決定は（Ａ＋Ｂ）＆Ｘ＆（Ｙ＋Ｚ）となる。こ
の２進決定が真であれば（１，７）コーディングで禁止
されていない限り出力部及び状態機に変化が指示され
る。
のピークモデルに適合するかどうかを決定する。Ｆxは
ピークを形成しない有効サンプルモデルの一番近いもの
からピークを区別するための最低条件を満足しているか
どうかのテストを行う。ＦyはＦxと同じテストを行うが
閾値はさらに厳しい。したがって、Ｆyが真になるため
には、サンプルモデルはその他の組合せから区別するた
め、理想的なピークモデルに充分近くなければならな
い。次のピークによりひずみを起こしたピークはこの厳
しいテストをパスできない。しかし、Ｆzは近接するピ
ークのためにひずみを起こしたピークの典型的なサンプ
ル組合せについてテストする。したがって、ひずみを起
こしていないピークについてはＦxとＦyが真になり付近
のピークによりゆがめられたピークについてはＦxとＦz
が真になる。したがって、この結果得られる「ピーク検
出」２進決定は（Ａ＋Ｂ）＆Ｘ＆（Ｙ＋Ｚ）となる。こ
の２進決定が真であれば（１，７）コーディングで禁止
されていない限り出力部及び状態機に変化が指示され
る。
【００３４】個々の決定関数の閾値は期待されるサンプ
ルモデルとその近くに来る次の有効サンプルモデルの間
のエラーを最小にすることにより決定される。こうし
て、次の有効状態が現在の状態により決定されるため、
各関数の閾値は現在の状態に依存する。たとえば、サン
プル組合せのエラーは以下のように規定される。 Ｅ＝（ｙ0−ｙa）2 ＋（ｙ1−ｙb）2 ＋（ｙ2−ｙc）2 ＋（ｙ3−ｙd）2 ＋（ｙ4−ｙe）２ ここで、ｙａ，ｙb，ｙc，ｙd，ｙeはモデルに期待され
る値である。
ルモデルとその近くに来る次の有効サンプルモデルの間
のエラーを最小にすることにより決定される。こうし
て、次の有効状態が現在の状態により決定されるため、
各関数の閾値は現在の状態に依存する。たとえば、サン
プル組合せのエラーは以下のように規定される。 Ｅ＝（ｙ0−ｙa）2 ＋（ｙ1−ｙb）2 ＋（ｙ2−ｙc）2 ＋（ｙ3−ｙd）2 ＋（ｙ4−ｙe）２ ここで、ｙａ，ｙb，ｙc，ｙd，ｙeはモデルに期待され
る値である。
【００３５】第二のモデルではなく第一のモデルが選択
されるためにはＥ1−Ｅ2＜０となる。これにより、次の
ように閾値決定が行われる。 （ｙa2−ｙa1）ｙ0＋（ｙb2−ｙb1）ｙ1＋（ｙc2−ｙc1）ｙ2 ＋（ｙd2−ｙd1）ｙ3＋（ｙe2−ｙe1）ｙ4 ＜（ｙa2−ｙa1）（ｙa2＋ｙa1）＋・・・＋（ｙe2−ｙe1）（ｙe2＋ｙe1）
されるためにはＥ1−Ｅ2＜０となる。これにより、次の
ように閾値決定が行われる。 （ｙa2−ｙa1）ｙ0＋（ｙb2−ｙb1）ｙ1＋（ｙc2−ｙc1）ｙ2 ＋（ｙd2−ｙd1）ｙ3＋（ｙe2−ｙe1）ｙ4 ＜（ｙa2−ｙa1）（ｙa2＋ｙa1）＋・・・＋（ｙe2−ｙe1）（ｙe2＋ｙe1）
【００３６】各モデルが等しくなるサンプル点ではｋが
その関連サンプル点である因数（ｙk2−ｙk1）はキャン
セルされる。負の位相すなわち負の変化では各閾値は同
じであるがこの不等式は逆になり、決定関数に”−１”
が乗算される。次の状態が（１，７）コーディング法に
より制限されるため、図５（Ａ）には状態０００１，１
００１，１１１０，０１１０についての決定は示されて
いない。
その関連サンプル点である因数（ｙk2−ｙk1）はキャン
セルされる。負の位相すなわち負の変化では各閾値は同
じであるがこの不等式は逆になり、決定関数に”−１”
が乗算される。次の状態が（１，７）コーディング法に
より制限されるため、図５（Ａ）には状態０００１，１
００１，１１１０，０１１０についての決定は示されて
いない。
【００３７】解読されたデータはクロックサイクルゼロ
において変化があるかどうか、すなわち状態ビットｃ0
からｄ0への変化があるかどうかを示している。この解
読データはほとんどのＲＬＬ（１，７）解読器とコンパ
チブルである。図５（Ａ）に示した閾値は名目値と考え
られる。すべての条件で最大のマージンが得られるよう
これらの閾値を微調整することにより性能を改善するこ
とができる。また、さらに性能を改善するためこの新し
いチャネルには広く用いられている書込み前補償技術を
適用することもできる。しかし、最適値に到達するよう
閾値を調整する必要がある。書込み前補償はノイズ帯域
幅を小さくするよう等化器を調整する場合に起こる付加
的なピークシフトを少なくするのに用いられる。
において変化があるかどうか、すなわち状態ビットｃ0
からｄ0への変化があるかどうかを示している。この解
読データはほとんどのＲＬＬ（１，７）解読器とコンパ
チブルである。図５（Ａ）に示した閾値は名目値と考え
られる。すべての条件で最大のマージンが得られるよう
これらの閾値を微調整することにより性能を改善するこ
とができる。また、さらに性能を改善するためこの新し
いチャネルには広く用いられている書込み前補償技術を
適用することもできる。しかし、最適値に到達するよう
閾値を調整する必要がある。書込み前補償はノイズ帯域
幅を小さくするよう等化器を調整する場合に起こる付加
的なピークシフトを少なくするのに用いられる。
【００３８】前述したアルゴリズムのほかに、さらに容
易に実現できるように簡略化解読アルゴリズムがある。
この修正された解読構成ではチャネルの強固さと適用の
容易さとの間で妥協が行われている。一般的解読アルゴ
リズムでは係数Ｋ1とＫ2は通常はかなり小さい。そのた
め、Ｋ1ｙ0とＫ2ｙ0の項は関数からはずすこともでき
る。通常は１.５〜２.５の間にあるＫ3は２の値により
近似することができる。ｙ0項がすべて無視されるため
解読器状態を表すビット数は４から３に減らすことがで
きる。図４（Ｂ）は６個の有効な（１，７）コードデー
タパターンとこれらの状態の間の可能な変化のすべてを
示している。
易に実現できるように簡略化解読アルゴリズムがある。
この修正された解読構成ではチャネルの強固さと適用の
容易さとの間で妥協が行われている。一般的解読アルゴ
リズムでは係数Ｋ1とＫ2は通常はかなり小さい。そのた
め、Ｋ1ｙ0とＫ2ｙ0の項は関数からはずすこともでき
る。通常は１.５〜２.５の間にあるＫ3は２の値により
近似することができる。ｙ0項がすべて無視されるため
解読器状態を表すビット数は４から３に減らすことがで
きる。図４（Ｂ）は６個の有効な（１，７）コードデー
タパターンとこれらの状態の間の可能な変化のすべてを
示している。
【００３９】図６（Ａ）と６（Ｂ）は簡略化したアルゴ
リズムを示している。複雑さはかなり減少している。関
数内のすべての計算は単純な加算や減算である。したが
って、この簡略化したアルゴリズムはアナログかデジタ
ルの手ごろなハードウェアで実現することができる。す
べての閾値は値αとβから簡単に導くことができる。β
の値はＡＧＣにより規定されたレベルに調整されること
が多い。αの値は設計を単純にするため一定の定数とす
ることができる。チャネルの強固さを増すために、αを
進行中に常に使用することができるとともにデータブロ
ックの前の信号パターンの構成を確率することができ
る。以上、チャネル内で信号を処理するための新しい方
法について説明した。
リズムを示している。複雑さはかなり減少している。関
数内のすべての計算は単純な加算や減算である。したが
って、この簡略化したアルゴリズムはアナログかデジタ
ルの手ごろなハードウェアで実現することができる。す
べての閾値は値αとβから簡単に導くことができる。β
の値はＡＧＣにより規定されたレベルに調整されること
が多い。αの値は設計を単純にするため一定の定数とす
ることができる。チャネルの強固さを増すために、αを
進行中に常に使用することができるとともにデータブロ
ックの前の信号パターンの構成を確率することができ
る。以上、チャネル内で信号を処理するための新しい方
法について説明した。
【図１】従来技術の（１，７）ＭＬチャネルのブロック
図。
図。
【図２】本発明のＲＬＬチャネルの実施例のブロック
図。
図。
【図３】磁気記録システムにおける書込み電流の一回の
変化の説明図及び一回の書込み電流変化に対する等化応
答の説明図。
変化の説明図及び一回の書込み電流変化に対する等化応
答の説明図。
【図４】本発明の一般解読アルゴリズムにおける有効状
態変化の説明図及び本発明の簡略化解読アルゴリズムの
有効状態変化の説明図。
態変化の説明図及び本発明の簡略化解読アルゴリズムの
有効状態変化の説明図。
【図５】本発明の一般解読アルゴリズムのための関数及
び決定閾値の表及び一般解読アルゴリズムの決定過程に
おける次の状態と解読されたデータを示す表。
び決定閾値の表及び一般解読アルゴリズムの決定過程に
おける次の状態と解読されたデータを示す表。
【図６】本発明の簡略化解読アルゴリズムのための関数
及び決定閾値の表及び簡略化解読アルゴリズムの決定過
程における次の状態と解読されたデータを示す表。
及び決定閾値の表及び簡略化解読アルゴリズムの決定過
程における次の状態と解読されたデータを示す表。
【図７】従来技術のクロック再生システムのブロック
図。
図。
【図８】本発明のクロック再生システムの実施例のブロ
ック図。
ック図。
【符号の説明】 １１１，２０１ 前置増幅器 １１２ フィルタ １１３ フェーズロックループ １１４ 遅延回路 １１５，２０６ ＡＤＣ １１６ 等化器 １１８，２０７ 解読器 ２０２ ＡＧＣ ２０３ フィルタ／等化器 ２０４ サンプラ ２０８ クロック再生 ７０６ ゼロクロス検出器 ７０８，７１６ 閾値比較器 ７１０ ＡＮＤゲート ７１８ 論理回路 ７２１ 電圧／電流変換器 ７２２，７３２ ループフィルタ ７２３，７３３ ＶＣＯ ７３１ 位相検出器
Claims (7)
- 【請求項１】 アナログ入力信号をクロック信号により
不連続に適時にサンプリングし、前記アナログ入力信号
を符号化された２進データとするサンプリング手段と；
前記サンプリング手段からのサンプリングに基づくデジ
タル出力列を発生させるための解読手段と；前記クロッ
ク信号を送るために前記サンプリング手段と前記解読手
段に結合され、連続するサンプルの信号レベル間の差を
決定するための手段を含むクロック再生手段と；を具え
るクロック再生装置。 - 【請求項２】 前記サンプリングされたアナログ信号の
信号ピークの発生及びその正または負方向により決定さ
れるスケーリングファクタにより前記の差をスケーリン
グするためのスケーリング手段と；信号レベルにおける
前記の差に依存する出力周波数を有し前記クロック信号
を発生させる電圧制御発振器と；をさらに具える請求項
１記載のクロック再生装置。 - 【請求項３】 前記サンプルをデジタル値に変換するア
ナログ／デジタルコンバータをさらに具える請求項１記
載のクロック再生装置。 - 【請求項４】 前記アナログ信号が理想的な波形にさら
に近づくように前記アナログ信号を調整するための等化
器をさらに具える請求項１記載のクロック再生装置。 - 【請求項５】 サンプリング前に前記アナログ信号から
望ましくない周波数成分を除去するためのフィルタをさ
らに具える請求項１記載のクロック再生装置。 - 【請求項６】 前記アナログ信号を所定のレベルに保つ
ために前記アナログ入力信号と前記サンプリング手段に
接続された自動利得制御回路をさらに具える請求項１記
載のクロック再生装置。 - 【請求項７】 アナログ信号をサンプリングする段階
と；信号レベルの差を確認するために少なくとも２つの
連続したサンプルの信号レベルを比較する段階と；可変
周波数発振器の位相と周波数を前記信号レベル差とその
前の周波数の関数として変化させる段階と；前記発振器
の位相と周波数にしたがって前記サンプリング工程をト
リガする段階と；を具えるＲＬＬチャネルクロック再生
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/930,718 US5311178A (en) | 1992-08-14 | 1992-08-14 | Method for processing sample values in an RLL channel |
| US07/930,718 | 1992-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06162680A true JPH06162680A (ja) | 1994-06-10 |
| JP3098660B2 JP3098660B2 (ja) | 2000-10-16 |
Family
ID=25459658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05200578A Expired - Fee Related JP3098660B2 (ja) | 1992-08-14 | 1993-08-12 | クロック再生装置及びｒｌｌチャネルクロック再生方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5311178A (ja) |
| JP (1) | JP3098660B2 (ja) |
| GB (1) | GB2269727B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016330A1 (fr) * | 1998-09-11 | 2000-03-23 | Matsushita Electric Industrial Co., Ltd. | Comparateur de phase et circuit a verrouillage de phase numerique |
| JP2003508960A (ja) * | 1999-08-30 | 2003-03-04 | トムソン ライセンシング ソシエテ アノニム | 位相ロックループのための位相検出器 |
| JP2007531360A (ja) * | 2004-03-22 | 2007-11-01 | トムソン ライセンシング | タイムスレービング装置 |
| JP2008301337A (ja) * | 2007-06-01 | 2008-12-11 | Nec Electronics Corp | 入出力回路 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| JP3355690B2 (ja) * | 1993-03-31 | 2002-12-09 | ソニー株式会社 | クロック再生装置 |
| KR0148140B1 (ko) * | 1993-06-30 | 1998-09-15 | 김광호 | 심볼 타이밍 복구장치 |
| US5530601A (en) * | 1993-09-30 | 1996-06-25 | International Business Machines Corporation | Tracking threshold circuit for peak detection |
| US5430745A (en) * | 1994-02-17 | 1995-07-04 | International Business Machines Corporation | Prejudging current state in a decoder for coded signal processing channels |
| JP2944895B2 (ja) * | 1994-09-02 | 1999-09-06 | 株式会社日立製作所 | 情報再生装置及び情報記録方法 |
| DE19549657B4 (de) * | 1994-09-02 | 2004-04-08 | Hitachi, Ltd. | Verfahren und Vorrichtung zur Informationsaufzeichnung und Wiedergabe von digitalen Signalen mit erhöhter Dichte |
| US5671252A (en) * | 1994-09-21 | 1997-09-23 | Analog Devices, Inc. | Sampled data read channel utilizing charge-coupled devices |
| US5459757A (en) * | 1994-09-21 | 1995-10-17 | Seagate Technology, Inc. | Timing and gain control circuit for a PRML read channel |
| US5642243A (en) * | 1994-09-27 | 1997-06-24 | Cirrus Logic, Inc. | Timing recovery frequency error detector for sampled amplitude magnetic recording |
| US5493454A (en) * | 1994-10-04 | 1996-02-20 | Quantum Corporation | Write precompensation optimization in a PRML channel using a selected PRML signal level |
| US6151177A (en) * | 1994-12-09 | 2000-11-21 | Seagate Technology, Inc. | Apparatus for compensating for non-linear characteristics of magnetoresistive heads |
| US5504790A (en) * | 1994-12-09 | 1996-04-02 | Conner Peripherals, Inc. | Digital data phase detector |
| FR2730884B1 (fr) * | 1995-02-17 | 1997-04-04 | Inst Francais Du Petrole | Methode et dispositif pour regenerer, par detection des maxima, un signal d'horloge rythmant la transmission de signaux numerises recus |
| US5629914A (en) * | 1995-03-20 | 1997-05-13 | International Business Machines Corporation | Data-transition threshold following in optical recording |
| US5796535A (en) * | 1995-05-12 | 1998-08-18 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer |
| US5696639A (en) * | 1995-05-12 | 1997-12-09 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery |
| US5768320A (en) * | 1995-09-05 | 1998-06-16 | Analog Devices, Inc. | Read system for implementing PR4 and higher order PRML signals |
| US5841812A (en) * | 1995-09-06 | 1998-11-24 | Analog Devices, Inc. | NMOS pass transistor digital signal processor for a PRML system |
| US5717619A (en) * | 1995-10-20 | 1998-02-10 | Cirrus Logic, Inc. | Cost reduced time varying fir filter |
| US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
| US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
| US5726818A (en) * | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
| US5995561A (en) * | 1996-04-10 | 1999-11-30 | Silicon Systems, Inc. | Method and apparatus for reducing noise correlation in a partial response channel |
| US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
| US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
| US6185174B1 (en) | 1998-01-31 | 2001-02-06 | Seagate Technology Llc | Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels |
| US6529460B1 (en) | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
| US6593867B2 (en) * | 2001-01-31 | 2003-07-15 | Vdv Media Technologies, Inc. | High performance bus interface |
| US7149955B1 (en) * | 2001-03-07 | 2006-12-12 | Marvell International Ltd. | Encoding and decoding apparatus and method with hamming weight enhancement |
| JP3972868B2 (ja) * | 2003-06-24 | 2007-09-05 | ソニー株式会社 | デジタルｐｌｌ装置 |
| JP7316587B2 (ja) * | 2018-11-15 | 2023-07-28 | パナソニックＩｐマネジメント株式会社 | 光ディスク装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183042A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602834A (en) * | 1970-06-18 | 1971-08-31 | Ibm | Timing recovery circuits |
| NL7903100A (nl) * | 1979-04-20 | 1980-10-22 | Philips Nv | Inrichting voor het controleren van de synchronisatie van een ontvanger. |
| US4333060A (en) * | 1980-07-10 | 1982-06-01 | E-Systems, Inc. | Phase locked loop for recovering data bit timing |
| GB2099262B (en) * | 1981-04-29 | 1984-11-14 | Philips Electronic Associated | Arrangement for checking the synchronisation of a receiver |
| JPS5977633A (ja) * | 1982-10-26 | 1984-05-04 | Nippon Gakki Seizo Kk | デイスク再生装置におけるクロツク再生回路 |
| US4724496A (en) * | 1985-10-24 | 1988-02-09 | White R Kent | Peak detector for magnetically recorded binary signal |
| JPH0748723B2 (ja) * | 1987-04-17 | 1995-05-24 | 三洋電機株式会社 | デ−タクロツク発生回路 |
| US4958243A (en) * | 1988-09-15 | 1990-09-18 | International Business Machines Corporation | Phase discrimination and data separation method and apparatus |
| US5107379A (en) * | 1989-01-24 | 1992-04-21 | Maxtor Corporation | Read channel detector with improved signaling speed |
| US5142420A (en) * | 1989-04-28 | 1992-08-25 | Matsushita Electric Industrial Co., Ltd. | Sampling frequency reproduction system |
| US4979189A (en) * | 1989-08-18 | 1990-12-18 | National Semiconductor Corporation | Self-timing qualification channel |
| US4984255A (en) * | 1989-11-15 | 1991-01-08 | National Semiconductor Corporation | Edge transition insensitive delay line system and method |
-
1992
- 1992-08-14 US US07/930,718 patent/US5311178A/en not_active Expired - Lifetime
- 1992-12-21 GB GB9226631A patent/GB2269727B/en not_active Expired - Lifetime
-
1993
- 1993-08-12 JP JP05200578A patent/JP3098660B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183042A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016330A1 (fr) * | 1998-09-11 | 2000-03-23 | Matsushita Electric Industrial Co., Ltd. | Comparateur de phase et circuit a verrouillage de phase numerique |
| JP2003508960A (ja) * | 1999-08-30 | 2003-03-04 | トムソン ライセンシング ソシエテ アノニム | 位相ロックループのための位相検出器 |
| JP2007531360A (ja) * | 2004-03-22 | 2007-11-01 | トムソン ライセンシング | タイムスレービング装置 |
| JP4907517B2 (ja) * | 2004-03-22 | 2012-03-28 | トムソン ライセンシング | タイムスレービング装置 |
| JP2008301337A (ja) * | 2007-06-01 | 2008-12-11 | Nec Electronics Corp | 入出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5311178A (en) | 1994-05-10 |
| GB2269727A (en) | 1994-02-16 |
| GB9226631D0 (en) | 1993-02-17 |
| JP3098660B2 (ja) | 2000-10-16 |
| GB2269727B (en) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098660B2 (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| KR100495715B1 (ko) | 샘플링된진폭판독채널및고장허용방법 | |
| US6023386A (en) | Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel | |
| US5991107A (en) | Sychronous read channel | |
| JP4014689B2 (ja) | 局部応答チャンネルにおけるノイズ相関を低減する方法および装置 | |
| JP3360990B2 (ja) | ディスク記録再生装置のデータ再生処理装置 | |
| US6249398B1 (en) | Class of fixed partial response targets in a PRML sampled data detection channel | |
| US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
| JP2648554B2 (ja) | Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置 | |
| KR100241742B1 (ko) | 열 에스페러티 및 기준선 시프트를 보상하기 위한 회로 및 방법 | |
| US5729396A (en) | Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording | |
| US5355261A (en) | Method and apparatus for measuring error rate of magnetic recording devices having a partial response maximum likelihood data detection channel | |
| JPH1125602A (ja) | Ｐｒｍｌデータ・チャネルのデータ検出の方法および装置 | |
| US5717395A (en) | Rate 16/17 ENDEC with independent high/low byte decoding | |
| JPH0241801B2 (ja) | ||
| US5625632A (en) | Magnetic disk drive including a data discrimination apparatus capable of correcting signal waveform distortion due to intersymbol interference | |
| US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
| US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
| US6549352B1 (en) | Signal processing apparatus utilizing a partial response method, and signal processing method, information recording apparatus, and information reproduction apparatus therefore | |
| US5754593A (en) | Write equalization for partial response channels | |
| US7502187B2 (en) | Address mark detection | |
| EP0962017B1 (en) | Method and apparatus for maximum likelihood detection | |
| KR100272349B1 (ko) | 신호 채널의 샘플값 처리회로 및 방법 | |
| JPH0883403A (ja) | データ記録再生装置及びそのデータ再生方法 | |
| JPH08255306A (ja) | データ記録再生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |