JPH08203842A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08203842A
JPH08203842A JP7032977A JP3297795A JPH08203842A JP H08203842 A JPH08203842 A JP H08203842A JP 7032977 A JP7032977 A JP 7032977A JP 3297795 A JP3297795 A JP 3297795A JP H08203842 A JPH08203842 A JP H08203842A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor device
impurity
amorphous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7032977A
Other languages
English (en)
Inventor
Hideki Kimura
秀樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7032977A priority Critical patent/JPH08203842A/ja
Priority to US08/591,772 priority patent/US5602045A/en
Priority to KR19960001874A priority patent/KR960030322A/ko
Publication of JPH08203842A publication Critical patent/JPH08203842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 接合リーク電流が少なく且つ浅い拡散層を形
成して、微細な半導体装置を製造する。 【構成】 −４０℃以下の温度のＳｉ基板に１×１０15
〜１×１０16ｃｍ-2のドーズ量でＳｉイオンをイオン注
入して非晶質層を形成した後、Ｓｉ基板に不純物をイオ
ン注入して非晶質層よりも浅い不純物層を形成する。こ
のため、結晶層との界面における転移ループ１１の伸び
及び数が抑制された非晶質層を形成することができ、且
つアニールで不純物を活性化させた不純物層を非晶質層
よりも浅く形成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願の発明は、不純物のイオン注
入及びその後のアニールで不純物層を形成する半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】電界効果型半導体装置の微細化における
スケーリング則によれば、最小寸法を１／Ｌにするため
には、不純物層と半導体基板との接合の深さＸj も１／
Ｌにする必要がある。そのために、不純物をイオン注入
する際の低エネルギー化及びイオン注入した不純物を活
性化させるためのアニールの低温短時間化が進められて
いる。
【０００３】しかし、深さＸj ＜０．１μｍになって、
イオン注入した不純物のチャネリングテールを無視する
ことができない程度にまで微細化が進むと、上述のイオ
ン注入の低エネルギー化及びアニールの低温短時間化だ
けでは十分に浅い不純物層を形成することが困難になっ
てきている。
【０００４】ところで、図１（ａ）に示す様に、非晶質
層を形成した深さＸa よりも深い不純物層をイオン注入
で形成すると、図１（ｂ）に示す様に、イオン注入した
不純物を活性化させるためのアニールに際して不純物が
拡散するのを抑制することができない。
【０００５】これに対して、図１（ｃ）に示す様に、非
晶質層を形成した深さＸa よりも浅い不純物層をイオン
注入で形成すると、図１（ｄ）に示す様に、イオン注入
した不純物を活性化させるためのアニールに際して不純
物がＸa よりも深い位置まで拡散するのを抑制すること
ができて、アニール後でも浅い不純物層を形成すること
ができる。このため、従来から、不純物層を形成するた
めのイオン注入に先立って非晶質層を半導体基板に形成
することが行われていた。
【０００６】
【発明が解決しようとする課題】ところが、図１（ｂ）
（ｄ）に示す様に、アニール後に非晶質層と結晶層との
界面近傍に転移ループ１１が発生する。一方、図６は、
不純物層の深さＸj を一定にして非晶質層の深さＸa を
変化させた場合の、不純物層とＳｉ基板との接合におけ
るリーク電流の変化を示している。この図６から明らか
な様に、非晶質層の深さＸa が増加して接合の空乏層の
位置と転移ループ１１の位置とが一致したときから、接
合リーク電流が顕著に増大する。
【０００７】つまり、図１（ｃ）（ｄ）に示した様に、
不純物が非晶質層の深さＸa よりも深い位置まで拡散す
るのを抑制して、アニール後でも浅い不純物層を形成し
たとしても、この状態では接合の空乏層の位置と転移ル
ープ１１の位置とが一致しているので、接合リーク電流
が多い。従って、従来の方法では、微細な半導体装置を
製造することが実質的に困難であった。
【０００８】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、−４０℃以下の温度のＳｉ基板１２に１×
１０15〜１×１０16イオン／ｃｍ2 のドーズ量でＳｉイ
オンをイオン注入して、前記Ｓｉ基板１２に非晶質層２
２を形成する工程と、前記非晶質層２２を形成した後に
前記Ｓｉ基板１２に不純物をイオン注入して、前記非晶
質層２２よりも浅い不純物層２３を前記Ｓｉ基板１２に
形成する工程とを有することを特徴としている。
【０００９】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、前記温度の代わ
りに０℃以下の温度を用い、前記ドーズ量の代わりに３
×１０14〜１×１０16イオン／ｃｍ2 のドーズ量を用
い、前記Ｓｉイオンの代わりにＧａイオン、Ｇｅイオン
またはＡｓイオンの何れかを用いることを特徴としてい
る。
【００１０】請求項３の半導体装置の製造方法は、請求
項１または２の半導体装置の製造方法において、前記不
純物のイオン注入時にも前記Ｓｉ基板１２を前記温度に
維持することを特徴としている。
【００１１】請求項４の半導体装置の製造方法は、請求
項１〜３の何れかの半導体装置の製造方法において、ハ
ロゲン元素を含有する雰囲気中で前記Ｓｉ基板１２をア
ニールして、イオン注入した前記不純物を活性化させる
ことを特徴としている。
【００１２】
【作用】請求項１、２の半導体装置の製造方法では、Ｓ
ｉ基板１２を冷却しつつ非晶質化のためのイオン注入を
行っているので、イオン注入時に発生する変位原子や空
孔の拡散が抑制されて非晶質層２２と結晶層との界面に
おける遷移領域が狭く、また、イオン注入時の熱による
再結晶化が抑制される。このため、結晶層との界面にお
ける転移ループ１１の伸び及び数が抑制された非晶質層
２２を形成することができる。
【００１３】一方、Ｓｉ基板１２に対する不純物のイオ
ン注入で形成する不純物層２３を非晶質層２２よりも浅
くしているので、その後のアニールで不純物を活性化さ
せた不純物層２３を非晶質層２２よりも浅く形成するこ
とができる。
【００１４】請求項３の半導体装置の製造方法では、不
純物層２３を形成するための不純物のイオン注入もＳｉ
基板１２を冷却しつつ行っているので、結晶層との界面
における転移ループ１１の伸び及び数が更に抑制された
非晶質層２２を形成することができる。
【００１５】請求項４の半導体装置の製造方法では、イ
オン注入した不純物を活性化させるためのアニールに際
して不純物の拡散が抑制されるので、不純物層２３を非
晶質層２２よりも更に浅く形成することができる。
【００１６】
【実施例】以下、本願の発明の実施例を説明するが、実
施例の説明に先立って、本願の発明を想到するに至った
経緯を、図１〜４を参照しながらまず説明する。図２
は、Ｓｉ基板１２上にゲート酸化膜としてのＳｉＯ2 膜
１３とゲート電極としてのタングステンポリサイド層１
４とを順次に形成し、このタングステンポリサイド層１
４等をマスクにしてＢＦ2 を２０ｋｅＶの加速エネルギ
ー及び３×１０15ｃｍ-2のドーズ量でＳｉ基板１２にイ
オン注入した後、８００℃、６０分のアニールを行った
状態を模式的に表している。
【００１７】但し、ＢＦ2 をイオン注入した時のＳｉ基
板１２の温度が、図２（ａ）では＋１５℃であり、図２
（ｂ）では−４０℃である。これらの図２（ａ）（ｂ）
を比較すると、温度を−４０℃にすると、Ｓｉ基板１２
の表面から５０ｎｍの深さまでにおける転移ループ１１
の発生密度が、温度を＋１５℃にした場合の約１／１０
０になっている。
【００１８】一方、図３は、半導体基板に対してイオン
注入を行う際の半導体基板の温度と、アニール後の半導
体基板中における転移ループ１１の密度との関係を示し
ている。半導体基板の温度は、常温ないしはそれよりも
高温の場合と常温よりも低温の場合との２つの場合に設
定されている。
【００１９】図３（ａ）（ｂ）に示す様にイオン注入濃
度のプロファイルが同じでも、低温の半導体基板では、
図３（ｃ）（ｄ）に示す様にイオン注入時に発生する変
位原子や空孔の拡散が抑制されて非晶質層と結晶層との
界面における遷移領域が狭く、また、イオン注入時の熱
による再結晶化も抑制される。このため、アニール後で
も、低温でイオン注入した半導体基板では、図３（ｅ）
（ｆ）に示す様に非晶質層と結晶層との界面における転
移ループ１１の伸び及び数が抑制されて、図２に示した
結果になったものと考えられる。
【００２０】図２、３の結果は、不純物層を形成するた
めのイオン注入と非晶質層のみを形成するためのイオン
注入との何れにも該当するが、図４に示す様に、転移ル
ープ１１の発生を抑制しつつＳｉ基板に非晶質Ｓｉ層を
形成するために必要な臨界ドーズ量は、イオン種及びＳ
ｉ基板の温度によって異なる。従って、上述の様にＳｉ
基板を低温にしてイオン注入を行う場合にも、これらの
組み合わせを選択する必要がある。
【００２１】例えば、Ｓｉ基板に非晶質Ｓｉ層を形成す
るために、−４０℃以下の温度のＳｉ基板にＳｉイオン
をイオン注入する場合は、１×１０15〜１×１０16ｃｍ
-2のドーズ量が必要であり、０℃以下の温度のＳｉ基板
にＧａ、ＧｅまたはＡｓイオンをイオン注入する場合
は、３×１０14〜１×１０16ｃｍ-2のドーズ量が必要で
ある。
【００２２】図５は、実施例を示している。この実施例
では、図５（ａ）に示す様に、Ｓｉ基板１２の素子分離
領域にＳｉＯ2 膜１５を形成した後、必要な部分をレジ
スト（図示せず）でマスクし、ウェル１６及びチャネル
ストップ（図示せず）を形成し且つ閾値電圧を調整する
ための夫々のイオン注入を行う。そして、ゲート酸化膜
としてのＳｉＯ2 膜１３とゲート電極としてのタングス
テンポリサイド層１４とを形成する。
【００２３】次に、必要な部分をレジスト（図示せず）
でマスクし、このレジストとタングステンポリサイド層
１４及びＳｉＯ2 膜１５とをマスクにしたイオン注入
で、図５（ｂ）に示す様に、ＬＤＤ構造用の低濃度の不
純物層１７を形成する。そして、必要に応じて所謂ポケ
ット層（図示せず）をイオン注入で形成した後、ＳｉＯ
2 膜２１等から成る側壁をタングステンポリサイド層１
４に形成する。
【００２４】ポケット層は必ずしも形成する必要はない
が、形成する場合は、上述の様なイオン注入の他に、Ｓ
ｉＯ2 膜２１に予め不純物をドーピングしておき、後述
するアニールの際にこのＳｉＯ2 膜２１からＳｉ基板１
２中へ不純物を熱拡散させて形成してもよい。
【００２５】次に、イオン注入を行う際の汚染防止及び
チャネリング抑制のためのＳｉＯ2膜（図示せず）を、
熱酸化またはＣＶＤ法によって、５ｎｍ程度以上の膜厚
に形成する。但し、このＳｉＯ2 膜は必ずしも必要では
ない。そして、必要な部分をレジスト（図示せず）でマ
スクし、このレジストとタングステンポリサイド層１４
及びＳｉＯ2 膜１５、２１とをマスクにしたイオン注入
で、図５（ｃ）に示す様に、非晶質層２２をＳｉ基板１
２に形成する。
【００２６】非晶質層２２を形成するために注入するイ
オンは、Ｓｉ中に深い準位を形成しない元素であれば、
Ｓｉ、Ｇｅ、Ａｓ等の質量数の大きいものほど望まし
い。このイオン注入における加速エネルギーとしては、
投影飛程ＲP 及びその分散ΔＲP と後に形成する不純物
層の深さＸj との関係が、 ＲP ＋（１〜４）×ΔＲP ＝Ｘj となる加速エネルギーを選択する。
【００２７】つまり、非晶質層２２の深さＸa を、後に
形成する不純物層の深さＸj よりも浅くする。例えば、
深さＸj が０．０８μｍの不純物層を形成するに先立っ
て非晶質層２２をＧｅイオンで形成する場合は、１３０
〜７０ｋｅＶ程度の加速エネルギーが必要である。な
お、上記の式中の１〜４の何れの値を用いるかは、ドー
ズ量による。
【００２８】このドーズ量としては、例えば、Ｓｉイオ
ンを用いる場合は１×１０15ｃｍ-2以上が必要であり、
Ｇｅイオンを用いる場合は３×１０14ｃｍ-2以上が必要
である。また、このイオン注入の際のＳｉ基板１２の温
度としては、図４にも示した様に、例えば、Ｓｉイオン
を用いる場合は−４０℃以下とし、Ｇｅイオンを用いる
場合は℃以下とする。
【００２９】次に、必要な部分をレジスト（図示せず）
でマスクし、このレジストとタングステンポリサイド層
１４及びＳｉＯ2 膜１５、２１とをマスクにしたイオン
注入で、図５（ｄ）に示す様に、不純物層２３をＳｉ基
板１２に形成する。不純物層２３をｐ型にする場合は、
ＢＦ2 またはＢをイオン注入し、ｎ型にする場合は、Ａ
ｓまたはＰｈｏｓをイオン注入する。
【００３０】このイオン注入におけるドーズ量は、１×
１０15〜５×１０15ｃｍ-2程度とする。また、加速エネ
ルギーとしては、投影飛程ＲP 及びその分散ΔＲP と不
純物層２３の深さＸj との関係が、 ＲP ＋６×ΔＲP ＜Ｘj となる加速エネルギーを選択する。例えば、深さＸj が
０．０８μｍの不純物層２３を、Ａｓで形成する場合は
４０ｋｅＶ以下とし、ＢＦ2 で形成する場合は２０ｋｅ
Ｖ以下とする。
【００３１】その後、層間絶縁膜（図示せず）を形成
し、不純物層１７、２３中の不純物を活性化させるため
のアニールを窒素雰囲気中で行う。このアニールとして
は、８００〜９００℃程度及び１０〜６０分程度の電気
炉アニール、または９００〜１１００℃程度及び１〜３
００秒程度の急速熱処理を行う。なお、このアニールは
層間絶縁膜を形成する前に行ってもよい。そして、更
に、配線工程等を経て、この半導体装置を完成させる。
【００３２】以上の様な実施例では、非晶質層２２より
も浅い不純物層２３を形成しているので、アニール後で
もこの不純物層２３が非晶質層２２よりも浅い。そし
て、それにも拘らず、Ｓｉ基板１２を冷却した状態で非
晶質層２２を形成しているので、不純物層２３における
接合リーク電流が少ない。
【００３３】なお、以上の実施例では、非晶質層２２を
形成する際にのみＳｉ基板１２を冷却したが、図２、３
についての説明で述べた様に、不純物層２３を形成する
際にもＳｉ基板１２を冷却すると効果があるので、この
冷却を行うことによって接合リーク電流の更に少ない半
導体装置を製造することができる。
【００３４】また、以上の実施例では、不純物層２３中
の不純物を活性化させるためのアニールを窒素雰囲気中
で行ったが、ＮＦ3 やＨＣｌ等の様にハロゲン元素を含
有する雰囲気中でアニールを行うと、このアニールに際
して不純物の拡散が抑制されるので、不純物層２３を非
晶質層２２よりも更に浅く形成することができる。
【００３５】
【発明の効果】請求項１、２の半導体装置の製造方法で
は、結晶層との界面における転移ループの伸び及び数が
抑制された非晶質層を形成することができ、且つアニー
ルで不純物を活性化させた不純物層を非晶質層よりも浅
く形成することができる。このため、接合リーク電流が
少なく且つ浅い拡散層を形成することができて、微細な
半導体装置を製造することができる。
【００３６】請求項３の半導体装置の製造方法では、結
晶層との界面における転移ループの伸び及び数が更に抑
制された非晶質層を形成することができるので、接合リ
ーク電流が更に少なく且つ浅い拡散層を形成することが
できて、更に微細な半導体装置を製造することができ
る。
【００３７】請求項４の半導体装置の製造方法では、不
純物層を非晶質層よりも更に浅く形成することができる
ので、接合リーク電流が少なく且つ更に浅い拡散層を形
成することができて、更に微細な半導体装置を製造する
ことができる。
【図面の簡単な説明】
【図１】非晶質層の深さＸa と不純物層の深さＸj と非
晶質層形成時の温度との関係を示すグラフである。
【図２】半導体装置を模式的に示す側断面図であり、
（ａ）は半導体基板の温度を＋１５℃にして不純物層を
形成した場合、（ｂ）は半導体基板の温度を−４０℃に
して不純物層を形成した場合である。
【図３】半導体基板の温度と転移ループの発生密度との
関係を示しており、（ａ）（ｂ）はイオン注入濃度を示
すグラフ、（ｃ）（ｄ）は変位原子の密度を示すグラ
フ、（ｅ）（ｆ）は半導体基板の側断面図である。
【図４】Ｓｉ基板の温度と転移ループの発生を抑制しつ
つＳｉ基板に非晶質Ｓｉ層を形成するために必要な臨界
ドーズ量との関係を示すグラフである。
【図５】本願の発明の実施例を工程順に示す半導体装置
の側断面図である。
【図６】不純物層の深さを一定にして非晶質層の深さを
変化させた場合の、不純物層とＳｉ基板との接合におけ
るリーク電流の変化を示すグラフである。
【符号の説明】
１１ 転移ループ １２ Ｓｉ基板 ２２ 非晶質層 ２３ 不純物層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】 図３（ａ）（ｂ）に示す様にイオン注入
濃度のプロファイルが同じでも、低温の半導体基板で
は、図３（ｃ）（ｄ）に示す様にイオン注入時に発生す
る変位原子や空孔の拡散が抑制されて非晶質層と結晶層
との界面における遷移領域が狭く、また、イオン注入時
の熱による再結晶化も抑制される。このため、アニール
後でも、低温でイオン注入した半導体基板では、図１
（ｃ）〜（ｆ）及び図３（ｅ）（ｆ）に示す様に非晶質
層と結晶層との界面における転移ループ１１の伸び及び
数が抑制されて、図２に示した結果になったものと考え
られる。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 −４０℃以下の温度のＳｉ基板に１×１
    ０15〜１×１０16イオン／ｃｍ2 のドーズ量でＳｉイオ
    ンをイオン注入して、前記Ｓｉ基板に非晶質層を形成す
    る工程と、 前記非晶質層を形成した後に前記Ｓｉ基板に不純物をイ
    オン注入して、前記非晶質層よりも浅い不純物層を前記
    Ｓｉ基板に形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 前記温度の代わりに０℃以下の温度を用
    い、 前記ドーズ量の代わりに３×１０14〜１×１０16イオン
    ／ｃｍ2 のドーズ量を用い、 前記Ｓｉイオンの代わりにＧａイオン、Ｇｅイオンまた
    はＡｓイオンの何れかを用いることを特徴とする請求項
    １記載の半導体装置の製造方法。
  3. 【請求項３】 前記不純物のイオン注入時にも前記Ｓｉ
    基板を前記温度に維持することを特徴とする請求項１ま
    たは２記載の半導体装置の製造方法。
  4. 【請求項４】 ハロゲン元素を含有する雰囲気中で前記
    Ｓｉ基板をアニールして、イオン注入した前記不純物を
    活性化させることを特徴とする請求項１〜３の何れか１
    項に記載の半導体装置の製造方法。
JP7032977A 1995-01-30 1995-01-30 半導体装置の製造方法 Pending JPH08203842A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7032977A JPH08203842A (ja) 1995-01-30 1995-01-30 半導体装置の製造方法
US08/591,772 US5602045A (en) 1995-01-30 1996-01-25 Method for making a semiconductor device
KR19960001874A KR960030322A (ja) 1995-01-30 1996-01-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7032977A JPH08203842A (ja) 1995-01-30 1995-01-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08203842A true JPH08203842A (ja) 1996-08-09

Family

ID=12373955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7032977A Pending JPH08203842A (ja) 1995-01-30 1995-01-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5602045A (ja)
JP (1) JPH08203842A (ja)
KR (1) KR960030322A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349039A (ja) * 1999-06-02 2000-12-15 Nec Corp 浅い拡散層を有する半導体装置の製造方法
WO2005096357A1 (ja) * 2004-03-31 2005-10-13 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
JP2006352162A (ja) * 2006-09-01 2006-12-28 Toshiba Corp 半導体装置の製造方法
JP2009514204A (ja) * 2005-10-28 2009-04-02 コミサリヤ・ア・レネルジ・アトミク 薄膜構造物の製造方法および得られる薄膜構造物

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763916A (en) * 1996-04-19 1998-06-09 Micron Technology, Inc. Structure and method for improved storage node isolation
US5869866A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5880013A (en) * 1997-01-10 1999-03-09 United Microelectronics Corporation Method for reducing cross-contamination in ion implantation
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US5976956A (en) * 1997-04-11 1999-11-02 Advanced Micro Devices, Inc. Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
US6146934A (en) * 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof
US6013546A (en) * 1997-12-19 2000-01-11 Advanced Micro Devices, Inc. Semiconductor device having a PMOS device with a source/drain region formed using a heavy atom p-type implant and method of manufacture thereof
EP0942460A1 (fr) * 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6087209A (en) * 1998-07-31 2000-07-11 Advanced Micro Devices, Inc. Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6245618B1 (en) 1999-02-03 2001-06-12 Advanced Micro Devices, Inc. Mosfet with localized amorphous region with retrograde implantation
US6335253B1 (en) * 2000-07-12 2002-01-01 Chartered Semiconductor Manufacturing Ltd. Method to form MOS transistors with shallow junctions using laser annealing
US20020058385A1 (en) * 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
US6465847B1 (en) * 2001-06-11 2002-10-15 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions
US6849528B2 (en) * 2001-12-12 2005-02-01 Texas Instruments Incorporated Fabrication of ultra shallow junctions from a solid source with fluorine implantation
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
JP2007515066A (ja) * 2003-12-18 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 固相エピタキシャル再成長を用いて接合の漏損を低減させた半導体基板及び同半導体基板の生産方法
JP2007516614A (ja) * 2003-12-18 2007-06-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置の製造方法およびその方法で得られる半導体装置
US7247547B2 (en) * 2005-01-05 2007-07-24 International Business Machines Corporation Method of fabricating a field effect transistor having improved junctions
US20060163581A1 (en) * 2005-01-24 2006-07-27 Lsi Logic Corporation Fabrication of strained silicon film via implantation at elevated substrate temperatures
US7759208B1 (en) * 2009-03-27 2010-07-20 International Business Machines Corporation Low temperature ion implantation for improved silicide contacts
US8124508B2 (en) 2010-03-31 2012-02-28 Advanced Ion Beam Technology, Inc. Method for low temperature ion implantation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
JP3313432B2 (ja) * 1991-12-27 2002-08-12 株式会社東芝 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349039A (ja) * 1999-06-02 2000-12-15 Nec Corp 浅い拡散層を有する半導体装置の製造方法
WO2005096357A1 (ja) * 2004-03-31 2005-10-13 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
CN100401476C (zh) * 2004-03-31 2008-07-09 松下电器产业株式会社 半导体器件的制造方法
US7737012B2 (en) 2004-03-31 2010-06-15 Panasonic Corporation Manufacturing method of a semiconductor device
JP2009514204A (ja) * 2005-10-28 2009-04-02 コミサリヤ・ア・レネルジ・アトミク 薄膜構造物の製造方法および得られる薄膜構造物
US8461031B2 (en) 2005-10-28 2013-06-11 Commissariat A L'energie Atomique Method for making a thin-film structure and resulting thin-film structure
JP2006352162A (ja) * 2006-09-01 2006-12-28 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR960030322A (ja) 1996-08-17
US5602045A (en) 1997-02-11

Similar Documents

Publication Publication Date Title
JPH08203842A (ja) 半導体装置の製造方法
US7157340B2 (en) Method of fabrication of semiconductor device
US7645665B2 (en) Semiconductor device having shallow b-doped region and its manufacture
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
US6927130B2 (en) Method of manufacturing a trench gate type field effect transistor
US4502205A (en) Method of manufacturing an MIS type semiconductor device
JPH08181085A (ja) 半導体装置の製造方法
KR100391891B1 (ko) 반도체장치의 제조방법
US5898007A (en) Method for forming wells of a semiconductor device
JP3293567B2 (ja) 半導体装置の製造方法
JP2997791B2 (ja) 半導体素子の製造方法
WO2004114413A1 (ja) 半導体装置及びその製造方法
US6767808B2 (en) Method for fabricating semiconductor device
JPH0689870A (ja) 半導体素子の製造方法
JP2700320B2 (ja) 半導体装置の製造方法
JPH05299434A (ja) 半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPH0950970A (ja) 半導体装置の製造方法
JPH1041240A (ja) 半導体装置およびその製造方法
JPH1065152A (ja) 半導体装置の製造方法
KR20040037847A (ko) 반도체소자의 제조방법
JPH0689869A (ja) 半導体素子の製造方法
JP3384439B2 (ja) 半導体装置の製造方法
US7670936B1 (en) Nitridation of gate oxide by laser processing
KR100824661B1 (ko) 반도체 소자의 제조방법