JPH07283219A

JPH07283219A - 半導体装置および半導体装置の製造方法および半導体装置の製造装置

Info

Publication number: JPH07283219A
Application number: JP6100697A
Authority: JP
Inventors: Yasunori Inoue; 恭典井上
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-04-13
Filing date: 1994-04-13
Publication date: 1995-10-27

Abstract

(57)【要約】【目的】低抵抗で信頼性の高い配線を備えた半導体装置
を簡単かつ低コストに製造する。【構成】単結晶シリコン基板１上に配線層２が形成さ
れ、その上に層間絶縁膜３が形成されている。層間絶縁
膜３にはコンタクトホール４が開口されている。層間絶
縁膜３上に配線層５が形成されている。配線層５は、下
からチタン膜６，窒化チタン膜７，タンタル膜８，銅薄
膜９が順次積層されて形成されており、コンタクトホー
ル４を介して基板１および配線層２とコンタクトしてい
る。チタン膜６およびタンタル膜８はマグネトロンスパ
ッタ法で形成され、窒化チタン膜７は反応性スパッタ法
を併用したマグネトロンスパッタ法で形成される。銅薄
膜９は、Ｔａ膜８をカソードとする硫酸銅めっき法によ
って形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置および半導体
装置の製造方法および半導体装置の製造装置に係り、詳
しくは、銅，金，銀を配線材料として用いる低抵抗で信
頼性の高い配線を備えた半導体装置、その半導体装置の
製造方法、その半導体装置の製造装置に関するものであ
る。

【０００２】

【従来の技術】半導体集積回路の高集積化に伴い、配線
長の増大による配線抵抗の増大、配線間のスペースの減
少による配線間容量の増大、などが顕著になってきてい
る。その結果、配線材料としてアルミ合金を用いた従来
の配線では信号の遅延が大きくなり、半導体集積回路の
動作速度を向上させることが困難になっている。さら
に、配線材料としてアルミ合金を用いた場合、エレクト
ロマイグレーション（ＥＭ）耐性やストレスマイグレー
ション（ＳＭ）耐性が不十分なために、半導体集積回路
の信頼性を向上させることも困難になっている。そこ
で、抵抗率がアルミ合金に比べて小さく、融点が高いた
めにＥＭ耐性およびＳＭ耐性がアルミ合金に比べて格段
に優れた銅，金，銀などを配線材料として用いることが
検討されている。中でも、銅は、抵抗率が1.7 μΩ・cm
と低い上に（アルミの抵抗率は2.8 μΩ・cm）、金や銀
に比べて安価であるため、アルミ合金に替わる次代の配
線材料として盛んな研究が進められている。

【０００３】そのような銅を配線材料として用いた従来
の配線の製造方法を、図１５〜図２０に従って説明す
る。まず、図１５に示すように、単結晶シリコン基板
（ウェハ）１０１上にＭＯＳトランジスタのゲート電極
などの配線層１０２を形成し、その上にシリコン酸化膜
による層間絶縁膜１０３を形成する。そして、層間絶縁
膜１０３に、基板１０１および配線層１０２とコンタク
トをとるためのコンタクトホール１０４を開口する。

【０００４】続いて、図１６に示すように、コンタクト
ホール１０４内を含むウェハの全面に、チタン（Ｔｉ）
膜１０５と窒化チタン（ＴｉＮ）膜１０６とを順次形成
する。

【０００５】そして、図１７に示すように、コンタクト
ホール１０４内を含むウェハの全面のＴｉＮ膜１０６上
に銅薄膜１０７を形成する。銅薄膜１０７の形成方法と
しては、(1993 Symposium on VLSI Technology;pp.12
3-124 ），(1993 Symposiumon VLSI Technology;pp.125
-126 ），(1991 Symposium on VLSI Technology;pp.37-
38 ）などに詳述されているＭＯＣＶＤ（Metal-Organic
CVD ）法を用いる方法、（J.Electrochem.Soc.139,9
22(1992) ），（Extended Abstracts of the1993 Inter
national Conference on Solid State Devices and Mat
erials;pp.549-551 ）などに詳述されているスパッタ法
を用いる方法、（P.L.Pai:IEEE VLSI Multilevel Int
erconnection Conference.,1989,pp.258-264）などに詳
述されている自己触媒めっき（無電解めっき）法を用い
る方法、などがある。

【０００６】ところで、ＴｉＮ膜１０６およびＴｉ膜１
０５はバリア層として機能する。ＴｉＮ膜１０６を形成
するのは、銅薄膜１０７と基板１０１との反応を抑制し
て相互拡散による接合リーク電流の増加を防止するため
である。また、Ｔｉ膜１０５を形成するのは、ＴｉＮ膜
１０６だけであるとコンタクト抵抗が高くなるためであ
る。

【０００７】続いて、図１８に示すように、銅薄膜１０
７上にレジストを塗布した後、露光工程および現像工程
を経てレジストパターン１０８を形成する。そして、図
１９に示すように、レジストパターン１０８をエッチン
グマスクとしたドライエッチング法により、銅薄膜１０
７，ＴｉＮ膜１０６，Ｔｉ膜１０５を除去して配線層１
０９を形成する。ここで、銅薄膜１０７をエッチングす
るには、(Extended Abstracts of the 1990 Internatio
nal Conference on Solid State Devices and Material
s;pp.215-218）に詳述されているように、塩化シリコン
（ＳｉＣｌ₄），窒素，塩素，アンモニアの混合ガスを
用い、ウェハを250 〜300 ℃に加熱したドライエッチン
グ法が用いられる。

【０００８】このとき、ウェハを250 〜300 ℃に加熱す
るのは、エッチングガス中の塩素と銅とが反応して生成
されるＣｕＣｌ₂ガスをウェハ表面から速やかに引き離
すためである。塩素系のエッチングガスを用いてアルミ
をエッチングする場合にも、塩素とアルミとが反応して
ＡｌＣｌ₃ガスが生成されるが、ＡｌＣｌ₃ガスの蒸気
圧は高いため、ウェハを50〜80℃に加熱するだけでＡｌ
Ｃｌ₃ガスはウェハ表面から速やかに引き離される。塩
素系のエッチングガスを用いてＴｉＮ膜１０６およびＴ
ｉ膜１０５をエッチングする場合も、アルミの場合と同
様にウェハの加熱は50〜80℃でよい。一方、ＣｕＣｌ₂
ガスの蒸気圧は低いため、ウェハを250〜300 ℃に加熱
しないことにはウェハ表面からＣｕＣｌ₂ガスを引き離
すことができない。

【０００９】その後、図２０に示すように、レジストパ
ターン１０８を除去し、配線層１０２，１０９による２
層の配線構造が完成する。

【００１０】

【発明が解決しようとする課題】上記した従来の配線の
製造方法には、以下のような問題点がある。 (1) 銅薄膜１０７の形成方法についてＭＯＣＶＤ法を用いた場合、堆積速度が約100nm/min 程
度と遅いため銅薄膜１０７の製造に時間がかかる。ま
た、ＭＯＣＶＤ法で形成した銅薄膜１０７の抵抗率は2.
0 μΩ・cm以上になり、銅本来の抵抗率である1.7 μΩ
・cmよりも高くなる。これは、ＭＯＣＶＤ法で用いる有
機ガスソース中の構成元素が不純物として銅薄膜１０７
内に混入するためであると考えられる。さらに、ＭＯＣ
ＶＤ法で用いる有機ガスソースは高価であるため、製造
コストも高くつく。

【００１１】スパッタ法で形成した銅薄膜１０７の抵抗
率は1.9 Ω・cmとＭＯＣＶＤ法に比べれば低くなるもの
の、銅本来の抵抗率よりは高くなる。これは、スパッタ
法で用いる不活性ガス（アルゴンなど）が銅薄膜１０７
内に混入するためであると考えられる。さらに、スパッ
タ法では段差被覆性に限界があり、コンタクトホール１
０４が微細化するとコンタクトホール１０４内の銅薄膜
１０７中にボイドが発生してコンタクト抵抗が増大す
る。

【００１２】自己触媒めっき法では、１μm の銅薄膜１
０７を堆積させるのに４０分程度も必要で、ＭＯＣＶＤ
法よりもさらに時間がかかる。また、自己触媒めっき法
では、浴中にシアンやナトリウムなどが含まれるため基
板１０１に悪影響を与え、基板１０１上に形成したＭＯ
Ｓトランジスタなどの素子が正常に動作しなくなる可能
性がある。

【００１３】(2) 銅薄膜１０７のエッチングについて銅薄膜１０７をエッチングするにはウェハを250 〜300
℃に加熱する必要があるため、高温加熱機構を備えたド
ライエッチング装置を用いなければならない。しかし、
従来の半導体装置製造工程ではそのようなドライエッチ
ング装置を使用していないため新たに導入しなければな
らず、設備投資が必要になる上に製造設備が大規模化す
る。また、レジストパターン１０８に耐熱性のある材料
を用いなければならないが、300 ℃程度の耐熱性のある
レジストは一般的ではなく高価であるため、製造コスト
が高くつく。

【００１４】ところで、金や銀を配線材料として用いる
場合も、上記した銅の場合と同様な製造方法によるため
同様な問題がある。本発明は上記問題点を解決するため
になされたものであって、その目的は、低抵抗で信頼性
の高い配線を備えた半導体装置を提供することにある。
また、本発明の別の目的は、そのような半導体装置の簡
単かつ低コストな製造方法を提供することにある。ま
た、本発明の別の目的は、そのような半導体装置の製造
装置を提供することにある。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、主配線材料となる銅または貴金属の薄膜とバリア層
との間に金属薄膜を介した構造の配線を備えたことをそ
の要旨とする。

【００１６】請求項２に記載の発明は、ウェハ上に金属
薄膜を形成する工程と、その金属薄膜をカソードとする
電気めっき法により、当該金属薄膜の表面に主配線材料
となる銅または貴金属の薄膜からなる配線を形成する工
程とを備えたことをその要旨とする。

【００１７】請求項３に記載の発明は、ウェハ上に金属
薄膜を形成する工程と、その金属薄膜上に配線パターン
を形成する工程と、前記金属薄膜をカソードとする電気
めっき法により、前記配線パターンをマスクとして、当
該金属薄膜の表面に主配線材料となる銅または貴金属の
薄膜を形成する工程と、前記配線パターンを除去する工
程と、前記銅または貴金属の薄膜をエッチングマスクと
して前記金属薄膜をエッチングする工程とを備えたこと
をその要旨とする。

【００１８】請求項４に記載の発明は、スパッタ法によ
り、ウェハ上にバリア層を形成する工程と、スパッタ法
またはＭＯＣＶＤ法により、前記バリア層上に金属薄膜
を形成する工程と、その金属薄膜をカソードとする電気
めっき法により、当該金属薄膜の表面に主配線材料とな
る銅または貴金属の薄膜からなる配線を形成する工程と
を備えたことをその要旨とする。

【００１９】請求項５に記載の発明は、スパッタ法によ
り、ウェハ上にバリア層を形成する工程と、スパッタ法
またはＭＯＣＶＤ法により、前記バリア層上に金属薄膜
を形成する工程と、その金属薄膜上に配線パターンを形
成する工程と、前記金属薄膜をカソードとする電気めっ
き法により、前記配線パターンをマスクとして、当該金
属薄膜の表面に主配線材料となる銅または貴金属の薄膜
を形成する工程と、前記配線パターンを除去する工程
と、前記銅または貴金属の薄膜をエッチングマスクとし
て前記金属薄膜とバリア層とをエッチングする工程とを
備えたことをその要旨とする。

【００２０】請求項６に記載の発明は、スパッタ法によ
り、ウェハ上にバリア層を形成する工程と、スパッタ法
またはＭＯＣＶＤ法により、前記バリア層上に金属薄膜
を形成する工程と、その金属薄膜をカソードとする電気
めっき法により、当該金属薄膜の表面に主配線材料とな
る銅または貴金属の薄膜を形成する工程と、その銅また
は貴金属の薄膜上に配線パターンを形成する工程と、そ
の配線パターンをエッチングマスクとして前記銅または
貴金属の薄膜と金属薄膜とバリア層とをエッチングする
工程とを備えたことをその要旨とする。

【００２１】請求項７に記載の発明は、層間絶縁膜にコ
ンタクトホールを形成する工程と、スパッタ法により、
前記コンタクトホール内面にバリア層を形成する工程
と、スパッタ法またはＭＯＣＶＤ法により、前記バリア
層上に金属薄膜を形成する工程と、その金属薄膜をカソ
ードとする電気めっき法により、当該金属薄膜の表面に
主配線材料となる銅または貴金属の薄膜を形成して前記
コンタクトホール内を埋め込む工程と、化学的機械研磨
法またはドライエッチング法による全面エッチバック法
により、前記層間絶縁膜を露出させて前記コンタクトホ
ール内にプラグを形成する工程とを備えたことをその要
旨とする。

【００２２】請求項８に記載の発明は、請求項４〜７の
いずれか１項に記載の半導体装置の製造方法において、
前記金属薄膜を省くと共にバリア層を導電性とし、その
導電性のバリア層を電気めっき法のカソードとすること
をその要旨とする。

【００２３】請求項９に記載の発明は、請求項２〜８の
いずれか１項に記載の半導体装置の製造方法において、
前記電気めっき法は硫酸銅めっき法であることをその要
旨とする。

【００２４】請求項１０に記載の発明は、請求項９に記
載の半導体装置の製造方法に用いる製造装置に係り、硫
酸銅浴が満たされた石英槽と、硫酸銅浴の温度を制御す
る温度制御装置と、硫酸銅浴を攪拌するスターラと、硫
酸銅浴を濾過するフィルタと、アノードとしての銅板
と、アノードとカソード間に定電流を流す定電流装置と
を備えたことをその要旨とする。

【００２５】

【作用】請求項１に記載の発明によれば、銅または貴金
属の薄膜を主配線材料とすることで、低抵抗で信頼性の
高い配線を実現することができる。また、金属薄膜を設
けることで、銅または貴金属の薄膜とバリア層との密着
性を向上させることができる。そして、バリア層を設け
ることで、銅または貴金属の薄膜と、バリア層の下層
（ウェハや配線層など）とが相互に影響し合うのを防ぐ
ことができる。

【００２６】請求項２に記載の発明によれば、ウェハ上
に銅または貴金属の薄膜からなる配線を形成することが
できる。電気めっき法で形成した配線は、段差被覆性に
優れ、不純物の混入が少ないため抵抗率が低くなる。ま
た、電気めっき法の諸条件を最適化することにより、配
線を速く形成することもできる。

【００２７】請求項３に記載の発明によれば、配線パタ
ーンを銅または貴金属の薄膜の選択的な堆積のマスクと
して用いることで、銅または貴金属の薄膜をエッチング
することなく配線層を形成することができる。

【００２８】請求項４に記載の発明によれば、請求項１
に記載の半導体を形成することができる。請求項５に記
載の発明によれば、請求項３に記載の発明と同様に、銅
または貴金属の薄膜をエッチングすることなく配線層を
形成することができる。また、バリア層を形成すること
ができる。

【００２９】請求項６に記載の発明によれば、ウェハ上
に銅または貴金属の薄膜からなる配線を形成することが
できる。また、バリア層を形成することができる。請求
項７に記載の発明によれば、銅または貴金属によるプラ
グを電気めっき法で形成することができる。

【００３０】請求項８に記載の発明によれば、金属薄膜
を設けることなく請求項４〜７のいずれか１項に記載の
半導体装置を製造することができる。請求項９に記載の
発明によれば、硫酸銅めっき法によって銅薄膜による配
線を形成することができる。硫酸銅めっき法には、自己
触媒めっき法のような問題がないため、ウェハに影響を
与えることなく銅薄膜を形成することができる。

【００３１】請求項１０に記載の発明によれば、硫酸銅
めっき法によって銅薄膜による配線を形成することが可
能な装置を提供することができる。

【００３２】

【実施例】

（第１実施例）以下、本発明を具体化した第１実施例を
図面に従って説明する。

【００３３】図１に、本実施例の半導体装置の断面図を
示す。単結晶シリコン基板（ウェハ）１上に下層の配線
層２が形成され、その上に層間絶縁膜３が形成されてい
る。層間絶縁膜３には、基板１および配線層２とコンタ
クトをとるためのコンタクトホール４が開口されてい
る。層間絶縁膜３上に上層の配線層５が形成されてい
る。配線層５は、下からＴｉ膜６，ＴｉＮ膜７，タンタ
ル（Ｔａ）膜８，銅薄膜９が順次積層されて形成されて
おり、コンタクトホール４を介して基板１および配線層
２とコンタクトしている。

【００３４】次に、本実施例の製造方法を図面に従って
順次説明する。工程１（図２参照）；基板１上に配線層２を形成し、そ
の上に層間絶縁膜３を形成する。そして、層間絶縁膜３
にコンタクトホール４を開口する。配線層２について
は、ポリシリコンによるＭＯＳトランジスタのゲート電
極や、金属配線層など、材質や形成方法はどのようなも
のでもよい。また、層間絶縁膜３についても、シリコン
酸化膜，シリコン窒化膜，シリケートガラス（ＰＳＧ，
ＢＰＳＧ，ＡＳＧなど）など、材質や形成方法はどのよ
うなものでもよい。

【００３５】工程２（図３参照）；マグネトロンスパッ
タ法により、コンタクトホール４内を含むウェハの全面
にＴｉ膜６（膜厚；50nm）を形成する。次に、反応性ス
パッタ法を併用したマグネトロンスパッタ法により、Ｔ
ｉ膜６上にＴｉＮ膜７（膜厚；100nm ）を形成する。続
いて、マグネトロンスパッタ法により、ＴｉＮ膜７上に
Ｔａ膜８（膜厚；100nm ）を形成する。

【００３６】工程３（図４参照）；Ｔａ膜８上にレジス
トを塗布した後、露光工程および現像工程を経てレジス
トパターン１０を形成する。工程４（図５参照）；硫酸銅めっき法により、レジスト
パターン１０の開口部（レジストパターン１０が形成さ
れていない部分）ＡのＴａ膜８上だけに銅薄膜９を選択
的に堆積させる。つまり、レジストパターン１０を銅薄
膜９の選択的な堆積のマスクとして用いる。

【００３７】図７に、銅薄膜９を形成するための装置の
概略構成を示す。本装置は、硫酸銅浴２１が満たされた
石英槽２２，温度制御装置２３，スターラ２４，ポンプ
２５，フィルタ２６，配管２７，銅板２８，定電流装置
２９などから構成されている。温度制御装置２３，ポン
プ２５，フィルタ２６は配管２７の途中に設けられてい
る。硫酸銅浴２１は、ポンプ２５が動作すると配管２７
中を矢印Ｂ方向に流れ、石英槽２２→フィルタ２６→ポ
ンプ２５→温度制御装置２３→石英槽２２の経路で循環
する。温度制御装置２３は、硫酸銅浴２１の温度を制御
するために設けられている。フィルタ２６は、硫酸銅浴
２１中に含まれるパーティクルを除去（すなわち、硫酸
銅浴２１を濾過）するために設けられており、例えば、
配線層５の線幅が0.3 μm の場合には0.1 μm 以上のパ
ーティクルを除去できるようになっている。スターラ２
４は石英槽２２中の硫酸銅浴２１を攪拌するために設け
られている。定電流装置２９のマイナス側端子２９ａは
Ｔａ膜８に接続され、定電流装置２９のプラス側端子２
９ｂは銅板２８に接続されている。そして、ウェハ（基
板１）および銅板２８は、石英槽２２中の硫酸銅浴２１
に漬け込まれている。つまり、Ｔａ膜８がカソード（陰
極）となり、銅板２８がアノード（陽極）となる。

【００３８】硫酸銅浴２１は、硫酸銅と硫酸とが浴の主
成分であり、硫酸銅は２価の銅イオンの供給源で、硫酸
は電導度を高めアノードの溶解をよくする作用がある。
硫酸銅浴２１中の銅濃度が高くなると、電流密度も高く
なり銅薄膜９の堆積速度が速くなる反面、均一電着性が
悪化するため、配線層５の線幅が狭い場合（レジストパ
ターン１０の開口部Ａの幅が狭い場合）には銅薄膜９を
確実に形成することができなくなる。反対に、硫酸銅浴
２１中の硫酸濃度が高くなると、硫酸銅の溶解度が下が
って銅薄膜９の堆積速度が遅くなる反面、均一電着性が
良好になり、配線層５の線幅が狭い場合でも銅薄膜９を
確実に形成することができる。そのため、硫酸銅浴２１
中の硫酸と銅の比は４以上１０以下（４＜硫酸／銅＜１
０）にするのが望ましい。例えば、硫酸銅浴２１中にお
いて、銅が40〜55g/l 、硫酸が150 〜250g/lになるよう
にする。

【００３９】硫酸銅浴２１の温度（浴温）が高くなる
と、電流効率も高くなり銅薄膜９の堆積速度が速くなる
反面、めっきが粗くなり均一電着性が悪化する。そのた
め、浴温は20〜80℃にするのが望ましく、特に、配線層
５の線幅が狭い場合には20〜30℃にするのがよい。

【００４０】スターラ２４による硫酸銅浴２１の攪拌を
よくすればカソード電流効率を100％にすることもでき
るが、カソード電流密度が高すぎるとめっきが粗くなり
均一電着性が悪化する。一方、アノード電流効率はアノ
ード電流密度が低すぎない限り100 ％であるが、アノー
ド電流密度が高すぎるとカソードの溶解が悪化し不動態
化することがある。また、両電流密度が高くなると基板
１に印加される電圧も高くなり、基板１中に格子欠陥が
生じたり、層間絶縁膜３が絶縁破壊を起こしたりする。
そのため、カソード電流密度は0.005 〜0.05A/cm²、ア
ノード電流密度は0.001 〜0.01A/cm²にするのが望まし
い。

【００４１】例えば、硫酸銅浴２１中の銅を50g/l ，硫
酸を200g/l、浴温を30℃、カソード電流密度を0.02A/cm
²、アノード電流密度を0.005A/cm²の条件で硫酸銅めっ
きを行った場合、基板１に印加される電圧は0.5 〜２Ｖ
と低く、基板１中に格子欠陥が生じたり、層間絶縁膜３
が絶縁破壊を起こしたりする恐れはない。このときの銅
薄膜９の堆積速度は約300nm/min であり、前記したＭＯ
ＣＶＤ法を用いた場合の堆積速度（約100nm/min ）に比
べて大幅に速くなる。また、上記条件で形成した銅薄膜
９には不純物がほとんど含まれていないため、その抵抗
率は約1.7 μΩ・cmと銅本来の値に極めて近くなる。

【００４２】図８は、上記条件で形成した銅薄膜９およ
びレジストパターン１０の表面状態を走査式電子顕微鏡
（ＳＥＭ）で観察した顕微鏡写真である。レジストパタ
ーン１０の開口部Ａだけに銅薄膜９が選択的に堆積され
ていることがわかる。

【００４３】また、上記のように均一電着性に留意して
硫酸銅めっき法の諸条件を設定すれば、コンタクトホー
ル４内の銅薄膜９中にボイドが発生することはなく、コ
ンタクト抵抗は増大しない。例えば、上記条件で銅薄膜
９を形成した場合、ホールサイズが0.5 μm φ以下でア
スペクト比が３以上の微細なコンタクトホール４につい
てもボイドが発生しないことが確認された。

【００４４】工程５（図６参照）；レジストパターン１
０を除去する。その除去方法については、有機溶剤など
を用いた湿式法や、酸素と窒素の混合ガスを用いたドラ
イアッシング法など、どのような方法を用いてもよい。

【００４５】工程６（図１参照）；銅薄膜９をエッチン
グマスクとし、塩素と塩化ホウ素（ＢＣｌ₃）の混合ガ
スを用いたドライエッチング法により、Ｔａ膜８，Ｔｉ
Ｎ膜７，Ｔｉ膜６を除去する。このとき、ウェハの加熱
は50〜80℃で十分であるため、一般的なドライエッチン
グ装置を用いることができる。このようにして、配線層
５が完成し、配線層２，５による２層の配線構造が完成
する。

【００４６】ところで、ＴｉＮ膜７およびＴｉ膜６はバ
リア層として機能する。ＴｉＮ膜７を形成するのは、銅
薄膜９と基板１との反応を抑制して相互拡散による接合
リーク電流の増加を防止するためである。ＴｉＮ膜７の
膜厚が厚くなると配線層５のアスペクト比が大きくなっ
て平坦化が困難になる傾向があり、薄くなると銅薄膜９
と基板１との反応の抑制作用が低下する傾向がある。従
って、ＴｉＮ膜７の膜厚は30〜150nm にすればよく、好
ましくは50〜100 にすればよい。

【００４７】また、Ｔｉ膜６を形成するのは、ＴｉＮ膜
６だけであるとコンタクト抵抗が高くなるためである。
Ｔｉ膜６の膜厚が厚くなると配線層５のアスペクト比が
大きくなって平坦化が困難になる傾向があり、薄くなる
とコンタクト抵抗が高くなって安定したコンタクトが得
られなくなる傾向がある。従って、Ｔｉ膜６の膜厚は10
〜100nm にすればよく、好ましくは20〜50nmにすればよ
い。

【００４８】一方、Ｔａ膜８を形成するのは、ＴｉＮ膜
７と銅薄膜９との密着性を向上させると共に、硫酸銅め
っき法におけるカソードとして使用するためである。Ｔ
ａ膜８の膜厚が厚くなると配線層５のアスペクト比が大
きくなって平坦化が困難になる傾向があり、薄くなると
ＴｉＮ膜７と銅薄膜９との密着性の向上作用が低下する
傾向がある。従って、Ｔａ膜８の膜厚は30〜150nm にす
ればよく、好ましくは50〜100nm にすればよい。

【００４９】このように本実施例によれば、硫酸銅めっ
き法を用いることで、抵抗率が低く段差被覆性に優れた
銅薄膜９を速く堆積させることができる。硫酸銅めっき
法には、前記した自己触媒めっき法のような問題がない
ため、基板１に影響を与えることなく銅薄膜９を形成す
ることができる。また、硫酸銅めっき法で用いる材料
（硫酸銅浴２１，銅板２８）および装置は安価で入手が
容易であり、その操作も簡便であって制御性も高い。そ
して、レジストパターン１０を銅薄膜９の選択的な堆積
のマスクとして用いることにより、銅薄膜９をエッチン
グすることなく配線層５を形成することができる。その
ため、銅薄膜をエッチングするための高温加熱機構を備
えたドライエッチング装置を用いなくともよい。従っ
て、本実施例によれば、低抵抗で信頼性の高い配線層５
を簡単かつ低コストに製造することができる。

【００５０】尚、銅の電気めっき法には硫酸銅めっき法
の他に、シアン化銅めっき法やピロりん酸銅めっき法が
ある。しかし、シアン化銅めっき法では、浴中にシア
ン，ナトリウム，カリウムなどが含まれるため、基板１
に悪影響を与える。また、ピロりん酸銅めっき法では、
浴中にピロりん酸やカリウムなどが含まれるため、やは
り基板１に悪影響を与える。従って、これらの電気めっ
き法を硫酸銅めっき法に置き代えることはできない。一
方、硫酸銅めっき法で用いられる硫酸は、半導体装置の
製造過程では古くから多用されており、基板１に悪影響
を与えないことが確認されている。

【００５１】（第２実施例）以下、本発明を具体化した
第２実施例を図面に従って説明する。尚、本実施例の半
導体装置の断面構造は、図１に示す第１実施例と同じで
ある。

【００５２】次に、本実施例の製造方法を図面に従って
順次説明する。工程I （図２参照）および工程II（図３参照）；第１実
施例の工程１および工程２と同じである。

【００５３】工程III （図９参照）；硫酸銅めっき法に
より、Ｔａ膜８上に銅薄膜９を堆積させる。すなわち、
第１実施例ではレジストパターン１０の開口部ＡのＴａ
膜８上だけに銅薄膜９を選択的に堆積させたが、本実施
例ではコンタクトホール４内を含むウェハの全面のＴａ
膜８上に銅薄膜９を堆積させる。

【００５４】銅薄膜９の形成方法については、第１実施
例の工程４と同じである。従って、第１実施例と同様
に、均一電着性に留意して硫酸銅めっき法の諸条件を設
定すれば、コンタクトホール４内の銅薄膜９中にボイド
が発生することはなく、コンタクト抵抗は増大しない。

【００５５】工程IV（図１０参照）；銅薄膜９上にレジ
ストを塗布した後、露光工程および現像工程を経てレジ
ストパターン１０を形成する。工程Ｖ（図１１参照）；レジストパターン１０をエッチ
ングマスクとし、塩化シリコン，窒素，塩素，アンモニ
アの混合ガスを用い、ウェハを250 〜300 ℃に加熱した
ドライエッチング法により、銅薄膜９，Ｔａ膜８，Ｔｉ
Ｎ膜７，Ｔｉ膜６を除去して配線層５を形成する。

【００５６】工程VI（図１２参照）；第１実施例の工程
５と同様の方法でレジストパターン１０を除去する。そ
の結果、配線層２，５による２層の配線構造が完成す
る。このように本実施例の製造方法によれば、第１実施例と
同様に、硫酸銅めっき法を用いることで、基板１に悪影
響を与えることなく、抵抗率が低く段差被覆性に優れた
銅薄膜９を速く堆積させることができる。但し、本実施
例では、レジストパターン１０および層間絶縁膜３が25
0 〜300 ℃で加熱されることになるため、レジストパタ
ーン１０および層間絶縁膜３にはそれ以上に耐熱性のあ
る材料を用いる必要がある。

【００５７】（第３実施例）以下、本発明を具体化した
第３実施例を図面に従って説明する。尚、本実施例にお
いて、第１実施例と同じ構成部材については符号を等し
くしてその説明を省略する。

【００５８】図１２に、本実施例の半導体装置の断面図
を示す。コンタクトホール４内には、Ｔｉ膜６，ＴｉＮ
膜７，Ｔａ膜８を介して銅プラグ１１が埋め込まれてい
る。銅プラグ１１上にバリア層のチタン・タングステン
（ＴｉＷ）膜１２が形成され、その上にアルミ薄膜１３
が形成されている。このアルミ薄膜１３とＴｉＷ膜１２
とで上層の配線層１４が形成されている。つまり、配線
層１４は銅プラグ１１を介して下層の配線層２とコンタ
クトしている。

【００５９】次に、本実施例の製造方法を図面に従って
順次説明する。工程[1](図２参照），工程[2](図３参照），工程[3](図
９参照）；第２実施例の工程I ，工程II，工程III と同
じである。

【００６０】工程[4](図１３参照）；コンタクトホール
４内の銅薄膜９だけを残して銅プラグ１１を形成するた
め、化学的機械研磨（ＣＭＰ；Chemical Mechanical Po
lishing ）法により、銅薄膜９，Ｔａ膜８，ＴｉＮ膜
７，Ｔｉ膜６から成る積層膜の全面エッチバックを行
う。すなわち、ウェハの表面をスラリー状の研磨液で満
たした研磨パッドに押しつけ、ウェハ表面に対する研磨
パッドの相対移動速度を上げると、段差の大きな凸部か
ら優先的に研磨される。この全面エッチバックは、層間
絶縁膜３が露出した時点で終了する。尚、銅薄膜の化学
的機械研磨法については、（VLSI Multilevel Intercon
nection Conference:pp.15-21(1993) ）に詳述されてい
る。

【００６１】工程[5](図１４参照）；マグネトロンスパ
ッタ法により、ウェハの全面にＴｉＷ膜１２（膜厚；50
nm）とアルミ薄膜１３とを順次形成する。工程[6](図１２参照）；アルミ薄膜１３上にレジストを
塗布した後、露光工程および現像工程を経てレジストパ
ターン（図示略）を形成する。続いて、そのレジストパ
ターンをエッチングマスクとしたドライエッチング法に
より、アルミ薄膜１３とＴｉＷ膜１２とを除去して配線
層１４を形成する。その結果、配線層２，１４による２
層の配線構造が完成する。

【００６２】このように本実施例によれば、コンタクト
ホール４内に銅薄膜９を埋め込んだ後に全面エッチバッ
クを行うことにより、銅薄膜９から銅プラグ１１を形成
することができる。従って、銅プラグ１１の抵抗率は低
くなりボイドが発生することもない。

【００６３】尚、上記各実施例は以下のように変更して
もよく、その場合にも同様の作用および効果を得ること
ができる。１）マグネトロンスパッタ法でＴｉＮ膜７を形成するの
ではなく、Ｔｉ膜６の形成後に、窒素またはアンモニア
雰囲気中で急速に加熱することにより、Ｔｉ膜６の表面
を窒化してＴｉＮ膜７を形成する。

【００６４】２）Ｔｉ膜６およびＴｉＮ膜７を、マグネ
トロンスパッタ法で形成したＴｉＷ膜，Ｔｉ膜単体、Ｗ
膜単体などのバリアメタルに置き代える。この場合に
は、そのバリアメタルをカソードとして使用することに
より、Ｔａ膜８を省くことができる。

【００６５】３）Ｔａ膜８を、銅，タングステン，チタ
ン，モリブデン，コバルト，ニッケル，パラジウム等の
金属膜に置き代える。その金属膜の形成方法としては、
ＭＯＣＶＤ法やスパッタ法などがある。例えば、タング
ステンのＭＯＣＶＤ法では、フッ化タングステン（ＷＦ
₆）と水素の混合ガスが用いられる。尚、その金属膜の
膜厚は薄いため、例えば、銅膜を用いた場合でも、第１
実施例の工程６におけるエッチング時のウェハの加熱は
50〜80℃で十分であり、一般的なドライエッチング装置
を用いることができる。

【００６６】４）各金属膜の形成に用いるマグネトロン
スパッタ法を通常のスパッタ法またはイオンビームスパ
ッタ法に置き代える。通常のスパッタ法はスパッタ装置
の構成が簡単で操作も容易である。一方、イオンビーム
スパッタ法は高純度の成膜が可能である。

【００６７】５）第３実施例の工程[4] における全面エ
ッチバックの方法を、化学的機械研磨法ではなく、第２
実施例の工程Ｖと同様のドライエッチング法に置き代え
る。６）ＴｉＷ膜１２を適宜なバリア層（ＴｉＮ膜単体，Ｔ
ｉ膜６およびＴｉＮ膜７と同様の積層構造膜、等）に置
き代える。

【００６８】７）半導体装置の量産にあたっては、ウェ
ハ（基板１）毎に銅薄膜９の形成を行うのではなく、複
数枚のウェハをラックに載置して石英槽２２中の硫酸銅
浴２１に漬け込み、複数枚のウェハについて同時に銅薄
膜９の形成を行う。

【００６９】８）銅薄膜９を電気めっき法で形成した貴
金属（金，銀，白金，ロジウム，パラジウム）の薄膜に
置き代える。９）第２実施例におけるレジストパターン１０をシリコ
ン酸化膜によるパターンに置き代える。

【００７０】以上、本発明の各実施例について説明した
が、各実施例から把握できる請求項以外の技術的思想に
ついて、以下にそれらの効果と共に記載する。（イ）前記バリア層は、チタン膜と窒化チタン膜の積層
構造、窒化チタン膜単体、チタンタングステン膜、タン
グステン膜単体、チタン膜単体のうちのいずれか一つで
ある半導体装置。このようにすれば、バリア層の構造や
材質を、その上下に形成される層（すなわち、金属薄膜
およびウェハや配線層）に対して最適化することで発明
の効果を高めることができる。

【００７１】（ロ）前記金属薄膜は、銅、タングステ
ン、チタン、タンタル、モリブデン、コバルト、ニッケ
ル、パラジウムからなるグループから選択された一つの
材料からなる半導体装置。このようにすれば、金属薄膜
の材質を、その上下に形成される層（すなわち、銅また
は貴金属の薄膜およびバリア層）に対して最適化するこ
とで発明の効果を高めることができる。

【００７２】（ハ）前記貴金属の薄膜は、金、銀、白
金、ロジウム、パラジウムからなるグループから選択さ
れた一つの材料からなる半導体装置。このようにすれ
ば、配線に要求される抵抗や信頼性に応じて貴金属の薄
膜を選択することができる。

【００７３】（ニ）請求項８に記載の半導体装置の製造
方法において、前記導電性のバリア層は、チタンタング
ステン膜、タングステン膜単体、チタン膜単体のうちの
いずれか一つである半導体装置の製造方法。このように
すれば、バリア層の構造や材質を、その上下に形成され
る層（すなわち、銅または貴金属の薄膜およびウェハや
配線層）に対して最適化することで発明の効果を高める
ことができる。

【００７４】尚、本明細書において、発明の構成に係る
部材は以下のように定義されるものとする。（ａ）ウェハとは、シリコン基板だけでなく、ガリウム
ヒ素などのシリコン以外の半導体基板、表面に半導体薄
膜が形成された石英やガラスなどの絶縁基板、等をも含
むものとする。

【００７５】（ｂ）配線パターンとは、レジストパター
ンだけでなく、シリコン酸化膜やシリコン窒化膜などの
微細パターン形成が可能で除去が容易なあらゆる材料に
よるパターンをも含むものとする。

【００７６】

【発明の効果】以上詳述したように本発明によれば、低
抵抗で信頼性の高い配線を備えた半導体装置を提供する
ことができる。また、そのような半導体装置の簡単かつ
低コストな製造方法および製造装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明を具体化した第１実施例の構造を示す断
面図である。

【図２】本発明を具体化した第１〜第３実施例の製造方
法を説明するための断面図である。

【図３】第１〜第３実施例の製造方法を説明するための
断面図である。

【図４】第１実施例の製造方法を説明するための断面図
である。

【図５】第１実施例の製造方法を説明するための断面図
である。

【図６】第１実施例の製造方法を説明するための断面図
である。

【図７】銅薄膜９を形成するための装置の概略構成図で
ある。

【図８】第１実施例の製造途中におけるデバイスの表面
状態を示す顕微鏡写真である。

【図９】第１および第２実施例の製造方法を説明するた
めの断面図である。

【図１０】第２実施例の製造方法を説明するための断面
図である。

【図１１】第２実施例の製造方法を説明するための断面
図である。

【図１２】第３実施例の構造を示す断面図である。

【図１３】第３実施例の製造方法を説明するための断面
図である。

【図１４】第３実施例の製造方法を説明するための断面
図である。

【図１５】従来例の製造方法を説明するための断面図で
ある。

【図１６】従来例の製造方法を説明するための断面図で
ある。

【図１７】従来例の製造方法を説明するための断面図で
ある。

【図１８】従来例の製造方法を説明するための断面図で
ある。

【図１９】従来例の製造方法を説明するための断面図で
ある。

【図２０】従来例の製造方法を説明するための断面図で
ある。

【符号の説明】

１基板（ウェハ）３層間絶縁膜４コンタクトホール６バリア層としてのチタン膜７バリア層としての窒化チタン膜８金属膜としてのタンタル膜９銅薄膜１０配線パターンとしてのレジストパターン１１プラグ２１硫酸銅浴２２石英槽２３温度制御装置２４スターラ２６フィルタ２８銅板２９定電流装置

Claims

【特許請求の範囲】

【請求項１】主配線材料となる銅または貴金属の薄膜
（９）とバリア層（６，７）との間に金属薄膜（８）を
介した構造の配線を備えた半導体装置。
【請求項２】ウェハ（１）上に金属薄膜（８）を形成
する工程と、その金属薄膜をカソードとする電気めっき
法により、当該金属薄膜の表面に主配線材料となる銅ま
たは貴金属の薄膜（９）からなる配線を形成する工程と
を備えた半導体装置の製造方法。
【請求項３】ウェハ（１）上に金属薄膜（８）を形成
する工程と、その金属薄膜上に配線パターン（１０）を形成する工程
と、前記金属薄膜をカソードとする電気めっき法により、前
記配線パターンをマスクとして、当該金属薄膜の表面に
主配線材料となる銅または貴金属の薄膜（９）を形成す
る工程と、前記配線パターンを除去する工程と、前記銅または貴金属の薄膜をエッチングマスクとして前
記金属薄膜をエッチングする工程とを備えた半導体装置
の製造方法。
【請求項４】スパッタ法により、ウェハ（１）上にバ
リア層（６，７）を形成する工程と、スパッタ法またはＭＯＣＶＤ法により、前記バリア層上
に金属薄膜（８）を形成する工程と、その金属薄膜をカソードとする電気めっき法により、当
該金属薄膜の表面に主配線材料となる銅または貴金属の
薄膜（９）からなる配線を形成する工程とを備えた半導
体装置の製造方法。
【請求項５】スパッタ法により、ウェハ（１）上にバ
リア層（６，７）を形成する工程と、スパッタ法またはＭＯＣＶＤ法により、前記バリア層上
に金属薄膜（８）を形成する工程と、その金属薄膜上に配線パターン（１０）を形成する工程
と、前記金属薄膜をカソードとする電気めっき法により、前
記配線パターンをマスクとして、当該金属薄膜の表面に
主配線材料となる銅または貴金属の薄膜（９）を形成す
る工程と、前記配線パターンを除去する工程と、前記銅または貴金属の薄膜をエッチングマスクとして前
記金属薄膜とバリア層とをエッチングする工程とを備え
た半導体装置の製造方法。
【請求項６】スパッタ法により、ウェハ（１）上にバ
リア層（６，７）を形成する工程と、スパッタ法またはＭＯＣＶＤ法により、前記バリア層上
に金属薄膜（８）を形成する工程と、その金属薄膜をカソードとする電気めっき法により、当
該金属薄膜の表面に主配線材料となる銅または貴金属の
薄膜（９）を形成する工程と、その銅または貴金属の薄膜上に配線パターン（１０）を
形成する工程と、その配線パターンをエッチングマスクとして前記銅また
は貴金属の薄膜と金属薄膜とバリア層とをエッチングす
る工程とを備えた半導体装置の製造方法。
【請求項７】層間絶縁膜（３）にコンタクトホール
（４）を形成する工程と、スパッタ法により、前記コンタクトホール内面にバリア
層（６，７）を形成する工程と、スパッタ法またはＭＯＣＶＤ法により、前記バリア層上
に金属薄膜（８）を形成する工程と、その金属薄膜をカソードとする電気めっき法により、当
該金属薄膜の表面に主配線材料となる銅または貴金属の
薄膜（９）を形成して前記コンタクトホール内を埋め込
む工程と、化学的機械研磨法またはドライエッチング法による全面
エッチバック法により、前記層間絶縁膜を露出させて前
記コンタクトホール内にプラグ（１１）を形成する工程
とを備えた半導体装置の製造方法。
【請求項８】請求項４〜７のいずれか１項に記載の半
導体装置の製造方法において、前記金属薄膜を省くと共
にバリア層を導電性とし、その導電性のバリア層を電気
めっき法のカソードとすることを特徴とする半導体装置
の製造方法。
【請求項９】請求項２〜８のいずれか１項に記載の半
導体装置の製造方法において、前記電気めっき法は硫酸
銅めっき法である半導体装置の製造方法。
【請求項１０】硫酸銅浴（２１）が満たされた石英槽
（２２）と、硫酸銅浴の温度を制御する温度制御装置（２３）と、硫酸銅浴を攪拌するスターラ（２４）と、硫酸銅浴を濾過するフィルタ（２６）と、アノードとしての銅板（２８）と、アノードとカソード（８）間に定電流を流す定電流装置
（２９）とを備えた請求項９に記載の半導体装置の製造
方法に用いる製造装置。