JPH1174227A - 半導体装置および該装置を形成するためのプロセス - Google Patents

半導体装置および該装置を形成するためのプロセス

Info

Publication number
JPH1174227A
JPH1174227A JP10201197A JP20119798A JPH1174227A JP H1174227 A JPH1174227 A JP H1174227A JP 10201197 A JP10201197 A JP 10201197A JP 20119798 A JP20119798 A JP 20119798A JP H1174227 A JPH1174227 A JP H1174227A
Authority
JP
Japan
Prior art keywords
film
nitrogen
conductive
tin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10201197A
Other languages
English (en)
Inventor
Zan Jiming
ジミング・ザン
Dean J Denning
ディーン・ジェイ・デニング
E Friesa Larry
ラリー・イー・フリーサ
Chan Hakku-Rei
ハック−レイ・チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/887,654 external-priority patent/US6028003A/en
Priority claimed from US08/996,000 external-priority patent/US5893752A/en
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1174227A publication Critical patent/JPH1174227A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 障壁膜および導電膜を含む相互接続を有する
半導体装置を簡単なプロセスで的確に実現する。 【解決手段】 半導体装置は、相互接続および導電プラ
グのような、導電構造内で使用される、障壁膜のよう
な、第1の膜の連続的に変化する部分44,1032を
有する。該連続的に変化する部分は、高融点金属および
窒素のような、第1の元素および第2の元素を含む。連
続的な変化はより導電的な第2の膜46,1054およ
び1064のより近くで第1の元素の濃度の変化を有す
る。他の半導体装置は第1の導電膜および主として銅で
ある第2の導電膜1054および1065を含む。第1
の導電膜は第1の部分、第2の部分、および第3の部分
を有し、第3の部分は第2の導電膜に最も接近してい
る。第2の部分の窒素濃度は第1および第3の部分の各
々の窒素濃度より高い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般的には半導体装
置およびそれらを形成するためのプロセスに関し、かつ
より特定的には、バリアまたは(barrier fi
lms)障壁膜および導電膜を含む相互接続(inte
rconnection)を有する半導体装置に関す
る。
【0002】
【従来の技術】集積回路(IC)産業は改善された信頼
性および性能を有する金属相互接続構造を製造するため
に絶えず奮闘している。底部から頭部への相互接続のた
めの1つのメタリゼイション(metallizati
on)はチタン/窒化チタン/アルミニウムまたはアル
ミニウム合金/窒化チタンを含む。すなわち、Ti/T
iN/Al/TiNである。Tiは下部TiNと下に横
たわる絶縁層との間の接着を改善するために使用され、
下部TiNは拡散障壁として使用され、かつ上部TiN
は反射防止層(antireflective lay
er)として使用される。前記アルミニウム合金は銅そ
の他を含むことができる。
【0003】タングステンプラグは典型的にはAlをベ
ースとした相互接続の間のビア接続(via conn
ections)のために使用される。もし下に横たわ
るAl相互接続がTiN反射防止膜を有していれば、こ
のTiN膜は典型的にはその後のビアエッチングの間に
エッチングされ、それによってAl膜を露出する。タン
グステンは典型的にはAl含有膜の上に直接被着され
ず、それはWFからのフッ素(fluorine)が
アルミニウムと反応するからである。従って、導電プラ
グ(コンタクトプラグまたはビアプラグ)は典型的には
Ti/TiN/Wを含むメタリゼイションを有する。T
iおよびTiNはそれらがアルミニウム相互接続に対し
て有するのと同じ目的に作用する。TiおよびTiNは
典型的には2つの別個の物理蒸着(physical
vapor deposition)ステップの間に形
成され、あるいは始めに比較的厚いTi膜を被着しかつ
該膜の一部をTiNに変換することによって形成され
る。TiおよびTiNはフッ素がタングステン被着の間
にアルミニウムに接触するのを防止する。
【0004】導電プラグがより一般的になるに応じて、
相互接続のためのいくつかのアルミニウムメタリゼイシ
ョンはAl/Ti/TiNを含む。前述のように、Al
はアルミニウムまたはアルミニウム合金とすることがで
きる。この場合、TiはAlの上に横たわるが、このメ
タリゼイションは界面においてAlTiの形成を生じ
やすい。数多くの熟練した職人はその比較的高い抵抗の
ためそれを避けようと試みる。AlTiもまた都合が
悪く、それは銅(Al−Cu合金における)がAl
i界面に沿って拡散し、結果としてエレクトロマイグレ
ーションの信頼性が低下する。
【0005】他のメタリゼイションはAl/TiNを含
み、この場合Alはアルミニウムまたはアルミニウム合
金であり、かつTiNはAlの上に横たわっている。T
iNを形成するためのいくつかの方法は窒素含有ガスを
使用する。窒素含有ガスはAlと反応して薄い、かつ高
度に抵抗性の、窒化アルミニウム(AlN)膜を形成す
る可能性がある。前記薄いかつ高度に抵抗性のAlNは
構造のビア/コンタクト抵抗に悪影響を与える。
【0006】さらに、別のメタリゼイションは、底部か
ら頭部へと、Al/TiN/Ti/TiNを含む。Ti
N/Ti/TiNは典型的には3つの別個の膜として形
成される。2つの異なるターゲット(TiNおよびT
i)が使用できるが、粒子の(particulat
e)問題を有する。さらに、スパッタリングシステムは
典型的には限られた数のターゲットを保持し、かつ余分
の不必要なターゲットを有することは一般に避けられ
る。もし1つのスパッタリングターゲットが使用されれ
ば、前記個別の膜はチタンターゲットを使用して形成す
ることができる。典型的には、シャッタがウエーハをお
おいTiがスパッタリングされる前にターゲット上の残
留TiNを除去し、かつ再び後のTiN膜の形成の前に
おおわれ後のTiNがスパッタリングされる前にTiN
に対するチタンターゲットの表面をカバーする。このプ
ロセスはターゲットのかなりの部分を浪費し、その理由
はそれがウエーハよりもむしろシャッタの上にスパッタ
リングされるからである。
【0007】さらに、いくつかの知られた相互接続構造
はチタン・オキシナイトライド(titanium o
xynitride)層を使用する。この実施形態で
は、チタン膜が被着され、それに続き窒化チタン膜が被
着され、それに続きチタンが濃厚な(チタニウムリッ
チ:titanium−rich)窒化チタン膜が被着
される。チタンが濃厚な窒化チタン膜の被着に続き、酸
素プラズマが使用されてその膜をチタン・オキシナイト
ライド化合物に変換する。残念なことに、チタン・オキ
シナイトライドは高性能集積回路において使用するため
にはあまりにも抵抗性となる可能性がある。オキシナイ
トライド化合物においてチタン(titanium)の
代わりにタンタル(tantalum)を使用すること
ができるが、比較的高い抵抗に伴う問題が不都合になる
ことが予期される。
【0008】
【発明が解決しようとする課題】焦点の多くはチタン含
有膜に向けられているが、相互接続構造内でタンタルお
よびタンタルに関連する化合物を使用する試みが行われ
てきている。例えば、純粋のタンタル膜または窒化タン
タル膜が銅の相互接続のために障壁/接着膜として使用
される。しかしながら、タンタンルは研磨プロセスを使
用して除去するのが非常に困難となり、かつ窒化タンタ
ルはいくつかの種類の銅膜との接着問題を有する。
【0009】
【課題を解決するための手段】本発明は多数の異なる実
施形態において使用することができる。多くの実施形態
においては、障壁膜(barrier film)のよ
うな、第1の導電膜の連続的に変化する部分(cont
inuously graded portion)
が、相互接続および導電プラグのような、導電性構造内
で使用される。前記連続的に変化する部分は、高融点金
属(refractory metal)および窒素
(nitrogen)のような、第1の元素および第2
の元素を含む。連続的な変化またはグレーディングは第
1の導電膜より実質的にまたは有意的に(signif
icantly)より導電的な第2の導電膜(すなわ
ち、アルミニウム、銅、その他)により近くで第1の元
素(すなわち、高融点金属)の変化する濃度を有する。
特定の実施形態は第1の導電膜にチタンおよび窒素を有
しかつ第2の導電膜に主としてアルミニウムを有し、あ
るいは第1の導電膜のためにタンタルおよび窒素を有し
第2の導電膜のために主として銅を有する。
【0010】さらに他の実施形態では、半導体装置は第
1の導電膜および主として銅である第2の導電膜を含
む。第1の導電膜は第1の部分、第2の部分、および第
3の部分を有する。第2の部分は第1および第3の部分
の間に横たわっており、かつ第3の部分は第2の導電膜
に最も近く横たわっている。第1および第3の部分は第
1の金属元素を含み、かつ第2の部分は金属元素および
窒素を含む。第2の部分の窒素の濃度は第1および第3
の部分の各々の窒素の濃度より高い。
【0011】これらの構造を備えた半導体装置を形成す
るためのプロセスも開示される。本発明は特許請求の範
囲によって規定されかつ以下の実施形態を参照した後に
よりよく理解される。
【0012】第1の組の実施形態においては、導電膜が
連続的に変化する(continuously gra
ded)部分を有する障壁膜によっておおわれる。典型
的には、前記導電膜および連続的に変化する障壁膜は同
じ相互接続の部分である。半導体ウエーハは処理チェン
バ内に配置され、そこではアルミニウム、またはその合
金、がウエーハの頭部面上に被着される。ウエーハは次
にチタンのスパッタ用ターゲットを含む他の処理チェン
バ内に置かれ、この場合チタンのターゲットはスパッタ
リングが始まる前にTiNの薄い層によっておおわれ
る。次にアルゴン(Ar)のプラズマ環境が使用されて
前記チタンのスパッタターゲットからTiN層の一部ま
たは全部をスパッタリングして連続的に変化する部分を
有する障壁膜の一部分を形成する。前記一部分はTiN
の組成を有し、この場合アルミニウムの近くの窒素の
濃度はアルミニウムの界面から離れた窒素の濃度より高
い。この特有の窒素のプロフィール/勾配は後に引き続
き説明する。
【0013】障壁層のこの連続的に変化する部分の形成
の後に、アルゴン(Ar)プラズマが窒素含有ガス(例
えば、N)に露出されて窒素/アルゴンプラズマを生
成しそれによってチタンターゲットからの引き続くスパ
ッタリングにより化学量論に近い(near−stoi
chiometric)TiNおよび/または化学量論
のTiNを生成することになる。この化学量論に近いT
iNおよび/または化学量論のTiN部分は前記障壁膜
の連続的に変化する部分の頭部上に被着される。この化
学量論に近いTiNおよび/または化学量論のTiN膜
の形成の間に、窒素プラズマへの露出はまたチタンのス
パッタターゲットの上に薄いTiN層を再形成しこれは
引き続くウエーハ上にスパッタリングできる。結果とし
て得られる構造は前に述べた従来技術よりも改善された
Al/TiN/TiN複合相互接続構造である。
【0014】上述の複合相互接続構造は従来技術に対し
ていくつかの利点を有する。第1に、この相互接続構造
への電気的コンタクトを作成するためにこの相互接続構
造の上にその後形成されるビア/コンタクト開口は大き
なアスペクト比のビア/コンタクトにおいてTiまたは
TiN障壁層が被着されることを要求しない。TiN
/TiN形成のために1つのチタンターゲットが必要と
されるのみである。別個のTiNターゲットが使用され
ないため、TiN処理チェンバ内の粒子のカウントは低
減でき、かつ障壁層の窒素濃度はより正確に制御でき
る。さらに、ここに教示された最終的な相互接続構造は
ほとんどまたはまったく露出されたアルミニウムを備え
ておらず、それによって6フッ化タングステン(tun
gstenhexafluoride:WF)との不
都合な反応は低減されまたは除去される。
【0015】この相互接続構造は窒化アルミニウム(a
luminum nitride:AlN)が形成され
る可能性を低減し、それによってビア/コンタクト抵抗
を改善する。さらに、前記相互接続構造はチタン・アル
ミナイド(titaniumaluminide:Al
Ti)の形成の可能性を低減する。実験データで示さ
れるように、エレクトロマイグレーションは3またはそ
れ以上の係数で改善できる。さらに、ここに教示される
第1の実施形態のプロセスは窒化されたチタンターゲッ
トからおよびアルミニウムターゲットからのスパッタリ
ングのみを必要とするから(すなわち、複合相互接続構
造全体に対して2つの処理チェンバのみが必要であ
る)、ウエーハの取り扱いが低減でき、それによってよ
り少ないウエーハ欠陥が達成できる。さらに、より少な
いチェンバを使用することにより、ここに教示された従
来技術の解決方法よりもより高い被着システムのスルー
プットが達成できる。分析データは前記相互接続構造の
膜の応力またはストレス(film stress)が
従来技術よりも改善されかつここに教示された構造のビ
ア/コンタクト抵抗が改善されたことを示している。従
って、ここに教示された相互接続構造は従来技術の実施
形態よりも改善された解決方法である。
【0016】
【発明の実施の形態】説明の単純化および明瞭化のため
に、図面に示された各要素は必ずしも比例して描かれて
いないことが理解されるであろう。例えば、いくつかの
要素の寸法は明瞭化のために他の要素に対して誇張され
ている。さらに、適切であると考えられる場合には、対
応するまたは類似の要素を示すために図面にわたり参照
数字が反復されている。
【0017】次に図面を参照して特定の実施形態につき
説明する。図1は、引き続き図2〜図4で示されるプロ
セスによって形成される最終的な構造を示す。図1は、
誘電体層または障壁材料(図示せず)の上にアルミニウ
ム(Al)膜42が始めに被着されることを示してい
る。アルミニウム膜42は好ましくはアルミニウム銅
(Al−Cu)層のような、アルミニウム合金であり、
この場合銅は0.5パーセント〜2.0パーセントの間
の組成を含んでいる。さらに別の形式では、膜42はア
ルミニウム−銅−シリコン(Al−Cu−Si)層、ア
ルミニウム−シリコン(Al−Si)層、または同様の
金属材料またはその複合体とすることができる。アルミ
ニウム膜42は典型的にはほぼ400〜700ナノメー
トルの範囲の厚さまで被着され、ほぼ550ナノメート
ルが好ましい厚さである。アルミニウムはTiおよび/
またはTiNのようなあらかじめ形成された障壁材料の
上に被着することができる。タンタル(Ta)のよう
な、他の高融点金属(refractory meta
ls)をTiの代わりに使用することができる。
【0018】アルミニウム膜42の形成の後に、障壁膜
(barrier film)の連続的に変化する部分
44が形成される。この部分44の化学的組成の詳細は
後に図5〜図7を参照して説明する。一般に、部分44
はアルミニウム膜42の表面においてより大きな濃度の
窒素をかつその頭部近くでより低い濃度の窒素を含む。
部分44にわたるこの窒素の分布/勾配は図2〜図4に
おいて説明されるスパッタリングのプロセスによって達
成される。一般に、部分44は化学的にTiNとして
識別できる。部分44の厚さは典型的には2〜15ナノ
メートルであり、8ナノメートルより小さいのが最適で
ある。
【0019】部分44の形成の後に、ほぼ化学量論のT
iNおよび/または化学量論のTiN部分46が部分4
4の上に被着される。部分46は典型的には60〜10
0ナノメートルの間の厚さの範囲にあり、ほぼ80ナノ
メートルが好ましい。部分46はその後形成されるビア
/コンタクトのためのエッチストップ層としておよびフ
ォトリソグラフ処理のための反射防止コーティング(a
nti−reflective coating:AR
C)として使用される。前記障壁膜は部分44および4
6の組合せを含む。
【0020】図2〜図4は、同じ被着/スパッタリング
チェンバにおけるそのままの場所で(in situ)
図1の連続的に変化する部分44およびTiN部分46
を形成する特定のプロセスを示す。図2〜図4におい
て、膜116は図1のTiN部分44と類似のもので
あり、かつ膜118は図1のTiN部分46と類似のも
のである。ウエーハは図2〜図4において示された被着
工程の間に絶えず露出され、シャッタまたはダミーウエ
ーハは使用されない。
【0021】図2においては、被着チェンバ100が示
されている。被着チェンバ100はチタンターゲット1
02に接合された裏張りまたはバックプレート(bac
king plate)101を含む。前のウエーハの
前処理により、薄いTiN層104がチタンターゲット
102の露出面上に存在する。チェンバ100はまた半
導体ウエーハ114を支持するために使用されるペデス
タルまたは台座112を含む。ウエーハ114はペデス
タル112に対し固定してもよくあるいは固定しなくて
もよく、かつウエーハ114はその上に形成されたアル
ミニウム層を含む。さらに、ペデスタル112は被着/
スパッタリングの間にウエーハ114の温度を制御する
ための加熱および/または冷却手段を含むことができ
る。
【0022】ロボットアーム(図2〜図4には示されて
いない)がウエーハ114をペデスタル112の上に配
置する。ロボットアームを使用してウエーハの配置が行
われた後に、プラズマ106が処理チェンバ100内で
生成される。プラズマ106はエネルギを与えられた
(energized)アルゴンイオン(Ar)10
8およびエネルギを与えられた電子(e)110から
構成される。ターゲット102とプラズマ106との間
に電位を生じさせるために電源が使用される。この電位
の差、ならびにイオン108のエネルギを与えられた状
態、は結果として材料が層104からスパッタリングさ
れかつウエーハ114の頭部上に被着されて膜116を
形成する結果となる。
【0023】図3は、ターゲットのTiN層104から
材料がそのターゲット面から除去されかつウエーハ11
4の上に被着されて増分的に膜116を形成するまであ
る時間の間(正確な時間については、図8および関連す
る説明を参照)スパッタリング処理が続くことを示して
いる。従って、スパッタリングプロセスは最終的にTi
膜116がウエーハ114の頭部上に形成される結
果となる。図3に示されるように、アルゴン(Ar)プ
ラズマ106は結果として層104から除去される材料
となり、それによってターゲット102上の層104は
薄くされあるいはターゲット102から完全に除去され
る。層104がターゲット102から除去されるに応じ
て、層116の増分的な組成はよりチタンが豊富になり
かつ窒素がより少なくなる(nitrogen−poo
r)。言い換えれば、膜116の底部が、スパッタリン
グ時間の関数として層104の侵食により、膜116の
上部よりより高い窒素の濃度をもつことになる。所定の
厚さの膜116が達成される、所定の時間の後に、処理
は図4に示されるように続けられる。
【0024】図4は、反応性ガス、好ましくは窒素(N
)、が処理チェンバ100の内部の処理環境に与えら
れることを示している。窒素ガスを提供することによ
り、図3のArプラズマ106は図4におけるAr−N
プラズマ107に変化する。従って、プラズマ107は
エネルギを与えられたアルゴンイオン(Ar)から構
成されるのみならず、エネルギを与えられた窒素イオン
(N)を具備する。プラズマ106と同様に、プラズ
マ107はまたエネルギを与えられた電子(e)11
0を含む。
【0025】図4のプラズマ107に存在する、窒素イ
オン109は結果としてウエーハ114上への後の材料
の被着が化学量論のまたは化学量論に近いTiNとなる
ようにする。従って、TiN膜118は時間と共に膜1
16の頭部上に増分的に被着される。図4にも示される
ように、プラズマ107内の窒素イオン109の存在は
結果としてチタン(Ti)ターゲット102の露出面上
に窒化チタン層(titanium nitride)
層104が再形成される結果となる。従って、今やその
上に形成されたAl/TiN/TiN相互接続層をそ
の上に有するウエーハ114はチェンバ100からロボ
ット方式で取り出すことができる。このウエーハの除去
の後に、新しいウエーハがチェンバ内に配置され、それ
によって処理は再びこの新しいウエーハに対して図2に
従って開始され図4にわたって各々の新しいウエーハに
対して反復的な方法で続けられる。
【0026】図5〜図7は、図4に示されたウエーハ上
の膜114〜118に対して生じ得る3つの異なる化学
組成の実施形態を示す。図5〜図7は、図4のウエーハ
内の窒素の濃度を膜118の頭部からアルミニウム膜を
含む基板114の頭部まで縦方向に断面にして示す。
【0027】図5は1つの特定の実施形態を示す。シリ
コンウエーハ114の頭部に位置する、アルミニウム膜
はほぼ窒素の濃度がなくあるいはまったく窒素の濃度が
ない。この実質的なまたは優位の窒素の濃度の欠如は濃
度120で示されている。アルミニウム114とTiN
膜116との間の界面において、窒素の濃度はほぼ化
学量論的レベル122まで上昇する。言い換えれば、図
2において被着/スパッタリングが始めに開始されたと
き、層104から始めにスパッタリングされる材料はほ
ぼ化学量論的な窒化チタン(TiN)であり、従って図
3の膜116の底部は高い濃度の窒素原子(N)を有す
る。この高い濃度の窒素原子は図5においてレベル12
2で示されている。
【0028】アルゴンプラズマ106がターゲット10
2の層104から材料をスパッタリングし続けるに応じ
て、層104は時間と共に薄くなる。図3の層104が
薄くなり始めかつ図3の膜116が厚くなり始めると、
膜116の窒素濃度はターゲット102からより多くの
Tiが増分的に消費されるに応じて低減し始める。この
低減されたレベルの窒素濃度および膜116のチタンが
豊富な領域は図5のレベル124で示されている。図5
は図4の窒素の導入工程がターゲット102の層104
全体が除去される前に開始されることを明瞭に示してい
る。従って、図5はターゲット102からの純粋のチタ
ンのみが膜116の部分として被着されるポイントがな
いことを示している(他の実施形態を示す、図7とは異
なる)。図5においては、ターゲット102が完全に層
104から涸渇する前に、図4のアルゴン−窒素プラズ
マ107が発生されて、図5に示されるように、レベル
124と比較してより高い窒素濃度126を有する化学
量論に近いまたは化学量論のTiNを被着する。通常、
レベル122および126はほぼ等しい。従って、ほぼ
化学量論の初期窒素濃度122を有する障壁膜は窒素濃
度が膜116の厚さが増大するに応じて低減するように
被着される。また、別のプロセスでは、スパッタリング
用ターゲットの上の窒化チタンはウエーハのスパッタリ
ングの後にダミーウエーハまたはチェンバのシャッタか
らターゲットを再び窒化することによりウエーハのスパ
タッリングの後に再形成できる。
【0029】図6は別の実施形態を示す。図6はさらに
基板114のアルミニウムの頭部が非常に低いレベルの
窒素120を含むことを示している。図6は次に図2に
おいて始まりかつ図3において完了する被着が非常に短
い期間の間行われることを示している。図6のバリアま
たは障壁被着の期間は非常に短時間であるから、膜11
6を通る窒素の濃度の徐々に変化するプロフィールは図
6においては激しくなくかつ図3の膜116の厚さはよ
り薄い(おおざっぱに言って5ナノメートルより小さ
い)。アルゴン−窒素プラズマが次に発生されそれによ
って、126の窒素濃度を有する、膜118が図6の左
側部分に示されるように形成される。
【0030】図4のアルゴン−窒素プラズマ107はプ
ラズマ107が始めに生成されたときに膜116の表面
部分で原子チタン(Ti)と相互作用しまたは相互に影
響し合う。従って、窒素イオン109は実際に層116
の窒素濃度を増大し、従って時間が進むに応じて膜11
6の上部面近くで窒素濃度を増大する。実際に、図6の
膜116は、例えば、膜116が始めに非化学量論的形
式で被着されても、図6に示される界面125bにおい
て窒素イオン109が存在するため化学量論的または化
学量論に近いTiNに完全に変換されることが可能であ
る。さらに、半導体装置(ウエーハ)が、半導体技術に
おいて伝統的であるように、金属アニール処理に付され
たとき、窒素が乏しい領域と窒素が豊富な領域との間の
界面は明瞭でなくなる。しかしながら、分析によって、
膜116のためにより長いスパッタ時間(おおざっぱに
言って20〜30kW−秒より大きな時間)が使用され
た場合、膜116および118の間の界面近くで典型的
にはいくらかのチタンが豊富な領域が検出されることが
示されている。
【0031】図7は、障壁層のさらに他の実施形態を示
す。図7は、再び、基板114の頭部上のアルミニウム
膜が窒素120をまったく含まないかあるいは非常に少
しの量を含むのみであることを示している。図3の被着
時間がかなり長い(アプライド・マテリアルズ・エンデ
ュラ(Applied Materials Endu
ra)において被着されて1kWでほぼ20〜30秒よ
り大きい)および/またはプラズマ106の電力が高い
(アプライド・マテリアルズ・エンデュラにおいてほぼ
5kWより大きい)場合には、図3の層104はほとん
ど完全に除去される可能性がありかつ純粋のチタンが膜
116の頭部として被着し始めることになる。これは図
7に示されており、そこでは膜116の下部の窒素成分
はレベル122によって示されるように高く、一方図7
のレベル124は明らかに窒素が存在しないことを示し
ている。従って、図7のレベル124においては、純粋
のチタンが図3における膜116の上部としてターゲッ
ト102から被着されている。図7のこの領域124に
おいては、図3の層104は完全に除去されかつ純粋の
チタンが今やターゲット102からスパッタリングし始
めている。図7は次にプラズマ107が発生され、それ
によって膜118がアルゴン−窒素プラズマにより膜1
16の頭部上に形成されることを示している。前に述べ
たように、図7のチタンが豊富な領域124のいくらか
は図4におけるプラズマ107内に存在する窒素イオン
によって消費されるかもしれない。従って、図5〜図7
は障壁層116の種々のプロフィールおよび/または濃
度がプラズマ106および107のスパッタ時間および
スパッタエネルギを変えることによって達成できること
を示している。
【0032】図8は、スパッタ時間に対する前記増分的
にスパッタリングされる材料のシート抵抗のプロットを
示す。図8は明らかに図5〜図6に示されるスパッタリ
ングプロセスの始めの5秒で被着された初期材料がチタ
ンより抵抗性であることを示している。言い換えれば、
図8において0〜5秒の間に被着された材料は強く窒素
を積載した(純粋のチタンと比較して)あるいは化学量
論に近いチタンである。時間が図8において10秒と1
5秒の間まで増大すると、図3の層104はさらに侵食
され、それによって膜116の増分的な部分上に被着さ
れた材料の窒素濃度は前記窒素の濃度を低減させる。ス
パッタ時間の増大に応じたこの窒素濃度の低減(すなわ
ち、図3の層104の除去)は図8に示された時間に対
する導電率の増大に対して明らかである。図8の右側へ
の導電率の増大は層104が薄くなっておりかつより純
粋のTiが増分的に被着されているという事実による。
結局、アプライド・マテリアルズ・エンデュラにおいて
1kWでほぼ20秒のスパッタリングを行った後に、層
104のすべてまたはほとんどすべてが図3において除
去されておりかつ純粋のチタン(Ti)が図7に明瞭に
示されているように膜116の増分的な上部としてスパ
ッタリングされ始めている。図8のすべてはほぼ1kW
の電力で動作するアプライド・マテリアルズ・エンデュ
ラのBVDシステムから集められた。
【0033】従って、図3のプロセスを使用してほぼ5
秒の間スパッタリングされれば、図8は前記構造が図6
に対応する組成を有する構造が形成されることを示して
いる。図8は次にもし図3のチェンバにおいてほぼ10
〜12秒の間スパッタリングされれば、前記構造は図5
に対応する組成を有する構造が生成されることを示して
いる。最後に、図8はもしほぼ30秒のスパッタリング
が図3に示される処理制約によって行われれば、前記構
造は図7に対応する組成を生じることを示している。
【0034】スパッタリング電力が増大するに応じて、
図3の層104を完全に消費するための時間は低減す
る。逆に、電力がより低くなればなるほど、図3におい
てターゲット102から層104を完全に侵食するため
に必要な時間は長くなる。一般に、ここで図5によって
示された実施形態はほぼ5,000kW−秒および1
5,000kW−秒(kWsec)の間の電力時間積
を使用して形成できる。従って、図8は図5〜図7の結
果に到達するのに必要なスパッタリングまたはバーン
(burn)時間を示すのみならず、図2〜図4のプロ
セスを使用して形成される障壁層116における異なる
チタンおよび窒素プロフィールを生成するためにどのよ
うにして電力および時間が操作できるかを示している。
【0035】図9は、図1の相互接続がAl/Ti/T
iNの従来技術の実施形態と比較した場合に膜応力(f
ilm stress)を低減していることを示す棒グ
ラフプロットを含む。図9の左側部分はAl/Ti/T
iN構造のアニール前(pre−anneal)および
アニール後(post−anneal)の応力またはス
トレスレベルを示す。図9の右側部分は図1に示される
新規なAl/TiN/TiNのアニール前およびアニ
ール後の応力レベルを示す。図9から明らかに分かるよ
うに、図1〜図8において教示されたプロセスを使用す
ることは相互接続層に関連する膜応力のレベルを低減す
ることができる。
【0036】図10は、棒グラフプロットで、図1の新
規な相互接続構造と比較して種々の従来技術の相互接続
構造に対するシート抵抗測定を示す。図10の左側部分
はTi/Al/Ti/TiNを備えたアニール前の構造
およびアニール後の構造の双方に対するより高いシート
抵抗を示している。さらに、図10の中間部分は、Al
/Ti/TiNからなるアニール前の構造およびアニー
ル後の構造を示している。Al/Ti/TiN構造に対
するアニール前の(pre−anneal)およびアニ
ール後の(post−anneal)シート抵抗はTi
/Al/Ti/TiN構造のそれぞれアニール前および
アニール後のシート抵抗より小さい。図10の右側部分
は図1に示される新規なAl/TiN/TiN構造の
アニール前およびアニール後のシート抵抗を示す。図1
0から容易に理解できるように、図1のAl/TiN
/TiN金属相互接続のシート抵抗は他の構造に対し
て、特にアニール後の測定に対して改善されている。
【0037】図11は、エレクトロマイグレイション
(electromigration)データ302お
よび300を示している。エレクトロマイグレイション
のデータ302は一般にはTi/Al/Ti/TiNお
よびAl/TiN/Ti/TiN構造よりも好ましいA
l/Ti/TiN構造に対するものである。図11のエ
レクトロマイグレイションのデータ300は図1の新規
なAl/TiN/Tin構造に対するものである。カ
ーブ302および300の大きさおよび傾きから容易に
分かるように、図1の相互接続構造のエレクトロマイグ
レイションはAl/Ti/TiN構造に対して大幅に改
善されている。実験的に、図1の構造を使用して他の従
来技術の構造に対して少なくとも3倍のエレクトロマイ
グレイションの改善が達成されていることが示された。
同じ条件のもとでAl/Ti/TiN構造の測定および
図1の新規なAl/TiN/TiN構造の測定を行っ
た結果Al/Ti/TiN構造に対する平均障害時間
(mean time tofailure:MTF)
はほぼ31時間でありかつ0.45の標準偏差となり、
かつ図1の新規なAl/TiN/TiN構造の平均障
害時間(MTF)は63時間より大きいかまたは等しく
0.32の標準偏差を有することが示された。Al/T
i/TiN構造に対するエレクトロマイグレイション特
性に対する最大電流はほぼ242マイクロアンペア(μ
A)であり、一方同じ形状かつ同じストレス条件のもと
で形成されたAl/TiN/TiN構造は結果として
ほぼ943マイクロアンペア(μA)の最大エレクトロ
マイグレイション電流を生じた。従って、要するに、図
1の相互接続構造は従来技術のものに対してエレクトロ
マイグレイション特性を大幅に改善している。
【0038】図12および図13は、図1の構造が前記
Al/TiN/Ti/TiN構造のように窒化アルミニ
ウム(AlN)の悪影響のある形成を受けないことを示
している。図12はAl/TiN/Ti/TiN構造に
対するアルミニウムとより下のTiN膜との間での界面
に対するエネルギ分散分光測定(energy dis
persion spectrometry:EDS)
データを示す。図12は明らかに窒素の存在およびその
界面におけるAlNの形成を示している。これに対し、
図13は図1の障壁膜のアルミニウム膜42とより下の
部分44との間の界面に対して行われたEDS分析を示
している。図13は明らかに図1のその界面には高度に
抵抗性のAlNがないことを示している。
【0039】図14は、アプライド・マテリアルズ・エ
ンデュラのPVDスパッタリングシステムのような、ク
ラスタ被着ツール400を示している。ウエーハはチェ
ンバ入口406を通してウエーハ転送チェンバ404に
入る。いったんウエーハが転送チェンバ404内に入る
と、ロボット制御がウエーハを2つのアルミニウム(A
l)スパッタリング用チェンバ401または402の1
つの中に配置する。チェンバ401または402の1つ
が図1のアルミニウム42の層を被着するために使用さ
れた後、ウエーハはロボットにより転送チェンバ404
を通り図14のチェンバ100aまたは100bの1つ
に転送される。いったんウエーハがチェンバ100aま
たは100b内に配置されると、図2〜図4の処理が行
われてアルミニウム層42の頭部上に部分44および4
6を形成する。いったん図2〜図4の処理がチェンバ1
00aまたは100bの1つで完了すると、ウエーハは
次に被着システム400から転送チェンバ404および
入口406を通って取り出されかつ引き続くウエーハが
処理できるようになる。
【0040】図1〜図4に教示された構造およびプロセ
スは従来技術に対して大幅に改善されている。ここで説
明された図1の構造を使用することにより、上に横たわ
るタングステンビアが障壁膜なしに形成できる。しかし
ながら、もしタングステンが絶縁層の上にブランケット
被着される場合はチタンおよび/または窒化チタンが依
然としてグルー層または接着層(glue laye
r)として機能するために必要とされるであろう。しか
しながら、これらの側壁接着層はビア/コンタクトの底
部に障壁を形成するために図1におけるほど積極的に被
着される必要はない。従って、その後のビア直径は接着
段階のカバレージを危険なまでに低減することなく寸法
をさらに低減できる。
【0041】さらに、図2〜図4を参照してここに教示
されたプロセスはチタンのターゲット102を使用す
る。従って、複合窒化チタン(TiN)ターゲットは避
けられ結果としてより低い粒子カウント、被着された窒
化チタン膜内の改善された窒素濃度、およびより高い機
器のスループットが得られる。
【0042】図12〜図13を参照して説明したよう
に、図1の相互接続構造は窒化アルミニウム(AlN)
の形成を完全に除去しあるいは実質的に抑圧する。窒化
アルミニウムの形成のこの抑圧は好都合であり、それは
窒化アルミニウムは高度に抵抗性の層でありそれによっ
てAlNの存在がシート抵抗およびビア/コンタクト抵
抗に悪影響を与えるからである。さらに、チタンは図1
の構造におけるいずれのポイントのアルミニウムとも直
接接触しないため、チタニウム・アルミナイド(tit
anium aluminide:AlTi)の形成
が低減されまたは除去される。さらに、図1の装置のエ
レクトロマイグレイション特性はAl/Ti/TiN構
造を有する装置に対して少なくとも3の係数だけ大幅に
改善されている(図11を参照)。
【0043】さらに、もし個別のTiN,TiおよびT
iN膜が形成されれば必要とされるような、シャッタ処
理またはダミーウエーハ処理は図2〜図4の処理におい
ては必要とされない。従って、図2〜図4のプロセスを
使用することによりスループットが改善される。さら
に、ウエーハの取扱いおよび図1の相互接続構造を処理
するために使用されるチェンバの数が従来技術の実施形
態よりも低減されるから所有のコストおよびスループッ
トが改善される。データによって図1〜図14において
教示されたプロセスを使用すればほぼ50パーセントの
係数でスループットが増大できることが示されている。
さらに、ウエーハの操作の低減は結果としてウエーハ材
料の欠陥の低減につながり、かつ図14の被着システム
は冗長チェンバを含むことになる(例えば、2つのほぼ
同じAlチェンバおよび2つのほぼ同じ障壁−TiNチ
ェンバがPVDクラスタ被着システムにある)。冗長チ
ェンバは好都合であるが、それは例えばチェンバ100
aおよび402は処理のために使用でき、一方チェンバ
100bおよび401をシステム400を完全に停止さ
せることなく予防的なメンテナンスまたは改良(upg
rades)を行うことができる。図9〜図10に明瞭
に示されているように、図1の構造の膜応力は従来技術
の相互接続構造に対して大幅に低減されており、かつ図
1の材料のシート抵抗およびビア/コンタクト抵抗は従
来技術に対して同様に改善されている。
【0044】焦点は今や第2の実施形態に移り、その場
合障壁膜が銅(copper)その他を含む導電膜を被
着する前に形成される。前述のように、障壁膜の連続的
に変化する部分が形成される。しかしながら、その部分
の金属が豊富な(metal−rich)領域は導電膜
それ自体に接触またはコンタクトする。半導体装置は基
板、該基板の上の第1の導電膜、および前記第1の導電
膜の上の第2の導電膜を具備する。前記第1の導電膜は
高融点金属および窒素を含む。前記第1の導電膜は基板
により近く横たわる第1の部分および基板からより遠く
に横たわる第2の部分を有する。前記第2の部分の窒素
の割合は前記第1の部分に対する窒素原子の割合より低
い。第2の導電膜は主として銅とすることができる。第
1の導電膜内の部分の組合せは良好な拡散障壁(第1の
部分)を提供しかつ第2の導電膜との良好な接着(第2
の部分)を有する。
【0045】次に特定の実施形態に注目する。図15
は、半導体装置基板110の一部、フィールドアイソレ
ーション領域1102、およびドープ領域1104を含
む。この明細書で使用されているように、半導体装置の
基板1100は単結晶半導体ウェーハ、半導体オンイン
シュレータウェーハまたは半導体装置を形成する上で使
用される任意の他の基板を含む。ゲート誘電体層110
6が基板1100の上に形成され、それに続きシリコン
膜1107およびシリサイド膜1108が形成される。
シリサイド膜1108およびシリコン膜1107はパタ
ーニングされて図15に示されるようにゲート電極を形
成する。側壁スペーサ1109がシリコン膜1107お
よびシリサイド膜1108を含むゲート電極に隣接して
形成される。図示されていないが、シリサイド領域はド
ープ領域1104の上に横たわることができる。
【0046】第1の層間誘電体層(ILD)1011が
基板1100およびゲート電極の上に横たわっている。
第1のILD層1011は第1のエッチストップ膜(e
tch−stop film)1110、第1の平坦化
絶縁膜(planarized insulating
film)1112、第2のエッチストップ膜111
4、および第2の平坦化絶縁膜1116を含む。膜11
10から1116までの全ては典型的には絶縁体(in
sulators)である。1つの特定の実施形態で
は、前記エッチストップ膜は、窒化シリコンのような、
窒化物膜を含み、かつ前期平坦化された絶縁膜1112
および1116は酸化物を含む。図示されていないが、
シリコンが豊富な(silicon−rich)シリコ
ンオキシナイトライドを含む反射防止膜を前記ILD層
1011の一部として形成することができかつ第2の平
坦化された絶縁膜1116の上に形成されるが、図には
示されていない。第1のILD層1011は次にパター
ニングされて、相互接続トレンチ部分1122およびコ
ンタクト部分1124を含む、開口1012を形成す
る。相互接続部分1122は層または膜1116内に形
成されかつ一般に、第1および第2のエッチストップ膜
1110および1114並びに第1の平坦化絶縁膜11
12を通って延在する、コンタクト部分1124より広
い。この時点までの構造は伝統的な方法を使用して形成
される。
【0047】窒化タンタル膜1022が次に前記基板の
上にかつ開口1012内に被着される。窒化タンタル膜
1022は典型的には33〜50原子パーセント(at
omic percent)の窒素を含み、残りはタン
タルである。その膜は図16に示されるように形成され
かつドープ領域1104にコンタクトすることができ
る。次に、基板がさらに処理されて図17に示されるよ
うに窒化タンタル膜1022の上に横たわるタンタルが
豊富な(tantalum−rich)窒化タンタル膜
1032を形成する。膜1022および1032の組合
せは形成されているワイヤリングのための接着/障壁膜
である第1の導電膜である。該第1の導電膜はほぼ1〜
50ナノメートルの範囲にあり、かつ典型的にはほぼ1
0〜30ナノメートルの範囲にある。
【0048】窒化タンタルおよびタンタルが豊富な窒化
タンタル膜1022および1032の形成は次のように
行なわれる。基板が、被着装置のような、処理チェンバ
内のサセプタ(susceptor)上におかれる。該
サセプタはほぼセ氏50〜250度の範囲の温度に加熱
される。2つの膜の被着の間の圧力は概略的に15〜4
0ミリトールの範囲にある。該圧力は被着されている構
造のアスペクト比および形状に依存する。材料をスパッ
タリングするために使用される直流(DC)電力は通常
0.5〜3キロワットの範囲にあり、かつより特定的に
は、典型的に1.2〜1.8キロワットの範囲にある。
スパッタリングチェンバ内にプラズマを生成するために
使用される無線周波(RF)電力は通常1〜2キロワッ
トの範囲にあり、かつより特定的には、典型的に1.3
〜1.7キロワットである。
【0049】2つの膜1022および1023の被着は
典型的には単一の排気サイクルの間に1つのシーケンス
として行なわれる。被着の最初の部分の間に、窒化タン
タル膜1022は化学量論的組成(TaN)に近く、基
板のバイアス(biasing)はない。この時間の間
に、窒素含有ガスおよび、アルゴンのような、希ガス
(noble gas)がスパッタリングターゲットに
向けられる。窒素含有ガスは窒素、アンモニアその他を
含む。膜1032を形成する上で、窒素含有ガスは終了
し、一方希ガスが流れ続け、かつ基板はほぼ負の75〜
負の80ボルトでバイアスされるようになる。
【0050】このスパッタ被着の間に、前記膜内のタン
タルの原子パーセントは増大し、一方窒素の原子パーセ
ントは図18に示されるように低減する。図18は、第
1のILD層1011への前記露出面からの距離の関数
として濃度(原子パーセントでの)のプロットを含む。
タンタルが豊富なまたはタンタルリッチ窒化タンタル膜
はほぼ0〜30原子パーセントの範囲の窒素を有する。
この特定の実施形態では、前記タンタルリッチ窒化タン
タル膜1032の上部面は実質的に純粋のタンタルであ
りかつほぼ何らの窒素原子をも持たない。上部面におけ
るより低い原子パーセントの窒素は典型的には主として
銅である膜に対して良好な接着を与える。上部面におい
て、もし銅の接着が特に問題であればタンタルの原子パ
ーセントは少なくとも95パーセントとすることができ
かつ窒素の原子パーセントは5パーセントより小さくす
ることができる。別の実施形態では、前記窒素含有およ
び希ガスは終了できかつ丁度希ガスを流す前にチェンバ
を排気することができる。不連続または個別部分を備え
た第1の導電膜が形成されることになる。
【0051】1つの特定の実施形態においては、窒素含
有ガスが流れ(膜1022)およびバイアスがオフであ
る(膜1032)場合の期間はほぼ窒素含有ガスの流れ
が終了しかつバイアスがオンになる期間と等しい。しか
しながら、これらの期間は異なっても良い。いくつかの
実施形態では、窒化タンタル膜1022はタンタルリッ
チ窒化タンタル膜1032より厚くされる。2つの膜1
032および1022の組合わされた厚さはほぼ1〜5
0ナノメートルの範囲にあり、かつ典型的には10〜3
0ナノメートルの範囲にある。膜1022および103
2は障壁膜の部分である。
【0052】次に銅シード膜(copper seed
film)1054が図19に示されるようにタンタ
ルリッチ窒化タンタル膜1032の上に被着される。銅
シード膜1054は物理蒸着、化学蒸着、その他を含む
数多くの方法によって被着できる。もし金属−有機化学
蒸着が使用されれば、銅のプレカーソルまたは前駆物質
は以下のものの内の任意の1つまたはそれ以上とするこ
とができる。すなわち、銅ヘキサフルオロアセチルビニ
ルトリメチルシラン(hexafluoroacety
l vinyltrimethylsilane:Cu
(hfac)(VTMS))、銅ヘキサフルオロアセチ
ル3−ヘキシン(hexafluoroacetyl3
−hexyne:Cu(hfac)(3−hexyn
e))、その他とすることができる。さらに、銅(I
I)b−ジケトネート{copper(II)b−di
ketonate}化合物も使用できる。銅シード膜1
054が被着された後、電気めっきされた銅膜1064
は次に図20に示されるように基板全体の上に形成され
る。電気めっきされた銅膜1064の厚さは開口101
2の相互接続トレンチ部分を充填するのに充分厚い。膜
1054および1064の組合わせは第2の導電膜であ
り、形成されるワイヤリングのため、主として銅であ
る。
【0053】最初の化学機械研摩工程が行なわれて図2
1に示されるようにタンタルリッチ窒化タンタル膜10
32の上に横たわる銅膜1054および1064の全て
を除去する。第1の導電膜(膜1022および103
2)が第2の導電膜(膜1054および1064)を研
摩する場合に研摩ストッパ(polish−stop)
となる。図22に示されるように開口12の外側の第2
の平坦化された絶縁膜1116の上に横たわるタンタル
リッチ窒化タンタル膜1032および窒化タンタル膜1
022を除去するために第2の研摩工程が行なわれる。
処理のこの時点で、図22に示されるように相互接続ワ
イヤリング1082および1084が形成される。ワイ
ヤリング1084は相互接続部分およびドープ領域11
04の1つにコンタクトするコンタクト部分を含む。図
示されていないが、コンタクトを使用した電気的接続は
相互接続1082に対して行なわれるが図22には示さ
れていない。
【0054】処理は続けられて図23に示されるように
実質的に完成した装置を形成する。この時点で、第3の
エッチストップ膜1910がワイヤリング1082およ
び1084の上に形成され、第3の平坦化された絶縁膜
1912が第3のエッチストップ膜1910の上に形成
されかつ第4のエッチストップ膜1914が第3の平坦
化された絶縁膜1912の上に形成される。図示されて
いないが、第4の平坦化された絶縁膜も形成される。膜
1910,1912および1914を含む第2のILD
層を形成する膜はパターニングされて伝統的なプロセス
を使用して必要とされる部分にコンタクト開口および相
互接続トレンチを形成する。図23には示されていない
が、膜1910,1912および1914を通って延在
して開口が形成される。
【0055】前記開口を形成した後、窒化タンタル膜1
922が被着されそれに続きタンタルリッチ窒化タンタ
ル膜1932が、さらにそれに続き銅シード膜1954
および電気めっきされた銅膜1964が形成される。適
切な研摩工程を行なった後、パッシベイション層109
8が形成されて実質的に完成した装置を形成する。示さ
れていないが、付加的な層間誘電体層、ワイヤリング
層、および他の電気的接続を形成できるが、図23には
示されていない。
【0056】本発明の他の選択肢を使用することができ
る。タンタルを使用することに加えて、障壁/接着膜を
形成する上で他の高融点金属が使用できる。タンタル
は、タングステン、モリブデン、その他のような、他の
高融点金属と置き換えることができる。さらに別の実施
形態では、半導体原子を膜1032および1022のい
ずれかまたは双方に導入することができる。例えば、タ
ンタル窒化シリコン(tantalum silico
n nitride)およびタンタルリッチ・タンタル
窒化シリコン(tantalum−rich tant
alum silicon nitride)を形成で
きる。あるいは、ゲルマニウム原子またはシリコンおよ
びゲルマニウム原子の双方が存在できる。高融点金属−
半導体−窒素化合物を形成する上で、スパッタリングの
ために使用されるターゲットは典型的に高融点金属およ
び半導体原子を含む。
【0057】1つの特定の環境においては、タンタルシ
リサイド(tantalum silicide)を使
用することができかつタンタル窒化シリコン(tant
alum silicon nitride)をアルゴ
ンおよび窒素ガスの組合わせと共にタンタルシリサイド
のターゲットをスパッタリングすることにより形成でき
る。前記タンタルリッチ・タンタル・シリコンナイトラ
イド膜は前記タンタルリッチ窒化タンタル膜と同様に形
成することができ、この場合窒素ガスは終了されかつア
ルゴン層がターゲットに向けられて前のスパッタリング
からのターゲット面上に残された残りのタンタル窒化シ
リコン被膜を除去する。
【0058】さらに別の実施形態では、実質的に純粋の
タンタル膜、タンタルリッチ窒化タンタル膜、またはタ
ンタル窒化シリコン膜を前記窒化タンタル膜1022を
形成する前に形成することができる。一実施形態では、
タンタルのターゲットは短時間の間スパッタリングされ
て初期タンタル膜を形成しそれに続き窒化タンタル膜お
よびタンタルリッチ窒化タンタル膜を形成することがで
きる。この実施形態は良好なコンタクトが基板およびシ
リサイドに対して形成でき、それはタンタル膜はこれら
の面上に存在する自然酸化物(native oxid
e)と反応することができるからである。
【0059】他の構造においては、単一インレイまたは
インレイドワイヤリング(single inlaid
wirings)を形成できる。この特定の場合に
は、窒化タンタル膜1022およびタンタルリッチ窒化
タンタル膜1032の厚さは図15〜図23に示された
デュアルインレイ構造と比較して増大することができ
る。
【0060】さらに別の実施形態では、銅シード膜10
54および電気めっきされた銅膜1064の組合わせを
化学蒸着または物理蒸着によって形成された単一の銅膜
によって置き換えることができる。この膜を形成する場
合、基板は銅が必要に応じて開口内に流れることができ
るように加熱することができる。この場合、基板または
サセプタの温度は典型的にはほぼセ氏350〜450度
の範囲にある。もし温度があまりにも高くされると窒化
タンタル障壁膜の完全性があやうくなる可能性があるの
で注意をする必要がある。被着の間の温度は銅が流れる
ことができるように充分高くされるが窒化タンタル障壁
膜の完全性が損なわれるほど高くはされない。これらの
銅フロー(copper−flowing)の実施形態
は、研摩時間および洗浄の低減のような、利点を達成す
る。
【0061】
【発明の効果】上に述べた実施形態は従来技術の方法で
は見られない利点を提供する。窒化タンタル膜は良好な
障壁であるが、窒化タンタルと組合わせたタンタルリッ
チ窒化タンタルを使用することは、特に化学蒸着された
銅膜において、良好な接着を可能にする。もし膜103
2の窒素の含有量が高すぎれば、接着に悪影響を与える
シアン(cyanide)化合物が形成される可能性が
ある。銅と接触する面における窒素の濃度を比較的低く
保つことにより、良好な接着が達成できる。
【0062】さらなる利点は前記改善された接着はまた
より良好な接触抵抗を達成することである。さらに、本
発明の実施形態はエレクトロマイグレイションの影響を
低減する。さらに他の利点は前記実施形態は新規な材料
を使用することなくあるいは限界に近いプロセスを開発
する必要性なしに現在存在する機器を使用できることで
ある。
【0063】以上の説明においては、本発明が特定の実
施形態に関連して説明された。しかしながら、当業者は
添付の特許請求の範囲に記載された本発明の範囲から離
れることなく種々の修正および変更を行なうことができ
ることを理解するであろう。したがって、明細書および
図面は制限的な意味ではなく例示的なものと見なすべき
であり、かつ全てのそのような変更は本発明の範囲内に
含まれるものと考えられる。特定の実施形態に関して有
利性および他の利点を上で説明した。しかしながら、前
記有利性、利点および前記有利性および利点のいずれか
が生じまたはより明白になるようにする何らかの要素
(単数または複数)はいずれかの特許請求の範囲におけ
る重大な、必要とされる、または必須の特徴機能または
要素と考えられるべきではない。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わる新しい相互接続構
造を示す3次元斜視図である。
【図2】図1に示される構造を形成するために使用され
る処理チェンバの時間順次的な説明のための断面図であ
る。
【図3】図1に示される構造を形成するために使用され
る処理チェンバの時間順次的な説明のための断面図であ
る。
【図4】図1に示される構造を形成するために使用され
る処理チェンバの時間順次的な説明のための断面図であ
る。
【図5】各々異なる窒素組成を有する3つの実施形態の
特性をXYプロットで示すグラフである。
【図6】各々異なる窒素組成を有する3つの実施形態の
特性をXYプロットで示すグラフである。
【図7】各々異なる窒素組成を有する3つの実施形態の
特性をXYプロットで示すグラフである。
【図8】層116に対する被着材料の増分的なシート抵
抗とスパッタリング時間との関係をXYプロットで示す
グラフである。
【図9】図1の構造に対する応力データと比較した従来
の装置に対する応力データを示す棒グラフである。
【図10】図1の構造と比較した種々の従来技術の装置
のシート抵抗を示す棒グラフである。
【図11】図1の構造の改善されたエレクトロマイグレ
イション抵抗を対数XYプロットで示すグラフである。
【図12】アルミニウム界面における従来技術の構造の
化学組成をXYプロットで示すグラフである。
【図13】アルミニウム界面における図1の構造の化学
組成をXYプロットで示すグラフである。
【図14】クラスタ被着ツールを示す頭部斜視図であ
る。
【図15】相互接続トレンチおよびコンタクト開口を形
成した後の半導体装置基板の一部を示す説明的断面図で
ある。
【図16】窒化タンタル膜を形成した後の図15の基板
の説明的断面図である。
【図17】タンタルリッチ窒化タンタル膜を形成した後
の図16の基板の説明的断面図である。
【図18】タンタルリッチ窒化タンタル膜を形成した後
の基板表面からの深さに伴なう種々の要素の濃度の変化
を示す説明的グラフである。
【図19】銅シード膜を形成した後の図17の基板の説
明的断面図である。
【図20】銅シード膜の上に銅膜を電気めっきした後の
図19の基板の説明的断面図である。
【図21】タンタルリッチ窒化タンタル膜の外側の相互
接続トレンチおよびコンタクト膜の上に横たわる銅膜の
部分を除去するために基板を研摩した後の図20の基板
の説明的断面図である。
【図22】半導体装置のためのワイヤリングを形成する
ためにタンタルリッチ窒化タンタルおよび窒化タンタル
膜を研摩した後の図21の基板の説明的断面図である。
【図23】実質的に完成した半導体装置を示す説明的断
面図である。
【符号の説明】
42 アルミニウム膜 44 連続的に変化する部分 46 TiN部分 100 被着チェンバ 101 バックプレート 102 チタンターゲット 104 ターゲットTiN層 106 プラズマ 108 エネルギを与えられたアルゴンイオン 110 エネルギを与えられた電子 112 ペデスタルまたは台座 114 ウェーハ 116 TiNx膜 118 TiN膜 1011 第1の層間誘電体層(ILD) 1012 開口 1022 窒化タンタル膜 1032 タンタルリッチ窒化タンタル膜 1054 銅シード膜 1064 電気めっき銅膜 1100 半導体装置基板 1102 フィールドアイソレーション領域 1104 ドープ領域 1106 ゲート誘電体層 1107 シリコン膜 1108 シリサイド膜 1109 側壁スペーサ 1110 第1のエッチストップ膜 1112 第1の平坦化された絶縁膜 1114 第2のエッチストップ膜 1116 第2の平坦化された絶縁膜 1122 相互接続トレンチ 1124 コンタクト部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラリー・イー・フリーサ アメリカ合衆国テキサス州78613、シーダ ー・パーク、レッドバード・ドライブ 1114 (72)発明者 ハック−レイ・チャン アメリカ合衆国テキサス州78727、オース チン、ダプルグレイ・レイン 1873

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板の上に導電性構造を含む半導体装置
    であって、前記導電性構造は第1の導電膜および第2の
    導電膜(46,1054および1064)を具備し、 前記第1の導電膜は第1の部分(44,1032)およ
    び第2の部分(46,1022)を有し、 前記第1の部分(44,1032)は前記第2の部分に
    比較して前記第2の導電膜により近く横たわっており、 前記第1の部分(44,1032)は金属元素を含む連
    続的に変化する領域を有し、 前記連続的に変化する領域内の金属元素の原子濃度は前
    記第2の導電膜からの距離が増大するに応じて増大し、 前記第2の部分(46,1022)は金属元素を含み、 前記第2の部分(46,1022)内の金属元素の原子
    濃度は前記連続的に変化する領域内の金属元素の平均原
    子濃度より高く、そして前記第2の導電膜(46,10
    54および1064)は前記第1の導電膜より導電的で
    ある、 ことを特徴とする半導体装置。
  2. 【請求項2】 基板の上に導電性構造を含む半導体装置
    であって、前記導電性構造は第1の導電膜および第2の
    導電膜を具備し、 前記第1の導電膜は第1の部分、第2の部分、および第
    3の部分を有し、 前記第2の部分は前記第1および第3の部分の間に横た
    わり、 前記第3の部分は前記第1および第2の部分と比較して
    前記第2の導電膜に最も近く横たわっており、 前記第1および第3の部分は金属元素を含み、そして前
    記第2の部分は金属元素および窒素を含み、前記第2の
    部分の窒素濃度は前記第1および第3の部分の各々の窒
    素濃度より高く、そして前記第2の導電膜(1054,
    1064)は主として銅である、 ことを特徴とする半導体装置。
  3. 【請求項3】 半導体装置を形成するためのプロセスで
    あって、 第1の層(104)および第2の層(102)を有する
    ターゲットを含む処理チェンバ(100)を提供する段
    階であって、前記第1の層(104)は第1の組成を有
    し、かつ前記第2の層(102)は前記第1の組成と異
    なる第2の組成を有するもの、 基板(114)を前記処理チェンバ(100)内に配置
    する段階であって、前記基板(114)は金属導電膜を
    有するもの、 前記処理チェンバ(100)内で希ガスプラズマを生成
    する段階、 前記希ガスプラズマを使用して前記基板(114)の上
    に第1の膜(116)を形成する段階であって、前記第
    1の膜(116)は前記第1の組成と前記第2の組成と
    の間の組成を有するもの、 窒素を前記処理チェンバ内に流して希ガス−窒素プラズ
    マを形成する段階、そして前記希ガス−窒素プラズマを
    使用して前記基板(114)の上に第2の膜(118)
    を形成する段階であって、前記第2の膜(118)は前
    記第1の組成とほぼ同じ組成を有するもの、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  4. 【請求項4】 半導体装置を形成するためのプロセスで
    あって、 ターゲットを含む処理チェンバ(100)を提供する段
    階、 基板(1100)を前記処理チェンバ(100)内に配
    置する段階、 前記処理チェンバ(100)内で希ガス−窒素プラズマ
    を生成する段階、 第1の膜(1022)および第2の膜(1032)を有
    する障壁膜を被着する段階であって、該被着は、 前記希ガス−窒素プラズマを使用して前記基板(110
    0)の上に第1の膜(1022)を形成する段階、 前記処理チェンバ内への窒素ガス流を終了させることに
    よって前記希ガス−窒素プラズマを希ガスプラズマに変
    換する段階、 前記希ガスプラズマを使用して第2の膜(1032)を
    形成する段階であって、前記第2の膜(1032)は前
    記第1の膜(1022)の上に形成され、前記第2の膜
    (1032)は金属元素および窒素を含み、かつ前記第
    2の膜(1032)は連続的に変化する領域を含み、該
    連続的に変化する領域内の窒素濃度は前記第1の膜(1
    022)からの距離の増大に応じて低減するもの、 を含む前記第1の膜(1022)および第2の膜(10
    32)を有する障壁膜を被着する段階、 前記第2の膜(1032)の上に第3の膜(1054お
    よび1064)を形成する段階であって、前記第3の膜
    (1054および1064)は導電膜であるもの、そし
    て前記第1、第2および第3の膜(1022,103
    2,1054および1064)の部分を除去して導電性
    構造を形成する段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
JP10201197A 1997-07-03 1998-07-01 半導体装置および該装置を形成するためのプロセス Pending JPH1174227A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/887,654 US6028003A (en) 1997-07-03 1997-07-03 Method of forming an interconnect structure with a graded composition using a nitrided target
US08/996,000 1997-07-03
US08/887,654 1997-07-03
US08/996,000 US5893752A (en) 1997-12-22 1997-12-22 Process for forming a semiconductor device

Publications (1)

Publication Number Publication Date
JPH1174227A true JPH1174227A (ja) 1999-03-16

Family

ID=27128852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10201197A Pending JPH1174227A (ja) 1997-07-03 1998-07-01 半導体装置および該装置を形成するためのプロセス

Country Status (3)

Country Link
JP (1) JPH1174227A (ja)
KR (1) KR100365061B1 (ja)
TW (1) TW380308B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323432A (ja) * 1999-05-11 2000-11-24 Toshiba Corp スパッタターゲット、配線膜および電子部品
JP2002334882A (ja) * 2001-05-09 2002-11-22 Sony Corp 半導体装置およびその製造方法
KR100436134B1 (ko) * 1999-12-30 2004-06-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2008098424A (ja) * 2006-10-12 2008-04-24 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
JP4763894B2 (ja) * 1999-04-27 2011-08-31 東京エレクトロン株式会社 ハロゲン化タンタル前駆物質からのcvd窒化タンタルプラグの形成
CN109671717A (zh) * 2017-10-17 2019-04-23 三星显示有限公司 金属线和薄膜晶体管
CN109800604A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 硬件嵌入式安全***及提供其的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067364B1 (ko) 2006-10-12 2011-09-23 울박, 인크 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
CN105140199B (zh) * 2015-08-11 2018-06-29 上海华虹宏力半导体制造有限公司 顶层金属薄膜结构以及铝制程工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156928A (ja) * 1989-11-15 1991-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JPH0786397A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 半導体装置の製造方法
JPH07193025A (ja) * 1993-11-22 1995-07-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH08139090A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体集積回路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156928A (ja) * 1989-11-15 1991-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JPH0786397A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 半導体装置の製造方法
JPH07193025A (ja) * 1993-11-22 1995-07-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH08139090A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体集積回路装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4763894B2 (ja) * 1999-04-27 2011-08-31 東京エレクトロン株式会社 ハロゲン化タンタル前駆物質からのcvd窒化タンタルプラグの形成
JP2000323432A (ja) * 1999-05-11 2000-11-24 Toshiba Corp スパッタターゲット、配線膜および電子部品
KR100436134B1 (ko) * 1999-12-30 2004-06-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2002334882A (ja) * 2001-05-09 2002-11-22 Sony Corp 半導体装置およびその製造方法
JP2008098424A (ja) * 2006-10-12 2008-04-24 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2008047687A1 (en) * 2006-10-12 2008-04-24 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US8125084B2 (en) 2006-10-12 2012-02-28 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
CN109671717A (zh) * 2017-10-17 2019-04-23 三星显示有限公司 金属线和薄膜晶体管
CN109800604A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 硬件嵌入式安全***及提供其的方法
CN109800604B (zh) * 2017-11-16 2024-05-07 三星电子株式会社 硬件嵌入式安全***及提供其的方法

Also Published As

Publication number Publication date
KR100365061B1 (ko) 2003-04-26
TW380308B (en) 2000-01-21
KR19990013553A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
US5893752A (en) Process for forming a semiconductor device
US6436825B1 (en) Method of copper barrier layer formation
JP3584054B2 (ja) 半導体装置及びその製造方法
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
US6518177B1 (en) Method of manufacturing a semiconductor device
US6461675B2 (en) Method for forming a copper film on a substrate
US6028003A (en) Method of forming an interconnect structure with a graded composition using a nitrided target
US7030023B2 (en) Method for simultaneous degas and baking in copper damascene process
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び/又はシード層としてのpvd−impタングステン及び窒化タングステン
JPH11163141A (ja) シリコン集積回路の製造方法
JPH1140671A (ja) 半導体装置を形成するためのプロセス
EP1313140A1 (en) Method of forming a liner for tungsten plugs
JPH0684911A (ja) 半導体装置およびその製造方法
US6048788A (en) Method of fabricating metal plug
JPH0653163A (ja) 集積回路障壁構造体とその製法
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
JP3586899B2 (ja) 半導体装置およびその製造方法
JPH1174227A (ja) 半導体装置および該装置を形成するためのプロセス
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
JPH0922907A (ja) 埋め込み導電層の形成方法
US6268284B1 (en) In situ titanium aluminide deposit in high aspect ratio features
US20030186498A1 (en) Method for fabricating metal interconnection with reliability using ionized physical vapor deposition
US20070144892A1 (en) Method for forming metal film or stacked layer including metal film with reduced surface roughness
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JP3890722B2 (ja) 半導体装置の銅配線

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020621