KR20010001543A - 구리 배선 구조를 가지는 반도체 소자 제조 방법 - Google Patents

구리 배선 구조를 가지는 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20010001543A
KR20010001543A KR1019990020828A KR19990020828A KR20010001543A KR 20010001543 A KR20010001543 A KR 20010001543A KR 1019990020828 A KR1019990020828 A KR 1019990020828A KR 19990020828 A KR19990020828 A KR 19990020828A KR 20010001543 A KR20010001543 A KR 20010001543A
Authority
KR
South Korea
Prior art keywords
film
diffusion barrier
copper
thin film
forming
Prior art date
Application number
KR1019990020828A
Other languages
English (en)
Inventor
김기범
김경호
Original Assignee
김기범
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김기범 filed Critical 김기범
Priority to KR1019990020828A priority Critical patent/KR20010001543A/ko
Priority to PCT/KR1999/000847 priority patent/WO2000075964A2/en
Publication of KR20010001543A publication Critical patent/KR20010001543A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

알루미늄에 대하여 이미 신뢰성이 검증된 확산 방지막 구조를 응용하여 적용함으로써 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있는 반도체 소자 제조 방법을 제공한다.
구리 배선 공정에 있어서 확산 방지막으로서 TiN 박막과 극박막의 알루미늄 중간층의 복합 구조가 사용된다. 이를 위해, TiN 박막 위에 알루미늄 극박막을 증착한 후, 다시 그 위에 구리층을 증착하여 열처리하게 된다. 이때, 알루미늄이 TiN층으로 확산하여 들어가 산소와 반응하여 효과적으로 TiN 결정립계를 충진함으로써, 그 후에 확산해 들어오는 구리의 확산을 효과적으로 막아주게 된다. 이때, 알루미늄층은 최소한의 두께를 가지도록 형성함으로써 실질적인 배선은 구리층으로 이루어지도록 한다.

Description

구리 배선 구조를 가지는 반도체 소자 제조 방법{Method of Fabricating Semiconductor Device Employing Copper Interconnect Structure}
본 발명은 반도체 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 제조 공정에 있어서 배선 구조 형성 방법에 관한 것이다.
반도체 집적회로의 제조 공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 이 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 소자들을 전기적으로 연결하는 공정을 배선 공정 또는 금속선 연결 공정(Metallization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서 관건이 되고 있다.
현재 배선 재료로 널리 쓰이고 있는 금속은 알루미늄이다. 그러나, 소자의 집적도가 증가함에 따라 배선 폭은 감소하고 총 길이는 증가하게 되고, 이에 따라 RC 시정수로 표시되는 신호전달 지연시간이 길어지게 된다. 또한 배선 폭이 감소함에 따라 전기적 이동(Electromigration)이나 응력 이동(Stress Migration)에 의한 배선의 단락이 중요한 문제로 대두되고 있다. 따라서, 동작 속도가 빠르고 신뢰성있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력 이동에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화되는 추세에 있다.
그렇지만, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 이산화규소(SiO2)에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한, 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 106배정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 더욱이, 구리는 SiO2내에서 확산계수도 큰 것으로 알려져 있는데, 이는 구리 배선 사이의 절연 특성을 감소시키게 된다. 결국 실리콘이나 SiO2내에서 구리가 가지는 큰 확산계수는 소자의 신뢰성을 크게 저하시키게 된다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 구리의 실리콘 및 SiO2로의 빠른 확산을 방지할 수 있는 확산 방지막(Diffusion Barrier)을 개발하는 것이 필수적이다. 그런데 신뢰성이 높은 확산 방지막을 구리에 대하여 새로이 개발하는 것은 상당히 시간이 걸릴 수 있고, 이는 구리 배선 구조를 채용한 반도체 소자의 상용화를 지연시키는 요인이 될 수 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 알루미늄에 대하여 이미 신뢰성이 검증된 확산 방지막 구조를 응용하여 적용함으로써 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있는 반도체 제조 방법을 제공하는 것을 그 기술적 과제로 한다.
도 1 내지 도 6은 본 발명에 따른 구리 배선 구조 형성 방법의 일 실시예를 보여주는 단면도들이다.
도 7은 본 발명에 따른 구리 배선 구조의 실험예에 있어서 알루미늄 극박막 두께와 열처리 온도에 따른 시편의 면저항 측정 결과를 보여주는 그래프이다.
도 8a 내지 8d는 구리 배선 구조의 실험예에 있어서 구리층과 알루미늄층 그리고 TiN 층을 에칭한 후에 드러난 실리콘 표면의 에치 피트(Etch Pit)를 주사 전자 현미경으로 관찰한 사진들이다.
발명의 이론적 배경
확산 방지막이란 확산에 의한 두 물질간의 혼합을 방지하기 위하여 두 물질사이에 삽입되는 물질을 말한다. 반도체 제조 공정에 있어서, 확산 방지막은 기판과 배선 재료사이의 확산을 방지하기 위해 사용될 뿐만 아니라, 배선 재료가 부도체막(Dielectric Film) 내부로 확산하는 것을 방지하기 위해서도 사용된다.
이와 같은 확산 방지막은 크게 수동 방지막(Passive Barrier), 비 방지막(Non-barrier), 단결정 방지막(Single Crystal Barrier), 희생 방지막(Sacrificial Barrier) 및 충진 방지막(Stuffed Barrier)으로 구분된다. 확산 방지막이 배선 재료 및 기판과의 사이에서 열역학적으로 안정하다면 수동 방지막 또는 비 방지막이 되고, 열역학적으로 불안정하여 배선 재료 및 기판과 반응을 한다면 희생 방지막이 된다. 열역학적으로 안정한 확산 방지막이 수동 방지막 또는 비 방지막이 되는 것은 확산 방지막의 결정립계(Grain Boundary)를 통한 확산과 관련이 있다. 즉, 열역학적으로 안정한 확산 방지막이 결정립계를 통해 확산하기 어려운 경우에는 수동 방지막이 되고, 결정립계를 통한 확산이 쉬우면 전혀 확산 방지막의 역할을 하지 못하는 비 방지막이 된다. 희생 방지막은 확산 방지막 자신이 배선 재료 또는 기판 물질과 반응함으로써 물질의 확산을 방지하게 된다. 반응에 의해 확산 방지막은 소모되는데, 일정 시간이 지난 후에 확산 방지막이 완전히 소모되면 확산 방지막의 기능을 상실하게 되지만 그전까지는 확산 방지막의 역할을 하게 된다.
일반적으로 박막 제조 공정에 의하여 증착된 박막층은 다결정질을 형성하게 된다. 그런데, 다결정질 박막에서 결정립계를 통한 확산은 결정립(Bulk)을 통한 확산보다 훨씬 쉬우므로, 결정립계를 통한 확산을 방지하는 것은 매우 중요하다. 결정립계를 통한 확산을 방지하는 방법으로서, 첫 번째로는 결정립계가 없는 단결정이나 비정질을 확산 방지막으로 이용하는 것을 들 수 있고, 두 번째로는 이미 존재하는 결정립계를 차단하는 방안을 들 수 있다. 다결정질 박막에서 결정립계를 차단하는 모든 방법을 충진(Stuffing)이라 하며, 이러한 방지막을 충진 방지막이라 한다.
현재까지 연구된 확산 방지막의 충진 방법은 크게 질소(N2) 충진과 (O2) 충진으로 구분될 수 있다. 이중에서 질소 충진은 박막에 고용 한계를 초과하는 질소를 함유한 물질을 증착함으로써 질소가 결정립계에 석출되도록 하는 방향으로 연구가 진행되었고, 산소 충진은 박막 증착 후 공기 중에 노출시키거나 질소 분위기에서 열처리하여 분위기 중에 존재하는 산소가 박막의 결정립계를 통해 확산되도록 함으로써 충진이 이루어지게 하는 방향으로 연구가 진행되었다. 그렇지만 본 발명자들의 실험 결과에 따르면, 질소나 산소에 의한 충진 효과는 알루미늄에 대해서는 효율적으로 작용하지만, 구리에 대해서는 그다지 큰 효과가 없는 것으로 밝혀졌다.
이러한 실험 결과는 열처리에 의해 질화티타늄(TiN) 박막 내에 함유된 산소는 대부분 결정립계를 따라 확산해 들어가 TiN 결정립의 표면을 산화시켜 티타늄과 결합된 상태로 존재하게 되는데, 이러한 산소는 결정립계를 따라 확산해 들어오는 알루미늄과 쉽게 반응하여 삼산화이알루미늄(Al2O3)을 형성하는 반면 구리와는 반응하지 않기 때문인 것으로 설명된다. 이러한 현상의 이유는 표 1에서 보여진 것과 같이 알루미늄 산화물의 생성열(Enthalpy of Formation)이 티타늄 산화물보다 음으로 더 크기 때문에 알루미늄은 티타늄과 결합하고 있는 산소와 결합하여 알루미늄 산화물을 형성하지만, 구리 산화물은 티타늄 산화물보다 생성열이 음으로 작기 때문에 결정립계를 따라 확산하는 구리는 티타늄과 결합된 산소와 반응할 수 없기 때문이다. 표 1은 티타늄, 알루미늄 및 구리 산화물의 생성열을 보여준다.
결합 형태 상 298K에서의 생성열(kJ/몰)
Ti-O TiO -519.7
Ti2O3 -1521.6
Ti3O5 -2457.2
TiO2 -944.0
Al-O Al2O3 -1675.7
Cu-O CuO -168.6
Cu2O -157.3
이와 같이, 열처리한 TiN 박막은 알루미늄에 대해서는 우수한 충진 방지막으로 작용하지만, 구리에 대해서는 빠른 확산 경로가 작용하는 비 방지막으로 작용한다. 또한, 구리의 경우에는 산소뿐만 아니라 질소 등과의 반응성도 거의 없기 때문에 확산 방지막 내의 불순물을 함유시켜 성능을 향상시키는 것은 어려울 것으로 생각된다.
이러한 이유로 인하여, 구리 배선 공정에 이용할 수 있는 적합한 확산 방지막으로는 새로운 재료가 개발되어야 한다는 것이 지금까지의 일반적인 인식이었다. 이러한 접근법의 일 예로써, 물리적 기상 증착(PVD) 공정에 의한 Ta 또는 TaN이 새로운 재료로 각광을 받고 있으며, 아울러 이러한 재료를 화학 기상 증착(CVD) 공정에 의해 증착하려는 시도가 현재 활발히 진행되고 있다.
한편, 스퍼터링과 같은 직시형 증착법은 기판 모양에 따른 음영 효과로 인하여 종횡비(Aspect Ratio)가 큰 서브마이크론 접촉창에서 두께 불균일을 나타내므로, 초고집적 소자에서는 그 적용이 어려워지고 있다. 따라서 계단 도포성이 우수한 화학 기상 증착법에 의해 확산 방지막을 형성하려는 연구가 활발히 진행되고 있다.
TiN은 융점이 대략 3220℃ 정도로 높아서 열적 안정성이 우수하고 또한 비저항이 작기 때문에, 오래 전부터 배선 재료인 알루미늄 합금과 실리콘 기판 사이의 확산 방지막으로 널리 사용되어왔다. TiN 박막의 화학 기상 증착법은 크게 사염화티타늄(TiCl4)이나 사요드화티타늄(TiI4)과 같은 무기 화합물과 NH3을 근원 가스로 이용하는 방법과, TDMAT(Tetrakisdimethylamido Titanium)나 TDEAT(Tetrakisdiethylamido Titanium)와 같은 금속 유기 화합물을 선구체를 이용하는 방법으로 구분될 수 있다. 우수한 물성과 계단 도포성을 가지는 TiN 박막들이 많은 연구자들에 의해 보고되었으며, 증착된 TiN 박막들은 알루미늄에 대한 확산 방지막이나 텅스텐 증착시의 접착층 및 핵생성 촉진층으로 성공적으로 이용될 수 있는 것으로 알려졌다. 그렇지만, CVD에 의해 증착된 TiN 박막의 구리에 대한 확산 방지막 특성에 대한 보고는 소수에 불과하였으며, 보고된 확산 방지막 특성도 그리 우수하지 않은 것으로 알려지고 있다.
한편, 질화탄탈륨(TaN)은 구리와 열역학적으로 안정하기 때문에, 이를 구리 배선 공정에서의 확산 방지막으로 사용하기 위한 연구들이 많은 관심 속에 진행되고 있다. 이미 PVD에 의해 증착된 TaN은 구리에 대한 확산 방지막으로서 우수한 특성을 가지는 것으로 확인되었다. CVD에 의한 TaN 박막에 대한 연구는, TiN과 마찬가지로, 오염화탄탈륨(TaCl5)이나 오브롬화탄탈륨(TaBr5)과 같은 무기 화합물과 질소(N2) 또는 암모니아(NH3)를 근원 가스로 이용하거나, PDMAT(Pentakis-dimethyl-amido Tantalum)나 PDEAT(Pentakis-diethyl-amido Tantalum) 또는 TBTDET(Tertbutylimidotrisdiethylamido Tantalum) 등과 같은 유기 화합물을 선구체를 이용하여 이루어지고 있다. 그런데, Ta-N 계에서는 낮은 온도에서 TaN보다 열역학적으로 더 안정한 절연체인 오염화삼탄탈륨(Ta3N5)이라는 상이 존재하기 때문에, CVD에 의해 우수한 물성을 가진 TaN 박막을 증착하는 데에는 현재까지 큰 어려움을 겪고 있다.
질화텅스텐(WN)은 아직까지 많은 연구가 이루어지지는 않았지만, 우수한 확산 방지막 특성을 가질 것으로 예상되는 β-W2N의 조성 범위가 넓은 영역에 걸쳐 있어 프로세스 윈도우가 넓으리라 여겨지고 있고, 무엇보다도 CVD에 의해 증착하는 경우 육플루오르화텅스텐(WF6)이라는 기체 상태의 선구체가 존재한다는 장점이 있기 때문에 대량 생산 측면에서 매우 유리할 것으로 예상된다. 그러나 현재까지의 연구 결과로 볼 때, 기존의 확산 방지막보다 뛰어난 특성을 보이고 있지는 않다. 특히 구리에 대한 확산 방지막 특성에 대한 보고가 거의 이루어지지 않고 있는 실정이다.
위에서 기술한 이원계 확산 방지막 이외에 구리의 확산에 있어서 보다 쉬운 확산 경로가 되는 결정립계를 완전히 제거해 주기 위하여 비정질의 확산 방지막을 제작하려는 노력이 진행되고 있다. 즉, Ti-N, Ta-N 그리고 W-N계에 실리콘이나 붕소 등의 원소를 첨가하여 다결정질 박막을 비정질 박막으로 대체하려는 연구가 이루어지고 있다. 그러나 현재까지 PVD 방법으로는 우수한 특성을 가진 확산 방지막을 증착한 바 있지만, CVD 방법에 대한 연구는 거의 이루어지지 않고 있다.
발명의 개요
본 발명은 알루미늄 배선에 사용되는 TiN 박막이 알루미늄에 대하여 효과적인 확산 방지막으로 작용하는 이유가 TiN 박막에 함유되어 있는 산소가 알루미늄과 결합함에 기인한다는 사실에 착안하여, TiN 박막과 극박막의 알루미늄 중간층의 복합 구조를 구리 배선 공정에 있어서 확산 방지막으로 사용하게 된다. 즉, 본 발명에 있어서는, TiN 박막 위에 알루미늄 극박막을 증착한 후, 다시 그 위에 구리층을 증착하여 열처리하게 된다. 이때, 알루미늄이 TiN층으로 확산하여 들어가 산소와 반응하여 효과적으로 TiN 결정립계를 충진함으로써, 그후에 확산해 들어오는 구리의 확산을 효과적으로 막아주게 된다. 이때, 알루미늄층은 최소한의 두께를 가지도록 형성함으로써 실질적인 배선은 구리층으로 이루어지도록 한다. 아울러, 알루미늄의 구리층으로의 상호확산을 최대한 억제하여 구리층의 비저항이 영향을 받지 않도록 하여야 한다. 이와 같이 알루미늄 배선 공정에서 통상적으로 사용되는 확산 방지막과 알루미늄 극박막을 결합하게 되는 경우, 결합된 복합 층 구조는 구리 배선 공정에 있어서 구리의 확산을 효과적으로 막아주는 우수한 특성의 확산 방지막으로 작용하게 된다.
실시예
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1 내지 도 6은 본 발명에 따른 반도체 제조 방법의 일 실시예를 보여준다. 도 1에는 반도체 소자의 일부가 도시되어 있는데, 상기 반도체 소자는 기판(10)과 상기 기판(20)상에 형성되는 부도체막(20)을 포함한다. 반도체 기판(10)에는 다수의 소자들이 형성되어 있는데, 이들 소자들로는 예컨대 금속산화막반도체(MOS) 트랜지스터나 이중접합 트랜지스터(BJT) 및 저항 등을 들 수 있다. 이러한 소자들은 도시된 단계 이전의 제조 공정에서 이미 형성되어 있다. 한편, 도시된 반도체 소자는 다층 배선 구조를 채용하는 것일 수 있는데, 이러한 경우 기판(10)은 반도체 소자들과 상기 소자들을 전기적으로 연결하는 금속 배선층을 포함할 수도 있다. 부도체막(20)은 예컨대 이산화규소(SiO2)나 사질화삼규소(Si3N4)가 될 수 있으며, 도핑된 유리층이 될 수도 있다. 부도체막은 그 종류에 따라 화학 기상 증착법이나 플라즈마 화학 기상 증착법(Plasma Enhanced CVD) 등이 사용된다. 바람직한 실시예에 있어서는, 이산화규소(SiO2)가 CVD에 의하여 증착된다.
다음에는, 도 2에 도시된 바와 같이 부도체막에 비아(Via) 패턴(22)이 형성된다. 비아 패턴(22)은 그 경계를 정의해주는 마스크를 사용하여 반응성 이온 에칭을 수행함으로써 형성된다. 금속선이 기판 상의 소자 또는 저층의 금속선에 접촉하는 접촉창에 있어서는 비아 패턴(22)이 부도체막(20)을 관통하여 기판(10)에 이르도록 형성된다. 그렇지만 접촉창 이외의 필드 영역에 있어서는, 비아 패턴(22)이 기판(10)에 이르지 않을 정도로 형성된다. 도 1 내지 도 6은 필드 영역에 대한 비아 패턴을 도시한 것이다.
비아 패턴이 형성된 부도체막에는 도 3에 도시된 바와 같이 TiN 박막(32)이 CVD에 의해 증착된다. 바람직한 실시예에 있어서, TiN 박막(32)은 200 옹스트롬 정도의 두께로 증착된다. 다음에는, 증착된 TiN 박막(32)을 공기 중에 노출시킨 후 도 4에 도시된 바와 같이 알루미늄 극박막(34)을 CVD에 의해 증착한다. 바람직한 실시예에 있어서, 알루미늄 극박막(34)은 5-20 나노미터(nm)의 두께로 증착된다. 증착된 TiN 박막(32) 및 알루미늄 극박막(34)의 복합 층 구조는 확산 방지막(30)으로서 작용하게 된다.
도 5에 있어서는 비아 패턴을 메울 수 있을 정도로 구리막(40)이 증착된다. 구리막(40)의 증착은 PVD나 전기도금(Electroplating), 또는 금속유기화학 기상 증착법(MOCVD)에 의해 이루어진다. 구리막 증착이 완료된 후에는 도 6에 도시된 형태로 반도체 소자를 평탄화시키게 된다. 바람직한 실시예에 있어서, 평탄화 공정은 화학적-기계적 연마(CMP)에 의해 비선택적으로 TiN 박막(34)과 알루미늄 극박막(34)과 구리막(40)을 제거함으로써 이루어진다. 한편, 본 발명의 다른 실시예에 있어서는 비선택적 플라즈마 에칭 공정에 의해 평탄면이 만들어질 수도 있다. 평탄화가 완료되면, 반도체 소자 상에는 평탄화된 부도체막(20) 상에 구리 배선 패턴(50)이 노출된 상태로 있게 되며, 부도체막(20)과 배선 패턴(50) 사이에는 TiN 박막(32)과 알루미늄 극박막(34)으로 구성된 확산 방지막(30)이 삽입되어 있게 된다. 한편, 위와 같은 공정에 있어서, 적층된 구조물에 대해 적어도 한 번의 열처리가 행해지게 된다.
도 7 및 도 8은 본 발명에 따라 구현되는 구리 배선 구조의 실험예들을 보여주는 도면이다. 도시된 실험예에 있어서는, 8인치 실리콘 웨어퍼 상에 TDMAT 단일 선구체를 이용하여 열분해 증착법으로 TiN 박막을 200 옹스트롬의 두께로 증착하였다. 이 시편을 1x1 inch2의 크기로 절단한 다음, 그 위에 직류 마그네트론 스퍼터를 사용하여 알루미늄과 구리를 연이어서 증착하고, 5x10-6토르(Torr) 이하의 진공 분위기에서 열처리하였다. 열처리는 1 시간동안 실행하였는데, 열처리 온도는 500-700 ℃ 사이의 온도 구간에서 50 ℃ 간격으로 차등화하였다. 열처리를 마친 시편들에 대해 4점 프로브(Four-point Probe)를 사용하여 면저항을 측정하였다. 도 7은 알루미늄 극박막 두께와 열처리 온도에 따른 시편의 면저항 측정 결과를 보여준다. 도시된 바와 같이, 알루미늄을 10 nm 이상 증착한 시편은 구리만 증착한 시편(A)에 비해 구리의 확산을 효과적으로 막아주게 된다.
다음에는, 확산 방지막의 파괴 온도를 평가하기 위하여 구리층과 알루미늄층 그리고 TiN 층을 화학 용액을 사용하여 제거한 후 실리콘 표면을 세코(Secco) 에칭하였다. 도 8a 내지 8d는 에칭 후에 드러난 실리콘 표면의 에치 피트(Etch Pit)를 주사 전자 현미경으로 관찰한 사진들이다. 도 8a 내지 8d는 도 7의 네 가지 종류의 시편들(A, B, C, D)에 각각 대응하는 것으로서, 모두 650 ℃에서 열처리된 것들이다. 도시된 바와 같이, 알루미늄층이 두꺼워짐에 따라 에치 피트의 크기와 밀도가 급격히 작아지는 것을 알 수 있다.
파괴 온도 평가 결과, 알루미늄층이 없이 구리만 증착한 시편은 진공 분위기에서 500 ℃에서 1 시간동안 열처리한 후에 확산 방지막의 파괴가 일어난 반면에, 알루미늄을 10 nm 이상 증착한 시편은 동일한 분위기에서 700 ℃에서 1 시간동안 열처리한 후에도 파괴가 일어나지 않았다. 이와 같은 결과는 갓 증착한 CVD-TiN 박막은 미세 구조가 치밀하지 않아 20 at% 이상의 산소를 포함하고 있기 때문에 열처리 과정 중에 확산해 들어오는 알루미늄과 만나 알루미늄 산화물을 결정립계에 형성함으로써 구리의 확산을 방해한 것으로 이해된다.
한편, 이상의 설명은 본 발명의 바람직한 실시예를 단지 예시하는 것으로서, 본 발명은 이에 한정되지 않고 다양하게 변형될 수 있다. 예컨대, 바람직한 실시예에 있어서는 중간 금속 박막으로 알루미늄이 사용되었지만, 본 발명의 다른 실시예에 있어서는 중간 금속 박막으로 지르코늄(Zr), 티타늄(Ti) 및 크롬(Cr) 등과 같이 산화가 잘되는 여타의 금속 물질이 사용될 수 있다. 또한, 바람직한 실시예에 있어서는 중간 금속 박막이 단일 층으로 구성되었지만, 본 발명의 다른 실시예에 있어서는 중간 금속 박막이 다층의 박막으로 이루어질 수도 있다. 아울러, 중간 금속 박막은 화학 기상 증착법(CVD)대신에 물리 기상 증착법(PVD)나 전해 도금(Electrode Plating), 무전해 도금(Electrodeless Plating), 습식 화학적 혼합(Wet Chemical Contamination), 원자층 증착(Atomic Layer Deposition: ALD) 등과 같은 여타의 공정에 의해 형성될 수도 있다.
이상의 바람직한 실시예에 대한 설명에 있어서는 확산 방지막으로 질화티타늄(TiN)의 사용을 예시하였지만, 이러한 실시예가 변형된 다른 실시예에 있어서는 질화탄탈륨(TaN), 질화텅스텐(WN) 등이 확산 방지막으로 사용될 수도 있다. 그리고 이러한 확산 방지막 재료들 역시 CVD로 증착될 수 있다.
한편, 이상에서 설명한 구리 배선 구조 형성 방법은 접촉창에 대한 언급이 없이 부도체 상에서 길게 연장되어 있는 배선을 중심으로 설명하였지만, 실제 반도체 제조 공정에 있어서는 금속선이 기판 상에 형성된 소자 또는 하층의 금속선과 부분적으로 접촉되도록 하기 위한 접촉창이 형성될 수 있다. 이러한 접촉창에 있어서는, 접촉창 저면에 위치한 기판 또는 하층의 금속선 상에 확산 방지막이 증착되고, 다시 확산 방지막 상에 중간 금속 박막이 증착되며, 구리막은 중간 금속 박막 상에 증착된다. 한편, 본 발명의 다른 실시예에 있어서는, 접촉창에 있어서는 구리막이 증착되지 않고 중간 금속만으로 오믹 접촉이 형성되고, 필드 영역에 있어서만 구리 배선 구조가 채용될 수도 있다.
상술한 바와 같이, 본 발명에 의한 구리 배선 구조에 있어서는 종래에 알루미늄 배선 구조에 대해 사용하였던 확산 방지막 예컨대 TiN막과 알루미늄 극박막의 합성 층 구조를 확산 방지막으로 사용하게 된다. 이와 같이 종래의 확산 방지막의 동작 메커니즘을 응용하여 구리 배선 구조에 대한 확산 방지막을 형성함으로 말미암아, 구리 배선 구조를 위해 새로운 확산 방지막 재료를 별도로 개발하는 것에 대한 시급성이 낮아지게 된다. 아울러 구리 배선을 위한 확산 방지막을 보다 쉽게 확립함으로써, 배선 재료로써의 구리의 상용화를 앞당길 수 있게 되는 효과가 있다.

Claims (8)

  1. 반도체 기판 상에 부도체막을 형성하는 단계;
    상기 부도체막 상에 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상에 중간 금속 박막을 형성하는 단계; 및
    상기 인터페이스층 상에 구리막을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 중간 금속 박막을 구성하는 중간 금속 재료의 산화물이 상기 확산 방지막의 결정립계를 충진하도록 상기 구리막이 형성된 상기 반도체 소자를 열처리하는 단계를 더 포함하는 반도체 소자 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 중간 금속 박막은 알루미늄, 지르코늄, 티타늄 및 크롬 및 그 조합에서 선택된 하나로 형성되는 반도체 소자 제조 방법.
  4. 제3항에 있어서,
    상기 중간 금속 박막은 다층의 박막으로 구성되는 반도체 소자 제조 방법.
  5. 제3항에 있어서,
    상기 중간 금속 박막은 물리 기상 증착법, 화학 기상 증착법, 전해 도금, 무전해 도금, 습식 화학적 혼합, 원자층 증착으로 구성된 공정 그룹에서 선택된 하나의 공정에 의해 형성되는 반도체 소자 제조 방법.
  6. 제3항에 있어서,
    상기 확산 방지막은 질화티타늄, 질화탄탈륨, 질화텅스텐으로 구성된 그룹에서 선택된 하나로 형성되는 반도체 소자 제조 방법.
  7. 반도체 기판 상에 부도체막을 형성하는 단계;
    상기 부도체막 상에 비어 패턴을 형성하는 단계;
    질화티타늄, 질화탄탈륨, 질화텅스텐으로 구성된 그룹에서 선택된 하나를 사용하여 상기 부도체막 및 비어 패턴을 덮는 확산 방지막을 형성하는 단계;
    알루미늄, 지르코늄, 티타늄 및 크롬 및 그 조합에서 선택된 하나를 사용하여 상기 확산 방지막 상에 중간 금속 박막을 형성하는 단계;
    상기 인터페이스층 상에 구리막을 형성하는 단계; 및
    상기 중간 금속 박막을 구성하는 중간 금속 재료의 산화물이 상기 확산 방지막의 결정립계를 충진하도록 상기 구리막이 형성된 상기 반도체 소자를 열처리하는 단계를 포함하는 반도체 소자 제조 방법.
  8. 반도체 기판 상에 제1 구리막을 형성하는 단계;
    상기 제1 구리막 상에 층간 부도체막을 형성하는 단계;
    상기 층간 부도체막을 식각하여 상기 제1 구리막을 노출시키는 접촉창을 형성하는 단계;
    질화티타늄, 질화탄탈륨, 질화텅스텐으로 구성된 그룹에서 선택된 하나를 사용하여 상기 층간 부도체막 및 접촉창을 덮는 확산 방지막을 형성하는 단계;
    알루미늄, 지르코늄, 티타늄 및 크롬 및 그 조합에서 선택된 하나를 사용하여 상기 확산 방지막 상에 중간 금속 박막을 형성하는 단계;
    상기 인터페이스층 상에 제2 구리막을 형성하는 단계; 및
    상기 중간 금속 박막을 구성하는 중간 금속 재료의 산화물이 상기 확산 방지막의 결정립계를 충진하도록 상기 제2 구리막이 형성된 상기 반도체 소자를 열처리하는 단계를 포함하는 반도체 소자 제조 방법.
KR1019990020828A 1999-06-05 1999-06-05 구리 배선 구조를 가지는 반도체 소자 제조 방법 KR20010001543A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990020828A KR20010001543A (ko) 1999-06-05 1999-06-05 구리 배선 구조를 가지는 반도체 소자 제조 방법
PCT/KR1999/000847 WO2000075964A2 (en) 1999-06-05 1999-12-30 Method of fabricating semiconductor device employing copper interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020828A KR20010001543A (ko) 1999-06-05 1999-06-05 구리 배선 구조를 가지는 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20010001543A true KR20010001543A (ko) 2001-01-05

Family

ID=19590309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020828A KR20010001543A (ko) 1999-06-05 1999-06-05 구리 배선 구조를 가지는 반도체 소자 제조 방법

Country Status (2)

Country Link
KR (1) KR20010001543A (ko)
WO (1) WO2000075964A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877268B1 (ko) * 2007-06-25 2009-01-07 주식회사 동부하이텍 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
JP2005528776A (ja) * 2001-09-26 2005-09-22 アプライド　マテリアルズ　インコーポレイテッド バリア層とシード層の一体化
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
WO2007078802A2 (en) 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7655543B2 (en) 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
CN111105990B (zh) * 2018-10-29 2023-06-23 株洲中车时代半导体有限公司 一种适用于铜金属化半导体器件的薄膜结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH0922907A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 埋め込み導電層の形成方法
KR970052243A (ko) * 1995-12-15 1997-07-29 김주용 반도체 소자의 금속배선 형성 방법
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
JPH10150039A (ja) * 1996-11-19 1998-06-02 Oki Electric Ind Co Ltd 半導体素子とその配線形成方法
KR19980060532A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH0922907A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 埋め込み導電層の形成方法
KR970052243A (ko) * 1995-12-15 1997-07-29 김주용 반도체 소자의 금속배선 형성 방법
JPH10150039A (ja) * 1996-11-19 1998-06-02 Oki Electric Ind Co Ltd 半導体素子とその配線形成方法
KR19980060532A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877268B1 (ko) * 2007-06-25 2009-01-07 주식회사 동부하이텍 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법

Also Published As

Publication number Publication date
WO2000075964A3 (en) 2001-03-15
WO2000075964A2 (en) 2000-12-14

Similar Documents

Publication Publication Date Title
KR100386034B1 (ko) 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6376371B1 (en) Method of forming a semiconductor device
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
KR0143055B1 (ko) 반도체장치의 제조방법
US6518167B1 (en) Method of forming a metal or metal nitride interface layer between silicon nitride and copper
JP3865599B2 (ja) アモルファス導電性拡散バリアを形成する方法
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US6436825B1 (en) Method of copper barrier layer formation
US6150270A (en) Method for forming barrier layer for copper metallization
US20060267205A1 (en) Integrated circuit arrangement with layer stack, and process
KR20010001543A (ko) 구리 배선 구조를 가지는 반도체 소자 제조 방법
US6495449B1 (en) Multilayered diffusion barrier structure for improving adhesion property
US8946074B2 (en) Method of making interconnect structure
US6716744B2 (en) Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
EP2162906B1 (en) A method for producing a copper contact
US6569756B1 (en) Method for manufacturing a semiconductor device
US7164203B1 (en) Methods and procedures for engineering of composite conductive by atomic layer deposition
KR100205301B1 (ko) 금속배선구조 및 형성방법
US20050221612A1 (en) A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device
KR20000043060A (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100460086B1 (ko) 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법
KR100250455B1 (ko) 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법
KR100215540B1 (ko) 반도체 금속박막의 배선방법
KR100234397B1 (ko) 반도체장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application