JP2000156406A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000156406A
JP2000156406A JP10329216A JP32921698A JP2000156406A JP 2000156406 A JP2000156406 A JP 2000156406A JP 10329216 A JP10329216 A JP 10329216A JP 32921698 A JP32921698 A JP 32921698A JP 2000156406 A JP2000156406 A JP 2000156406A
Authority
JP
Japan
Prior art keywords
film
connection hole
barrier layer
semiconductor device
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10329216A
Other languages
English (en)
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10329216A priority Critical patent/JP2000156406A/ja
Priority to KR1019990051222A priority patent/KR20000035543A/ko
Priority to TW088120172A priority patent/TW429540B/zh
Publication of JP2000156406A publication Critical patent/JP2000156406A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

(57)【要約】 【課題】 接続孔および／または配線溝に埋め込まれた
良好なＣｕまたはＡｇ系配線を得ることができ、高速で
信頼性が高い高性能の半導体装置およびその製造方法を
提供する。 【解決手段】 層間絶縁膜に接続孔および／または配線
溝を形成した後、無電解めっき法などにより接続孔およ
び／または配線溝の内部の基体上にバリア層を選択的に
形成する。その後、Ｃｕ膜またはＡｇ膜を電解めっき法
により成膜して接続孔および／または配線溝を埋め込
み、さらにＣＭＰ法などによりＣｕ膜またはＡｇ膜を研
磨して不要部分を除去し、接続孔および／または配線溝
に埋め込まれたＣｕまたはＡｇ系配線を形成する。バリ
ア層としては、Ｔｉ、Ｒｈ、Ｐｔ、ＴｉＮ／Ｔｉ、Ｔｉ
Ｎ／Ｒｈ、ＴｉＮ／Ｐｔなどの膜を用いる。配線材料が
接触する接続孔および／または配線溝の内周面はＳｉＮ
またはＳｉＯＮにより形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、配線材料としてＣｕまた
はＡｇ系の材料を用いる半導体装置に適用して好適なも
のである。
【０００２】
【従来の技術】ＵＬＳＩ（Ultra Large Scale Integrat
ed-Circuit）のような高集積化の進んだ半導体装置で
は、データ処理速度の高速化と、消費電力の増大によっ
て深刻化するエレクトロマイグレーションに対する高い
耐性とがともに要求される。
【０００３】従来、ＬＳＩの配線材料としてはＡｌ合金
（Ａｌ−０．５％Ｃｕ、Ａｌ−１％Ｓｉ−０．５％Ｃｕ
など）がもっぱら用いられてきたが、ＬＳＩの高速化を
さらに進めるためには、配線材料として、より比抵抗の
低いＣｕやＡｇなどを用いる必要がある。特に、Ｃｕは
比抵抗が１．８μΩｃｍと低く、ＬＳＩの高速化に有利
な上に、エレクトロマイグレーション耐性がＡｌ合金に
比べて一桁程度高いため、Ａｌ合金に代わる次世代の配
線材料として期待されている。
【０００４】しかしながら、素子間や多層配線の間を電
気的に接続する接続孔にＣｕを完全に埋め込むことは困
難であった。すなわち、ＣｕはＡｌと異なり融点が高い
ことにより、Ａｌ合金を埋め込む際に多用されている高
温スパッタリング法やリフロー法などを用いても、従来
の４５０℃程度のプロセス温度ではＣｕを埋め込むこと
はできない。また、たとえ実験的に埋め込めたとして
も、ＵＬＳＩで存在する１００万個レベルの接続孔を１
００％埋め込めるような高歩留まりを得ることは難し
い。
【０００５】一方、化学気相成長（ＣＶＤ）法によりＣ
ｕを接続孔に埋め込む技術も報告されているが、ＣＶＤ
法で形成したＣｕ膜はスパッタリング法により形成した
Ｃｕ膜に比べて、比抵抗が約１０〜２０％程度高く、表
面の平滑性も劣るなど、高品質な膜を得ることが困難で
ある。
【０００６】このため、スパッタリング法で形成したＣ
ｕ膜を使用して、なおかつ接続孔を完全にＣｕで埋め込
むことができる技術が求められている。
【０００７】このような技術として、近年、電解めっき
法または無電解めっき法を用いたＣｕの成膜が話題を呼
んでいる。この技術は、従来のスパッタリング法やＣＶ
Ｄ法に比べて、低コストで、かつ、Ｃｕ膜を均一に成膜
することができるという利点を有する。しかしながら、
この方法でＣｕを成膜したとしても、Ｃｕが酸化膜内へ
拡散して特性劣化の原因となるという問題を有する。そ
こで、これを防止するために、Ｃｕの成膜前にＴｉＮ、
Ｔａなどのバリア層をスパッタリング法で成膜してい
た。
【０００８】従来の電解めっき法または無電解めっき法
によるＣｕ配線の形成方法の一例を図２２を参照して説
明する（月刊 Semiconductor World 1997.12、p.107)。
【０００９】この方法によれば、まず、図２２Ａに示す
ように、図示省略した基板上の層間絶縁膜１０１に配線
溝１０２および接続孔１０３を形成する。次に、図２２
Ｂに示すように、基板全面にスパッタリング法によりＴ
ｉＮやＴａ系のバリア層１０４を成膜する。次に、図２
２Ｃに示すように、バリア層１０４上に同じくスパッタ
リング法によりＣｕ膜１０５を成膜する。次に、図２２
Ｄに示すように、Ｃｕ膜１０５をシードレイヤーとして
電解めっき法または無電解めっき法によりＣｕ膜１０６
を配線溝１０２および接続孔１０３が完全に埋め込まれ
る膜厚に成膜する。この後、化学機械研磨（ＣＭＰ）法
により層間絶縁膜１０１が露出するまで研磨を行うこと
により不要部分のＣｕ膜１０６、Ｃｕ膜１０５およびバ
リア層１０４を除去して、配線溝１０２および接続孔１
０３の内部にのみＣｕ膜を残す。これによって、図２２
Ｅに示すように、配線溝１０２および接続孔１０３に埋
め込まれたＣｕ配線が形成される。
【００１０】
【発明が解決しようとする課題】しかしながら、図２２
に示す従来のＣｕ配線の形成方法では、実際には、バリ
ア層１０４をスパッタリング法により成膜したときのカ
バレッジが特に接続孔１０３の底部で悪く、しかも配線
溝１０２および接続孔１０３の微細化に伴いカバレッジ
の悪化はより顕著となるため、後にＣｕを埋め込むとき
に不良が生じやすく、良好なＣｕ配線を形成することが
困難であり、その解決が望まれていた。
【００１１】したがって、この発明の目的は、接続孔お
よび／または配線溝に良好に埋め込まれた良好なＣｕ系
配線を得ることができ、高速で信頼性が高い高性能の半
導体装置およびその製造方法を提供することにある。
【００１２】この発明の他の目的は、接続孔および／ま
たは配線溝に良好に埋め込まれた良好なＡｇ系配線を得
ることができ、高速で信頼性が高い高性能の半導体装置
およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体装置は、接続孔および／また
は配線溝にＣｕまたはＡｇ系の導電材料がバリア層を介
して埋め込まれた半導体装置であって、接続孔および／
または配線溝の内部の基体上に選択的にバリア層が設け
られていることを特徴とするものである。
【００１４】この発明による半導体装置の製造方法は、
接続孔および／または配線溝にＣｕまたはＡｇ系の導電
材料がバリア層を介して埋め込まれた半導体装置の製造
方法であって、接続孔および／または配線溝の内部の基
体上に選択的にバリア層を形成するようにしたことを特
徴とするものである。
【００１５】この発明において、バリア層とは、接続孔
および／または配線溝に埋め込まれるＣｕまたはＡｇ系
の導電材料を構成する原子の拡散を防止する機能を有す
るものを意味する。このバリア層は、基体の表面を還元
することができる導電材料からなるものである場合もあ
る。ここで、還元とは、具体的には例えば次のようなこ
とを意味する。すなわち、例えば、Ｓｉ基板の表面には
通常はＳｉ−Ｏ結合が存在しているが、この表面にＴｉ
などの金属膜を接触させることによりＳｉ−Ｏ結合を切
断してＴｉ−Ｏ結合を生成し、Ｓｉを分離することで電
気的導電性を良好にすることなどを意味する。このバリ
ア層は、無電解めっき法のほか、電解めっき法、さらに
は気相めっき法により成膜することができる。このバリ
ア層は、具体的には、例えば、Ｔｉ、Ｒｈ、Ｐｔ、Ｔｉ
Ｎ／Ｔｉ、ＴｉＮ／Ｒｈ、ＴｉＮ／Ｐｔ、Ｔａ、Ｔａ
Ｎ、ＴａＮ／Ｔａなどからなる。
【００１６】この発明において、ＣｕまたはＡｇ系の導
電材料が接触する接続孔および／または配線溝の内周面
は、この導電材料の酸化を防止する観点から、好適に
は、窒化シリコン（ＳｉＮ）または窒化酸化シリコン
（ＳｉＯＮ）からなる。また、好適には、接続孔および
／または配線溝に埋め込まれた導電材料の上に酸化防止
膜が設けられる。この酸化防止膜としては、例えば窒化
チタン（ＴｉＮ）膜や窒化酸化チタン（ＴｉＯＮ）膜な
どを用いることができる。
【００１７】この発明は、各種の半導体装置に適用する
ことができるものであり、具体的には、例えば、ＣＭＯ
ＳＬＳＩ、ＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポー
ラＣＭＯＳＬＳＩなどに適用することができ、さらに
は、固体撮像素子（イメージャー素子）、薄膜トランジ
スタＬＳＩなどに適用することができる。
【００１８】上述のように構成されたこの発明において
は、接続孔および／または配線溝の内部の基体上に選択
的にバリア層を形成することにより、従来のようにスパ
ッタリング法によりバリア層を成膜した場合に接続孔の
底部でカバレッジが悪くなる問題がなくなる。このた
め、接続孔および／または配線溝を電解めっき法などに
よりＣｕまたはＡｇ系の導電材料で良好に埋め込むこと
ができる。また、ＣｕまたはＡｇ系の導電材料が接触す
る接続孔および／または配線溝の内周面を窒化シリコン
や窒化酸化シリコンなどで形成することにより、この導
電材料の酸化を防止することができる。
【００１９】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２０】図１〜図７はこの発明の第１の実施形態に
よるＬＳＩの製造方法を示す。
【００２１】この第１の実施形態においては、まず、図
１に示すように、通常のＬＳＩ製造工程によってＳｉ基
板１に素子分離領域２、ゲート絶縁膜３、ゲート電極
４、ＳｉＯ2 からなるサイドウォール５、ソース領域お
よびドレイン領域を構成する拡散層６、７などを形成す
る。
【００２２】次に、図２に示すように、基板全面に層間
絶縁膜８を成膜する。この層間絶縁膜８としては、例え
ば膜厚が６００ｎｍのＳｉＯ2 膜を用いる。ＣＶＤ法に
よるこのＳｉＯ2 膜の成膜条件の一例を挙げると、反応
ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用い、
その流量を５０ｓｃｃｍとし、圧力を４０Ｐａ、温度を
７２０℃とする。この層間絶縁膜８としては、低誘電率
薄膜を用いることもできる。この低誘電率薄膜として
は、例えば、フルオロカーボン、アモルファステフロ
ン、フッ化アリールエーテル、フッ化ポリイミド、アリ
ールエーテル、ＢＣＢ、アモルファスカーボン、サイド
トップ（商品名）などの薄膜を用いることができる。こ
れらの有機系膜はスピンコーターで塗布成膜することが
でき、成膜後例えば３５０℃程度でキュアする。このと
き、あらかじめ上述のようなＳｉＯ2膜をＣＶＤ法によ
り例えば２００ｎｍの膜厚に成膜してからこれらの有機
系膜を塗布するのが好ましい。低誘電率薄膜としては、
アモルファステフロンやＦＬＡＲＥ（商品名）などの膜
を成膜してもよい。
【００２３】次に、層間絶縁膜８上に例えば減圧ＣＶＤ
（ＬＰＣＶＤ）法やプラズマＣＶＤ法などによりＳｉＮ
膜９を成膜する。このＳｉＮ膜９の膜厚は例えば１００
ｎｍとする。ＬＰＣＶＤ法によるこのＳｉＮ膜９の成膜
条件の一例を挙げると、反応ガスとしてＳｉＨ2 Ｃｌ2
とＮＨ3 とＮ2 との混合ガスを用い、それらの流量をそ
れぞれ０．０５ｓｌｍ、０．２ｓｌｍおよび０．２ｓｌ
ｍとし、圧力を７０Ｐａ、温度を７６０℃とする。ま
た、プラズマＣＶＤ法によるこのＳｉＮ膜９の成膜条件
の一例を挙げると、反応ガスとしてＳｉＨ4 とＮＨ4 と
Ｎ2 との混合ガスを用い、それらの流量をそれぞれ２６
５ｓｃｃｍ、１００ｓｃｃｍおよび４０００ｓｃｃｍと
し、圧力を５６５Ｐａ、温度を４００℃とする。
【００２４】次に、図３に示すように、ＳｉＮ膜９上に
リソグラフィーにより接続孔形成用の所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとしてＳｉＮ膜９を例えば反応性イオン
エッチング（ＲＩＥ）法でエッチングすることにより開
口部１０を形成する。次に、このレジストパターンを除
去した後、例えばＣＶＤ法により基板全面に層間絶縁膜
１１を成膜する。この層間絶縁膜１１としては、層間絶
縁膜８と同様なものを用いることができ、層間絶縁膜８
と同様な方法により成膜することができる。次に、この
層間絶縁膜１１の表面を例えばＣＭＰ法により研磨して
平坦化する。このＣＭＰ法による研磨条件の一例を挙げ
ると、研磨材（スラリー）として過酸化水素水にシリカ
を懸濁させたものを用い、スラリー流量を２０ｓｃｃｍ
とし、研磨ヘッド圧力を４．０ｐｓｉ、ウエーハ回転数
を２０ｒｐｍ、ヘッド回転数を２０ｒｐｍとする。
【００２５】次に、図４に示すように、層間絶縁膜１１
上にリソグラフィーにより配線溝形成用の所定形状のレ
ジストパターン（図示せず）を形成した後、このレジス
トパターンをマスクとして層間絶縁膜１１を例えばＲＩ
Ｅ法でエッチングすることにより配線溝１２を形成す
る。このエッチングの際には、ＳｉＮ膜９がエッチング
ストッパーとして働く。さらに、このＳｉＮ膜９が露出
してからは、このＳｉＮ膜９をマスクとして層間絶縁膜
８をエッチングすることにより接続孔１３を形成する。
層間絶縁膜８、１１としてＳｉＯ2 膜を用いる場合、Ｒ
ＩＥ法によるこのＳｉＯ2 膜のエッチング条件の一例を
挙げると、エッチングガスとしてＣ4 Ｆ8を用い、その
流量を５０ｓｃｃｍとし、圧力を２Ｐａとし、ＲＦパワ
ーを１２００Ｗとする。また、層間絶縁膜８、１１とし
て、上述の有機系低誘電率薄膜を用いる場合、ＲＩＥ法
によるこの有機系低誘電率薄膜のエッチング条件の一例
を挙げると、エッチングガスとしてＣＨＦ3 とＯ2 とＨ
ｅとの混合ガスを用い、それらの流量をそれぞれ５ｓｃ
ｃｍ、５０ｓｃｃｍおよび２００ｓｃｃｍとし、ＲＦパ
ワーを５００Ｗ、温度を−１０℃とする。この有機系低
誘電率薄膜の成膜前にＳｉＯ2 膜を成膜する場合には、
この有機系低誘電率薄膜のエッチング後、ＳｉＯ2 膜の
エッチングを上記の条件で行う。
【００２６】次に、例えばＬＰＣＶＤ法やプラズマＣＶ
Ｄ法などにより基板全面にＳｉＮ膜１４を成膜する。こ
のＳｉＮ膜１４の膜厚は例えば１００ｎｍとする。この
ＳｉＮ膜１４の成膜条件はＳｉＮ膜９の成膜条件と同様
である。次に、このＳｉＮ膜１４を例えばＲＩＥ法でエ
ッチバックすることにより、配線溝１２および接続孔１
３の側壁にのみこのＳｉＮ膜１４を残す。ＲＩＥ法によ
るこのＳｉＮ膜１４のエッチング条件の一例を挙げる
と、エッチングガスとしてＣＦ4 とＯ2 とＡｒとの混合
ガスを用い、それらの流量をそれぞれ１００ｓｃｃｍ、
１０ｓｃｃｍおよび１０ｓｃｃｍとし、圧力を２Ｐａ、
ＲＦパワーを１２００Ｗとする。
【００２７】次に、図５に示すように、無電解めっき法
により接続孔１３の内部に露出した拡散層７上に選択的
にＴｉ膜１５およびＴｉＮ膜１６をバリア層として順次
成膜する。これらの膜の膜厚の一例を挙げると、Ｔｉ膜
１５は３０ｎｍ、ＴｉＮ膜１６は７０ｎｍである。ま
た、無電解めっき法によるＴｉ膜１５の成膜時に用いる
薬液の例を挙げると、硫酸チタンに触媒反応物質として
ＰｄＳを添加したものや硫酸チタンにＨＣＨＯおよびＨ
2 Ｏを添加したものなどである。無電解めっき法による
ＴｉＮ膜１６の成膜時に用いる薬液の例を挙げると、Ｎ
Ｈ4 ＯＨまたはＨＮＯ3 を含む硫酸チタンに触媒反応物
質としてＰｄＳを添加したものや硫酸チタンにＨＣＨＯ
およびＮＨ4 ＯＨを添加したものなどである。
【００２８】次に、例えばスパッタリング法により基板
全面にＣｕ膜（図示せず）を成膜する。このＣｕ膜の膜
厚は例えば１０ｎｍ程度である。スパッタリング法によ
るこのＣｕ膜の成膜条件の一例を挙げると、Ｃｕターゲ
ットを用い、プロセスガスとしてＡｒを用い、その流量
を４０ｓｃｃｍ、圧力を０．６７Ｐａ、温度を３００℃
とする。
【００２９】次に、図６に示すように、このＣｕ膜をシ
ードレイヤーとして電解めっき法により配線形成用のＣ
ｕ膜１７を基板全面に成膜する。このＣｕ膜１７は配線
溝１２および接続孔１３が完全に埋め込まれる膜厚に成
膜する。このＣｕ膜１７の膜厚は具体的には例えば６０
０ｎｍである。シードレイヤーとしてのＣｕ膜は、この
配線形成用のＣｕ膜１７の成膜時に一体化する。電解め
っき法によるＣｕ膜１７の成膜条件の一例を挙げると、
めっき液としてＣｕＳＯ4 ＋５Ｈ2 Ｏを用い、温度を３
０℃、印加電圧を１０Ｖ、電流を３０ｍＡ／ｄｍ2 とす
る。
【００３０】次に、ＣＭＰ法により研磨を行って不要部
分のＣｕ膜１７を除去することにより、接続孔１３の内
部にのみこのＣｕ膜１７を残す。これによって、図７に
示すように、配線溝１２および接続孔１３に埋め込まれ
た、いわゆるデュアルダマシン（Dual Damascene）構造
のＣｕ配線が形成される。このＣＭＰ法による研磨条件
の一例を挙げると、研磨材（スラリー）として過酸化水
素水にＦｅ（ＮＯ3 ）を懸濁させたものを用い、その流
量を２０ｓｃｃｍとし、研磨ヘッド圧力を４．０ｐｓ
ｉ、ウエーハ回転数を２０ｒｐｍ、ヘッド回転数を２０
ｒｐｍとする。
【００３１】この後、例えばスパッタリング法により、
Ｃｕ配線の酸化防止膜としてキャッピングＴｉＮ膜１８
を基板全面に成膜する。このキャッピングＴｉＮ膜１８
の膜厚は例えば３０ｎｍである。スパッタリング法によ
るこのキャッピングＴｉＮ膜１８の成膜条件の一例を挙
げると、Ｔｉターゲットを用い、プロセスガスとしてＡ
ｒとＮ2 との混合ガスを用い、それらの流量をそれぞれ
３０ｓｃｃｍおよび１００ｓｃｃｍとし、圧力を０．６
７Ｐａ、温度を１５０℃とする。この後、このキャッピ
ングＴｉＮ膜１８を例えばＲＩＥ法により所定形状にパ
ターニングする。ＲＩＥ法によるこのキャッピングＴｉ
Ｎ膜１８のエッチング条件の一例を挙げると、エッチン
グガスとしてＢＣｌ3 とＣｌ2 との混合ガスを用い、そ
れらの流量をそれぞれ６０ｓｃｃｍおよび９０ｓｃｃｍ
とし、圧力を２Ｐａ、ＲＦパワーを１２００Ｗとする。
【００３２】この後、通常のＬＳＩ製造工程により、上
層の配線の形成などの必要な工程を経て、目的とするＬ
ＳＩを完成させる。
【００３３】以上のように、この第１の実施形態によれ
ば、Ｃｕ配線のバリア層としてのＴｉ膜１５およびＴｉ
Ｎ膜１６を無電解めっき法により接続孔１３の内部の拡
散層７上に選択的に形成していることにより、従来のよ
うにバリア層をスパッタリング法により形成する場合に
接続孔１３の底部でカバレッジが悪くなる問題がなくな
るため、Ｃｕ膜１７による配線溝１２および接続孔１３
の埋め込みを良好に行うことができる。また、配線溝１
２および接続孔１３の内周面はすべてＳｉＮ膜１４、９
により覆われているため、層間絶縁膜８、１１としてＳ
ｉＯ2 膜などの酸化膜を用いる場合にこれらの配線溝１
２および接続孔１３に埋め込まれたＣｕ膜１７が酸化さ
れる問題を防止することができる。また、すでに述べた
ように、Ｃｕは比抵抗が小さく、エレクトロマイグレー
ション耐性も優れている。これらの理由により、信頼性
が良好で低抵抗のＣｕによるデュアルダマシン配線を得
ることができる。そして、これによって、信頼性が高
く、高速動作可能な高性能のＬＳＩを高歩留まりで実現
することができる。
【００３４】次に、この発明の第２の実施形態によるＬ
ＳＩの製造方法について説明する。
【００３５】図８に示すように、この第２の実施形態に
おいては、第１の実施形態における配線形成用のＣｕ膜
１７の代わりにＡｇ膜１９を用いる。このＡｇ膜１９
は、Ｃｕ膜１７と同様に電解めっき法により成膜する。
このＡｇ膜１９の膜厚は例えば６００ｎｍである。この
電解めっき法によるＡｇ膜１９の成膜条件の一例を挙げ
ると、硝酸銀、炭酸ナトリウムおよびリン酸ナトリウム
含有浴を用い、浴温度を３０℃、印加電圧を１０Ｖ、電
流密度を３０ｍＡ／ｄｍ2 とする。その他のことは第１
の実施形態と同様であるので、説明を省略する。
【００３６】この第２の実施形態によれば、Ａｇ配線を
用いる場合に、第１の実施形態と同様な利点を得ること
ができる。
【００３７】次に、この発明の第３の実施形態によるＬ
ＳＩの製造方法について説明する。
【００３８】この第３の実施形態においては、第１の実
施形態と同様に工程を進めて、接続孔１３の形成まで行
った後、図９に示すように、無電解めっき法により接続
孔１３の内部に露出した拡散層７上に選択的にＴｉ膜１
５を成膜する。このＴｉ膜１５の膜厚は例えば３０ｎｍ
である。この無電解めっき法によるＴｉ膜１５の成膜時
に用いる薬液は第１の実施形態と同様である。
【００３９】次に、図１０に示すように、窒素またはア
ンモニア雰囲気中でＳｉ基板１の熱処理を行うことによ
り、Ｔｉ膜１５の表面を窒化してＴｉＮ膜１６を形成す
るとともに、Ｔｉ膜１５とＳｉ基板１とを反応させてＴ
ｉＳｉ2 膜２０を形成する。この熱処理は、例えば６５
０℃で３０秒行う。
【００４０】この後、第１の実施形態と同様にして、シ
ードレイヤーとしてのＣｕ膜の成膜以降の工程を進め、
図１１に示すように、目的とするＬＳＩを完成させる。
【００４１】この第３の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。これに加え
て、この第３の実施形態によれば、Ｔｉ膜１５の表面を
窒化してＴｉＮ膜１６を形成することによりバリア層を
ＴｉＮ／Ｔｉ構造としていることにより安定なバリア層
を得ることができるとともに、Ｔｉ膜１５とＳｉ基板１
とを反応させてＴｉＳｉ2 膜２０を形成していることに
よりＣｕ配線のコンタクト抵抗の低減および安定化を図
ることができることから、ＬＳＩの信頼性のより一層の
向上を図ることができる。
【００４２】次に、この発明の第４の実施形態によるＬ
ＳＩの製造方法について説明する。
【００４３】図１２に示すように、この第４の実施形態
においては、第３の実施形態における配線形成用のＣｕ
膜１７の代わりにＡｇ膜１９を用いる。このＡｇ膜１９
は、Ｃｕ膜１７と同様に電解めっき法により成膜する。
このＡｇ膜１９の膜厚は例えば６００ｎｍである。この
電解めっき法によるＡｇ膜１９の成膜条件は第２の実施
形態と同様である。その他のことは第３の実施形態と同
様であるので、説明を省略する。
【００４４】この第４の実施形態によれば、Ａｇ配線を
用いる場合に、第１の実施形態と同様な利点を得ること
ができる。
【００４５】次に、この発明の第５の実施形態によるＬ
ＳＩの製造方法について説明する。
【００４６】この第５の実施形態においては、第１の実
施形態と同様に工程を進めて、接続孔１３の形成まで行
った後、図１３に示すように、電解めっき法により接続
孔１３の内部に露出した拡散層７上に選択的にＴｉ膜１
５を成膜する。このＴｉ膜１５の膜厚は例えば３０ｎｍ
である。この電解めっき法によるＴｉ膜１５の成膜条件
の一例を挙げると、薬液として硫酸チタンを用い、温度
を３０℃、印加電圧を１０Ｖ、電流密度を３０ｍＡ／ｄ
ｍ2 とする。
【００４７】次に、第１の実施形態と同様にして、シー
ドレイヤーとしてのＣｕ膜の成膜以降の工程を進め、図
１４に示すように、目的とするＬＳＩを完成させる。
【００４８】この第５の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。また、配線形
成用のＣｕ膜１７を電解めっき法により成膜して配線溝
１２および接続孔１３を埋め込む際には、Ｔｉ膜１５と
の間でＴｉ原子およびＣｕ原子の相互拡散が生じること
から、高温スパッタリング法やリフロー法などでＣｕを
埋め込む場合に比べて高い埋め込み歩留まりを得ること
ができ、ＬＳＩの信頼性の向上および製造コストの低減
を図ることができる。
【００４９】次に、この発明の第６の実施形態によるＬ
ＳＩの製造方法について説明する。
【００５０】この第６の実施形態においては、Ｔｉ膜１
５を気相めっき法により成膜する。この気相めっき法に
よるＴｉ膜１５の成膜条件の一例を挙げると、めっきガ
スとしてＴｉＣｌ4 とＨ2 との混合ガスを用い、その流
量を４ｓｌｍとし、基板加熱温度を８００℃とする。そ
の他のことは第１の実施形態と同様であるので、説明を
省略する。
【００５１】この第６の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００５２】次に、この発明の第７の実施形態によるＬ
ＳＩの製造方法について説明する。
【００５３】図１５に示すように、この第７の実施形態
においては、第５の実施形態における配線形成用のＣｕ
膜１７の代わりにＡｇ膜１９を用いる。このＡｇ膜１９
は、Ｃｕ膜１７と同様に電解めっき法により成膜する。
このＡｇ膜１９の膜厚は例えば６００ｎｍである。この
電解めっき法によるＡｇ膜１９の成膜条件は第２の実施
形態と同様である。その他のことは第５の実施形態と同
様であるので、説明を省略する。
【００５４】この第７の実施形態によれば、Ａｇ配線を
用いる場合に、第１の実施形態と同様な利点を得ること
ができる。
【００５５】次に、この発明の第８の実施形態によるＬ
ＳＩの製造方法について説明する。
【００５６】この第８の実施形態においては、第１の実
施形態と同様に工程を進めて、接続孔１３の形成まで行
った後、図１６に示すように、電解めっき法により接続
孔１３の内部に露出した拡散層７上に選択的にＲｈ膜２
１を成膜する。このＲｈ膜２１の膜厚は例えば３０ｎｍ
である。この電解めっき法によるＲｈ膜２１の成膜条件
の一例を挙げると、薬液として、硫酸に金属ロジウムを
硫酸塩またはリン酸塩として添加したものを用い、温度
を３０℃、印加電圧を５Ｖ、電流密度を１０ｍＡ／ｄｍ
2 とする。このＲｈ膜２１は、Ｔｉ膜に比べて電解めっ
き時の電流効率が高く、耐食性も高いため、有利であ
る。
【００５７】次に、第１の実施形態と同様にして、シー
ドレイヤーとしてのＣｕ膜の成膜以降の工程を進め、図
１７に示すように、目的とするＬＳＩを完成させる。
【００５８】この第８の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。
【００５９】次に、この発明の第９の実施形態によるＬ
ＳＩの製造方法について説明する。
【００６０】図１８に示すように、この第９の実施形態
においては、第８の実施形態における配線形成用のＣｕ
膜１７の代わりにＡｇ膜１９を用いる。このＡｇ膜１９
は、Ｃｕ膜１７と同様に電解めっき法により成膜する。
このＡｇ膜１９の膜厚は例えば６００ｎｍである。この
電解めっき法によるＡｇ膜１９の成膜条件は第２の実施
形態と同様である。その他のことは第８の実施形態と同
様であるので、説明を省略する。
【００６１】この第９の実施形態によれば、Ａｇ配線を
用いる場合に、第１の実施形態と同様な利点を得ること
ができる。
【００６２】次に、この発明の第１０の実施形態による
ＬＳＩの製造方法について説明する。
【００６３】この第１０の実施形態においては、第１の
実施形態と同様に工程を進めて、接続孔１３の形成まで
行った後、図１９に示すように、電解めっき法により接
続孔１３の内部に露出した拡散層７上に選択的にＰｔ膜
２２を成膜する。このＰｔ膜２２の膜厚は例えば３０ｎ
ｍである。この電解めっき法によるＰｔ膜２２の成膜条
件の一例を挙げると、薬液として、塩化白金酸とリン酸
アンモニウムとリン酸ナトリウムとからなり、それらの
組成がそれぞれ４ｇ／リットル、２０ｇ／リットルおよ
び１００ｇ／リットル、温度を８０℃、印加電圧を４
Ｖ、電流密度を１ｍＡ／ｄｍ2 とする。このＰｔ膜２２
は、Ｒｈ膜２１と同様に、Ｔｉ膜に比べて電解めっき時
の電流効率が高く、耐食性も高いため、有利である。
【００６４】次に、第１の実施形態と同様にして、シー
ドレイヤーとしてのＣｕ膜の成膜以降の工程を進め、図
２０に示すように、目的とするＬＳＩを完成させる。
【００６５】この第１０の実施形態によっても、第１の
実施形態と同様な利点を得ることができる。
【００６６】次に、この発明の第１１の実施形態による
ＬＳＩの製造方法について説明する。
【００６７】図２１に示すように、この第１１の実施形
態においては、第１０の実施形態における配線形成用の
Ｃｕ膜１７の代わりにＡｇ膜１９を用いる。このＡｇ膜
１９は、Ｃｕ膜１７と同様に電解めっき法により成膜す
る。このＡｇ膜１９の膜厚は例えば６００ｎｍである。
この電解めっき法によるＡｇ膜１９の成膜条件は第２の
実施形態と同様である。その他のことは第１０の実施形
態と同様であるので、説明を省略する。
【００６８】この第１１の実施形態によれば、Ａｇ配線
を用いる場合に、第１の実施形態と同様な利点を得るこ
とができる。
【００６９】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７０】例えば、上述の第１〜第１１の実施形態に
おいて挙げた数値、材料、構造、基板、原料、プロセス
などはあくまでも例に過ぎず、必要に応じて、これらと
異なる数値、材料、構造、基板、原料、プロセスなどを
用いてもよい。
【００７１】
【発明の効果】以上説明したように、この発明による半
導体装置によれば、接続孔および／または配線溝の内部
の基体上に選択的にバリア層が設けられていることによ
り、接続孔および／または配線溝に良好に埋め込まれた
良好なＣｕまたはＡｇ系配線を得ることができ、高速で
信頼性が高い高性能の半導体装置を実現することができ
る。
【００７２】また、この発明による半導体装置の製造方
法によれば、接続孔および／または配線溝の内部の基体
上に選択的にバリア層を形成するようにしていることに
より、接続孔および／または配線溝に良好に埋め込まれ
た良好なＣｕまたはＡｇ系配線を得ることができ、高速
で信頼性が高い高性能の半導体装置を製造することがで
きる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図８】この発明の第２の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図９】この発明の第３の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
【図１０】この発明の第３の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１１】この発明の第３の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１２】この発明の第４の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１３】この発明の第５の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１４】この発明の第５の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１５】この発明の第７の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１６】この発明の第８の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１７】この発明の第８の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１８】この発明の第９の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
【図１９】この発明の第１０の実施形態によるＬＳＩの
製造方法を説明するための断面図である。
【図２０】この発明の第１０の実施形態によるＬＳＩの
製造方法を説明するための断面図である。
【図２１】この発明の第１１の実施形態によるＬＳＩの
製造方法を説明するための断面図である。
【図２２】従来の電解めっき法または無電解めっき法に
よるＣｕ配線の形成方法を説明するための断面図であ
る。
【符号の説明】
１・・・Ｓｉ基板、８、１１・・・層間絶縁膜、９、１
４・・・ＳｉＮ膜、１２・・・配線溝、１３・・・接続
孔、１５・・・Ｔｉ膜、１６・・・ＴｉＮ膜、１７・・
・Ｃｕ膜、１８・・・キャッピングＴｉＮ膜、１９・・
・Ａｇ膜、２０・・・ＴｉＳｉ2 膜、２１・・・Ｒｈ
膜、２２・・・Ｐｔ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH14 HH33 JJ01 JJ07 JJ11 JJ18 JJ21 JJ32 JJ33 KK01 KK27 MM02 MM05 MM13 NN03 NN07 PP06 PP15 PP16 PP27 PP28 QQ08 QQ09 QQ13 QQ25 QQ48 QQ70 QQ73 QQ78 RR04 RR06 RR08 RR21 RR22 RR24 SS01 SS02 SS04 SS11 SS13 SS15 SS22 TT02 TT04 TT06 TT07 XX01 XX02 XX18

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 接続孔および／または配線溝にＣｕまた
    はＡｇ系の導電材料がバリア層を介して埋め込まれた半
    導体装置であって、 上記接続孔および／または配線溝の内部の基体上に選択
    的に上記バリア層が設けられていることを特徴とする半
    導体装置。
  2. 【請求項２】 上記バリア層は上記基体の表面を還元す
    ることができる導電材料からなることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 上記バリア層は無電解めっき法により形
    成されたものであることを特徴とする請求項１記載の半
    導体装置。
  4. 【請求項４】 上記バリア層は電解めっき法により形成
    されたものであることを特徴とする請求項１記載の半導
    体装置。
  5. 【請求項５】 上記バリア層は気相めっき法により形成
    されたものであることを特徴とする請求項１記載の半導
    体装置。
  6. 【請求項６】 上記バリア層はＴｉ、Ｒｈ、Ｐｔ、Ｔｉ
    Ｎ／Ｔｉ、ＴｉＮ／ＲｈまたはＴｉＮ／Ｐｔからなるこ
    とを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 上記バリア層はＴａ、ＴａＮまたはＴａ
    Ｎ／Ｔａからなることを特徴とする請求項１記載の半導
    体装置。
  8. 【請求項８】 上記導電材料が接触する上記接続孔およ
    び／または配線溝の内周面が窒化シリコンまたは窒化酸
    化シリコンからなることを特徴とする請求項１記載の半
    導体装置。
  9. 【請求項９】 上記接続孔および／または配線溝に埋め
    込まれた上記導電材料の上に酸化防止膜が設けられてい
    ることを特徴とする請求項１記載の半導体装置。
  10. 【請求項１０】 接続孔および／または配線溝にＣｕま
    たはＡｇ系の導電材料がバリア層を介して埋め込まれた
    半導体装置の製造方法であって、 上記接続孔および／または配線溝の内部の基体上に選択
    的に上記バリア層を形成するようにしたことを特徴とす
    る半導体装置の製造方法。
  11. 【請求項１１】 上記バリア層は上記基体の表面を還元
    することができる導電材料からなることを特徴とする請
    求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 上記バリア層を無電解めっき法により
    形成するようにしたことを特徴とする請求項１０記載の
    半導体装置の製造方法。
  13. 【請求項１３】 上記バリア層を電解めっき法により形
    成するようにしたことを特徴とする請求項１０記載の半
    導体装置の製造方法。
  14. 【請求項１４】 上記バリア層を気相めっき法により形
    成するようにしたことを特徴とする請求項１０記載の半
    導体装置の製造方法。
  15. 【請求項１５】 上記バリア層はＴｉ、Ｒｈ、Ｐｔ、Ｔ
    ｉＮ／Ｔｉ、ＴｉＮ／ＲｈまたはＴｉＮ／Ｐｔからなる
    ことを特徴とする請求項１０記載の半導体装置の製造方
    法。
  16. 【請求項１６】 上記バリア層はＴａ、ＴａＮまたはＴ
    ａＮ／Ｔａからなることを特徴とする請求項１０記載の
    半導体装置の製造方法。
  17. 【請求項１７】 上記導電材料が接触する上記接続孔お
    よび／または配線溝の内周面が窒化シリコンまたは窒化
    酸化シリコンからなることを特徴とする請求項１０記載
    の半導体装置の製造方法。
  18. 【請求項１８】 上記接続孔および／または配線溝に埋
    め込まれた上記導電材料の上に酸化防止膜を形成するよ
    うにしたことを特徴とする請求項１０記載の半導体装置
    の製造方法。
JP10329216A 1998-11-19 1998-11-19 半導体装置およびその製造方法 Pending JP2000156406A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10329216A JP2000156406A (ja) 1998-11-19 1998-11-19 半導体装置およびその製造方法
KR1019990051222A KR20000035543A (ko) 1998-11-19 1999-11-18 반도체 장치 및 그 제조 방법
TW088120172A TW429540B (en) 1998-11-19 1999-11-18 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10329216A JP2000156406A (ja) 1998-11-19 1998-11-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000156406A true JP2000156406A (ja) 2000-06-06

Family

ID=18218959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10329216A Pending JP2000156406A (ja) 1998-11-19 1998-11-19 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JP2000156406A (ja)
KR (1) KR20000035543A (ja)
TW (1) TW429540B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030064257A (ko) * 2002-01-24 2003-07-31 미쓰비시덴키 가부시키가이샤 반도체 장치
KR100430949B1 (ko) * 2001-10-22 2004-05-12 엘지.필립스 엘시디 주식회사 무전해 은 도금액 및 이를 이용한 금속 배선 형성방법
KR100701675B1 (ko) * 2001-12-28 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100727214B1 (ko) * 2004-12-15 2007-06-13 주식회사 엘지화학 팔라듐-은 활성화 방법을 이용한 은 전해도금방법
JP2008199059A (ja) * 2008-05-01 2008-08-28 Sony Corp 固体撮像素子及びその製造方法
JP2015034306A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填構造体の製造方法及び金属充填構造体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528530B1 (ko) * 2000-12-20 2005-11-15 매그나칩 반도체 유한회사 반도체 디바이스의 배선 형성 방법
KR100820780B1 (ko) * 2002-06-29 2008-04-10 주식회사 하이닉스반도체 반도체소자의 구리 배선 제조 방법
KR100690881B1 (ko) 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
KR100791074B1 (ko) * 2006-08-23 2008-01-02 삼성전자주식회사 귀금속을 함유하는 장벽막을 갖는 콘택 구조체, 이를채택하는 강유전체 메모리 소자 및 그 제조방법들
KR100862826B1 (ko) * 2007-04-27 2008-10-13 동부일렉트로닉스 주식회사 반도체 소자의 구리배선 형성방법
KR102264160B1 (ko) * 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168120B1 (ko) * 1994-12-30 1999-02-01 김주용 반도체 소자의 텅스텐-플러그 형성방법
KR970052537A (ko) * 1995-12-27 1997-07-29 김광호 반도체장치의 제조방법
KR100227622B1 (ko) * 1996-12-28 1999-11-01 김영환 반도체 소자의 비트 라인 형성 방법
KR100227843B1 (ko) * 1997-01-22 1999-11-01 윤종용 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430949B1 (ko) * 2001-10-22 2004-05-12 엘지.필립스 엘시디 주식회사 무전해 은 도금액 및 이를 이용한 금속 배선 형성방법
KR100701675B1 (ko) * 2001-12-28 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR20030064257A (ko) * 2002-01-24 2003-07-31 미쓰비시덴키 가부시키가이샤 반도체 장치
KR100727214B1 (ko) * 2004-12-15 2007-06-13 주식회사 엘지화학 팔라듐-은 활성화 방법을 이용한 은 전해도금방법
JP2008199059A (ja) * 2008-05-01 2008-08-28 Sony Corp 固体撮像素子及びその製造方法
JP2015034306A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填構造体の製造方法及び金属充填構造体

Also Published As

Publication number Publication date
KR20000035543A (ko) 2000-06-26
TW429540B (en) 2001-04-11

Similar Documents

Publication Publication Date Title
US6358832B1 (en) Method of forming barrier layers for damascene interconnects
US6958547B2 (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
TWI290736B (en) Semiconductor device and method for production thereof
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US7319071B2 (en) Methods for forming a metallic damascene structure
US20080128907A1 (en) Semiconductor structure with liner
US20010011638A1 (en) Method of forming a metal seed layer for subsequent plating
JP2003017496A (ja) 半導体装置及びその製造方法
JP5255198B2 (ja) 導体−誘電体相互接続構造を製造するための方法
JP2007109894A (ja) 半導体装置及びその製造方法
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
US7867897B2 (en) Low leakage metal-containing cap process using oxidation
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2000156406A (ja) 半導体装置およびその製造方法
KR0185230B1 (ko) 금속배선 및 반도체장치
JP2000164707A (ja) 半導体装置およびその製造方法
JP2000294518A (ja) 半導体装置の製造方法
JPH11340226A (ja) 半導体装置の製造方法
KR20100011799A (ko) 반도체 소자의 제조방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2003218201A (ja) 半導体装置およびその製造方法
JP2003243392A (ja) 半導体装置及びその製造方法
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722