JPH0567101B2 - - Google Patents
Info
- Publication number
- JPH0567101B2 JPH0567101B2 JP60161314A JP16131485A JPH0567101B2 JP H0567101 B2 JPH0567101 B2 JP H0567101B2 JP 60161314 A JP60161314 A JP 60161314A JP 16131485 A JP16131485 A JP 16131485A JP H0567101 B2 JPH0567101 B2 JP H0567101B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 120
- 230000004044 response Effects 0.000 claims description 36
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 8
- 238000013519 translation Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 44
- 238000000034 method Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- HYWYRSMBCFDLJT-UHFFFAOYSA-N nimesulide Chemical compound CS(=O)(=O)NC1=CC=C([N+]([O-])=O)C=C1OC1=CC=CC=C1 HYWYRSMBCFDLJT-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
- H04L27/2025—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes in a piecewise linear manner within each symbol period
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
(A) 発明の背景
本発明は所定の記号周波数1/Tのデータ信号に
応答してほぼ一定の振幅と連続した位相φ(t)とを
有するアナログの角度変調信号を発生する回路で
あつて、この回路が、記号周波数で同期して、ｑ
を２以上の整数として、周波数4q／Ｔを有するクロ ツク信号を生ずるクロツク回路と；クロツク信号
により制御され、補間カウンタを具備し、所定の
数の順次のデータ記号に応答し、周波数4q／Ｔを有 するアドレスを生ずるアドレツシング回路と、記
号周波数により制御され、データ記号に応答して
長さＴの記号間隔の境界で位相φ(t)の値モジユロ
2πを特徴づける位相状態番号を生ずるカウンタ
とを具える制御回路と；上記制御回路に接続さ
れ、アドレス可能な記憶位置にクロツク信号によ
り決まる瞬時における信号cosφ(t)及びsinφ(t)を
表わすデイジタル数値を蓄わえるための第１の読
出し専用メモリを具備し、アドレツシング回路の
制御の下に第１の読出し専用メモリの記憶位置か
ら蓄わえられている値を読み出し、この読み出さ
れた値をデイジタル−アナログ変換して処理して
アナログの角度変調信号を形成する信号プロセツ
サと；を具える角度変調信号発生回路に関するも
のである。 このような回路は「アイ・イー・イー・イート
ランザクシヨンズ オン コミユニケーシヨン
ズ」（IEEE Transactions on Communications）
第COM−26巻第５号、1978年５月、第534〜542
頁（第１５図参照）に載つているド・ヤーゲル
（De Jager）とデツカー（Dekker）のTFM
（Tamed Frequency Modulation）についての
論文と米国特許第4229821号（第１８図参照）と
から既知である。長さＴの１記号間隔でTFM信
号の位相φ(t)は±π/2以下の量しか変化せず、位
相φ(t)の値のモジユロ2πは基準瞬時ｔ＝０でφ
(t)を適当に選択すればこの間隔内で何時も同じ位
相カドラント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝０
、 １、２又は３）内にとどまり、異なる位相カドラ
ントへの移行は記号間隔の境界でしか行なわれな
い。TFM信号の場合位相状態番号は位相カドラ
ント番号ｙモジユロ４である。而して従来技術の
回路ではこの位相カドラント番号はデータ記号に
より制御されるモジユロ４アツプ／ダウンカウン
タの計数位置として得られ、そこで信号プロセツ
サの第１の読出し専用メモリの読出しアドレスの
一部として用いられている。読出されたデイジタ
ル数値は２個のDAC回路（デイジタル−アナロ
グ変換回路）により２個のアナログ信号cosφ(t)
及びsinφ(t)に変換される。そしてこれらの２個の
アナログ信号が周波数4q／Ｔにある不所望の信号成 分及びその高調波を抑圧するための２個の低域フ
イルタを介してアナログ直角度変調回路に加えら
れ、そこで２個の積変調器により位相が直交して
いる２個の搬送波により乗算され、積変調器に接
続されている加算器によりTFM信号を得ている。 こうするとデイジタル信号処理部とアナログ信
号処理部のインタフエースが第１の読出し専用メ
モリの直後にくるから、これらの既知の回路は著
しいハイブリツド構造を有し、特に厳しい要求
が、２個の信号径路の振幅及び位相特性並びにそ
こで不可避的に生ずる直流電圧オフセツトを等し
くさせ、また２個の搬送波の位相を正確に直交さ
せ、不所望な振幅及び位相変動、不所望な側帯波
並びに不十分な搬送波の抑圧が出力側でTFM信
号内に生ずるのを防ぐことの両方の点で、アナロ
グ信号処理部の回路のインプリメンテーシヨンに
課される。 上述した欠点を除く一つの方法はアナログ直角
変調回路の構成要素（積変調器、搬送波発振器及
び加算器）をそれらの既知のデイジタル等価物で
置き換え、これらの等価物に信号サンプルをクロ
ツク信号の速度rq／Ｔで処理させ、こうして得られ るデイジタル直角変調回路を第１の読出し専用メ
モリに接続することである。こうするとデイジタ
ル部とアナログ部との間とのインタフエースは直
角変調回路の出力側にずれ、この結果TFM信号
を得るために一つのDAC回路だけが必要となる。
しかし、実用的なインプリメンテーシヨンを得る
にはこうして得られる主にデイジタル部から成る
構造も直角変調回路内で最高許容データ記号速度
１／Ｔを制限するデイジタル乗算器が必要なためな
お魅力に乏しい。 「フイリツプス ジヤーナル オブ リサー
チ」（Philips Journal of Research）第37巻第４
号、1982年、第165〜177頁に載つているチユン
（Chung）とゼエーヘルス（Zegers）のGTFM
（Generalized TFM）についての論文では搬送
波周波数に適当な値を選び（例えば、クロツク信
号の周波数4q／Ｔの1/4）、次に第１の読出し専用メ モリとデイジタル直角変調回路の機能を結合させ
ればこの制約を除けることが述べられている（第
169頁参照）。こうすると第１読出し専用メモリに
蓄わえられるデイジタル数値はアナログGTFM
信号のサンプルを表わし、この結果DAC回路を
直接第１の読出し専用メモリに接続できることに
なる。こうして得られる回路はモノリシツク集積
化するのに特に魅力的で、広範囲なデータ記号速
度、例えば、2.4kビツト／Ｓから72kビツト／ｓ
迄を処理できる。而してこの技術は(G)TFM信号
の発生に限られるものではなく、種々の他の変調
方法、例えば、夫々「アイ・イー・イー・イー
トランザクシヨンズ オン コミユニケーシヨン
ズ」（IEEE Transactions on Communications）
第COM−29巻第３号、1981年３月、第210〜225
頁及び第226〜236頁に載つているオーリン
（Aulin）、リドベツク（Rydbeck）及びスンドベ
ルグ（Sundberg）の論文及びムイルウイーク
（Muilwijk）の論文に記載されているｎ−
PRCPM（ｎ進Partial Response Continuous
Phase Modulation）及びCORPSK（Correlative
Phase Shift Keying）並びに「アイ・イー・イ
ー・イー トランザクシヨンズ オン コミユニ
ケーシヨンズ」（IEEE Transactions on
Communications）第COM−29巻第７号、1981
年７月、第1044〜1050頁に載つているムロタ
（Murota）及びヒラデ（Hirade）の論文に記載
されているGMSK（Gaussian Minimum Shift
Keying）で使用できる。しかし、この技術のい
くつかの用途では必要とされる記憶容量がなお障
害となる。 (B) 発明の要旨 本発明の目的は第１の読出し専用メモリの記憶
容量が相対的に小さくてすむモノリシツク集積化
するのに魅力的な構造を有する１記号間隔当りの
位相変化が±π/2ラジアン又はその整数倍に等し
い(G)TFM信号、GMSK信号並びにいくつかのタ
イプのCORPSK信号及びCPM信号を発生するた
めの章(A)の冒頭に載べたタイプの回路を提供する
にある。 この目的を達成するため、本発明によれば、第
１の読出し専用メモリを一つの予じめ定められた
番号に関連する位相φ(t)が減少しない場合の信号
cosφ(t)及びsinφ(t)を表わす値だけを蓄わえるよ
うに構成し；アドレツシング回路に前記所定の数
の順次のデータ信号に応答して前記の予じめ定め
られた位相状態番号に関連する位相φ(t)が減少し
ない場合のアドレスと変換標識信号とを生ずるア
ドレス変換器を設け；制御回路に更にクロツク信
号により制御され、位相状態番号に応答して第１
及び第２の選択信号を生ずるゼネレータを設け；
信号プロセツサを各クロツク瞬時において第１の
選択信号に応答して信号cosφ(t)及びsinφ(t)を表
わす２個の値の一方だけデイジタル−アナログ変
換器に選択的に加え、各クロツク瞬時において第
２の選択信号に応答してデイジタル−アナログ変
換器の出力サンプルの符号を選択的に反転するよ
うに構成し、これらの出力サンプルが搬送波周波
数q/Tでのアナログの角度変調信号のサンプルを
構成し、これにより低域フイルタを用いて上記出
力サンプルからアナログの角度変調信号を導き出
せるように構成したことを特徴とする。 図面につき本発明の実施例とその利点とを詳細
に説明する。 (C) 実施例の説明 Ｃ(1) 一般的説明 振幅がほぼ一定で、位相φ(t)が連続してい
る角度変調信号を発生する回路をTTFM信
号の場合につき説明したから、先ず第１図に
つきGTFM送信機の基本回路図を説明する。
この第１図の回路は米国特許第4229821号に
開示されているTFM送信機の基本回路の修
正例である。 第１図の送信機はデータ信号源１を具える
が、これはクロツク信号源２により同期をと
られる。記号速度1/Tでデータ信号源１から
取り出された二進データ信号は差動符号化回
路３を介して振幅がほぼ一定で、位相φ(t)が
連続な角度変調信号を発生する回路４に加え
られる。この角度変調信号は出力回路５を介
して伝送チヤネルに加えられる。出力回路５
では電力増幅と伝送チヤネルの周波数帯への
変換の両方が行なわれる。 第１図において角度変調信号発生回路４は
理想的な電圧制御発振器６を具備する周波数
変調器により構成される。VCO６の静止周
波数は何時も所望の（中間）搬送波周波数fc
に等しく、利得はπ／2Tラジアン／Ｖ・秒に等 しい。差動符号化された二進データ信号は前
変調フイルタ７を介してこの発振器６に加え
られる。この前変調フイルタ７はパーシヤル
レスポンス符号化回路８と低域フイルタ９
とを具えるが、その伝達関数は第３のナイキ
スト判定法を満足する。符号化回路８は２個
の遅延要素１０，１１を有するトランスバー
サルフイルタにより構成される。各遅延要素
は１記号期間Ｔに等しい時間遅延を生じ、
夫々Ａ、Ｂ、Ａに等しい重み付け因子を有す
る重み付け回路１２，１３及び１４を介して
加算器１５に接続される。これらの重み付け
因子Ａ、Ｂは０から１迄の範囲にあり、条件
2A＋Ｂ＝１を満足する。TFMの場合はＢ＝
0.5、従つてＡ＝0.25である。 発振器６の出力側に生ずるGTFM信号Ｓ
(t)は次式で表わせる。 Ｓ(t)＝sin〔wcｔ＋φ(t)〕 (1) 但し、wc＝2πfcであり、fcは（中間）搬送
波周波数である。TFMにつき米国特許第
4229821号に示されているように位相φ(t)と
回路４に加えられる差動符号化二進データ信
号ｂ(t)との間にはｍを整数として瞬時ｔ＝
mTとｔ＝mT＋Ｔとの間の一記号期間Ｔに
亘る位相変化の量が次式で与えられるような
関係が存在する。 φ（mT＋Ｔ）−φ（mT）＝〔Ab(n-1)＋Bb(n)＋Ab(n
+1)〕π／２(2) 但し、b(n)〔b(n)＝１〕は記号間隔（mT、
mT＋Ｔ）でのデータ信号ｂ(t)の記号を表わ
す。加えて、この記号間隔（mT、mT＋Ｔ）
内の瞬時ｔでの位相φ(t)の形は第３のナイキ
スト判定法を満足する低域フイルタ９の特定
の選択に依存するが、各選択毎にこの形は主
として前変調フイルタ７の出力側での式(2)に
述べられている３個の順次のデータ記号
b(n-1)、b(n)、b(n+1)をフイルタリングしたも
のにより決まることが示されている。 こうして得られるGTFM信号ｓ(t)は無線
通信系で用いられる時のような出力回路５の
実用的な例で更に有効に処理する上で望まれ
る多くの特性を有している。第１図では、こ
の出力回路は周波数変換器として構成されて
おり、ミクサ段１６、搬送波源１７及び帯域
フイルタ１８を具え、（中間）搬送波周波数
fcよりも高い搬送波周波数fpのGTFM信号Sp
(t)を得るようになつている。但し、Sp(t)は
wp＝2πfpとして次式で表わせる。 sp(t)＝sin〔wpｔ＋φ(t)〕 (3) この目的で搬送波源１７は振幅が一定で周
波数がfp−fcの搬送波信号を発生し、この搬
送波信号がミクサ段１６で発振器６から出力
されるGTFM信号ｓ(t)と混合され、その後
で帯域フイルタ１８により和周波数（fp−fc）
＋fc＝fpの混合産物を選択する。このGTFM
信号ｓ(t)は振幅が一定であるから、出力回路
５の実用的な例で電力効率を高くするため非
線形の振幅伝達関数を有する要素を用いても
何等問題にはならない。加えて、帯域フイル
タ１８は伝送チヤネルに加える信号を選択す
るに当つて特別厳しい要求を満足する必要も
ない。蓋し、GTFM信号ｓ(t)はコンパクト
な電力密度スペクトルを有し、サイドローブ
は可成り低レベルであるからである。これと
対照的に、回路４を実際に作るに際しては発
振器６の静止周波数及び利得を規定された値
fc及びπ／2Tに保つためにアナログ回路（第１ 図には図示せず）に非常に厳しい要求が課さ
れる。 アナログ回路の機能の制御に課される厳し
い要求に関連する問題は回路４を第２図に示
すように主としてデイジタル構造になるよう
にすれば回避できる。この方法では前変調フ
イルタリングを行なうのにデイジタル信号処
理技術を用い、第１図の前変調フイルタの所
望のインパルス応答ｇ(t)の高位の値、特にｐ
を小さい奇数として長さpTの中央区間の値
だけを用いる。加えて、GTFM信号ｓ(t)を
発生するのに直角変調を用いる。この例は(A)
章で述べたTFMについての刊行物から既知
の回路に基づいており、この回路は同じくそ
こで述べたGTFMについての刊行物に従つ
てデイジタル直角変調回路を用いることによ
り修正されている。 第２図の回路４はクロツク回路２０を具え
るが、このクロツク回路２０は第１図のクロ
ツク信号号源２の記号周波数1/Tで同期をと
られ、周波数 fs＝１／Ts＝4q／Ｔ (4) を有するクロツク信号を生ずる。但し、ｑは２
以上の整数である。加えて、回路４は制御回路
２１を具えるが、この制御回路２１にこのクロ
ツク信号で制御されるアドレツシング回路２２
が含まれ、このアドレツシング回路２２が補間
カウンタ２３を具備し、周波数fs＝4q／Ｔでアド レスを生ずると共に記号周波数1/Tにより制御
されるカウンタ２４を具備し、記号間隔と境界
での位相φ(t)の値モジユロ2πを特徴づける位
相状態番号を生ずる。この制御回路２１に信号
プロセツサ２５が接続されており、この信号プ
ロセツサ２５が２個のメモリ部２６(1)及び２６
(2)を有する第１の読出し専用メモリ２６が含ま
れ、そのアドレス可能な記憶位置に周波数fsの
クロツク信号により決まる瞬時ti ti＝iTs (5) での信号cosφ(t)及びsinφ(t)を表わすデイジ
タル数値が蓄わえられる。但し、ｉは整数で
ある。メモリ部２６(1)及び２６(2)から読出さ
れた離散的な信号サンプルcos〔φ（ti）〕及び
sin〔φ（ti）〕はデイジタル直角変調器２７で
処理され、 ｓ（ti）＝sin〔wcti＋φ（ti）〕 (6) の形をした離散信号サンプルｓ（ti）を作り、
これがこれまたクロツク回路２０で制御され
るDAC回路２８に加えられ、対応するアナ
ログGTFM信号ｓ(t)を生ずる。 アドレツシング回路２２では第１図の符号
化回路３の差動符号化二進データ信号ｂ(t)が
シフトレジスタの形態をした直並列変換器２
９に加えられる。このシフトレジスタ２９の
内容は記号速度1WTでシフトされる。この
シフトレジスタ２９はインパルス応答ｇ(t)の
中央区間が限られる長さpTの記号期間の数
に等しいｐ個の要素を具える。この時長さＴ
の１記号間隔内での位相φ(t)の形は長さpT
に限られたこのインパルス応答ｇ(t)と、シフ
トレジスタ２９に蓄わえられているｐ個のデ
ータ記号とにより十分に定まり、従つて１記
号間隔内で2p個の位相φ(t)の形が可能とな。
第２図ではｐ＝５にしてあり、従つて2p＝25
＝32である。この時記号間隔（mT、mT＋
Ｔ）時に第１の読出し専用メモリ２６を読む
ためにアドレツシング回路２２により生ずる
アドトスの第１の部分はシフトレジスタ２９
に蓄わえられているデータ記号b(n-2)、
b(n-1)、b(n)、b(n+1)、b(n+2)により形成され
る。これらの読出しアドレスは速度fs＝4q／Ｔ で生ずるが、補間因子4qは長さＴの各記号
間隔で読出されるべき離散信号サンプルの数
である。この目的で、補間カウンタ２３をモ
ジユロ4qカウンタとし、その計数入力端子
がクロツク回路２０から周波数fs＝4q／Ｔのク ロツク信号を受け取り、その計数位置が読出
しアドレスの第２の部分として機能するよう
にする。第２図ではｑ＝４としてあり、従つ
て4q＝16であり、カウンタ２３はモジユロ
16カウンタである。 式(2)から結論されることであるが、瞬時ｔ
＝mTとｔ＝mT＋Ｔの間の位相φ(t)は量±
π／２ラジアンより大きくは変われず、この時
間間隔内では位相φ(t)の値モジユロ2πは基
準瞬時ｔ＝０においてφ(t)を適当に選択すれ
ば何時も同じ位相カドラント（ｙπ／２、（ｙ＋ １）π／２〕（但し、ｙ＝０、１、２又は３）内 にとどまり、別の位相カドラントへの移行は
瞬時ｔ＝mT＋Ｔでのみ可能である。位相状
態番号により記号間隔の境界での位相φ(t)の
値モジユロ2πを特徴づけるために、この場
合位相カドラント番号ｙモジユロ４を用いる
ことができる。式(2)から導びけることである
が、記号間隔（mT、mT＋Ｔ）に対するカ
ドラント番号y(n)モジユロ４と、前の番号
y(n-1)モジユロ４と、データ信号b(n-1)、b(n)
の間には下記の表の関係が存在する。 【表】 第２図では位相状態番号として機能するカ
ドラント番号はカウンタ２４を修正されたモ
ジユロ４アツプ／ダウンカウンタとして作
り、これに、シフトレジスタ２９のデータ信
号b(n)を加え、その計数位置をカドラントy(n)
モジユロ４とし、この計数位置y(n)を前の計
数位置y(n-1)並びにデータ記号b(n-1)及びb(n)
に表に従つて関連させることにより得られ
る。メモリ部２６(1)、２６(2)に蓄わえられて
いる値は夫々信号cosφ(t)及びsinφ(t)を表わ
し、これらの信号は考えている記号間隔
（mT、mT＋Ｔ）の位相カドラントφ(t)がど
こに位置するかを表示するカドラント番号
y(n)モジユロ４に依存するから、φ(t)の2p＝
32個の可能な形に対しcosφ(t)、sinφ(t)を表
わす値を各位相カドラント毎に蓄わえねばな
らない。この結果第２図のカドラント カウ
ンタ２４の計数位置は読出しアドレスの第３
の部分を形成する。第２図ではこれらの読出
しアドレスは11ビツトの幅を有する（シフト
レジスタ２９の内容の５ビツト、補間カウン
タ２３の計数位置の４ビツト、カドラントカ
ウンタ２４の２ビツト）。そしてこのアドレ
スはアドレスバス３０を介して第１の読出し
専用メモリ２６の両方のメモリ部２６(1)及び
２６(2)に加えられる。 メモリ部２６(1)及び２６(2)から読み出され
た離散信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕は直角変調器２７に加えられ、そこで
デイジタル乗算器３１及び３２により、デイ
ジタル搬送波信号源３３（これも周波数fs＝
4q／Ｔのクロツク信号で同期をとられる）から 出力される２個の位相が直角な搬送波の離散
信号サンプルsin（wcti）及びcos（wcti）が乗
算される。乗算器３１，３２の出力信号はデ
イジタル加算器３４により加え合わされ、次
式で与えられるデイジタル和信号ｓ（ti）を
生ずる。 ｓ（ti）＝cos〔φ（ti）〕sin（wcti）
＋sin〔φ（ti）〕cos（wcti）(7) これは次のように書ける。 ｓ（ti）＝sin〔wcti＋φ（ti）〕 (8) 従つてDAC回路２８の出力側には所望の
位相φ(t)を有するGTFM信号ｓ(t)が得られ
る。 回路４は大部分デイジタル構造をしている
にもかゝわらず、第２図の構造を直接インプ
リメントすることは実用上あまり魅力的では
ない。蓋し、直角変調器２７で必要とされる
デイジタル乗算器３１，３２が許しうる最高
のデータ記号速度1/Tを制限するからであ
る。章(A)で述べたGTFMについての刊行物
に従つてGTFM信号の信号サンプルｓ（ti）
の周波数fs＝１／Tsと（中間）搬送波周波数fc との間の比を適当に選べばこの制約は回避で
きる。今この（中間）搬送波周波数fcをサン
プリング速度fsの1/4、従つて、 fc＝１／４fs＝１／4Ts (9) に等しく選べば、瞬時ti＝iTsにおける搬送
波サンプルにつき次式が成立する。 sin（wcti）＝sin（2πfciTs）＝sin（１／２iπ） cos（wcti）＝cos（2πfciTs）＝cos（１／２iπ）(10) そして信号サンプルｓ（ti）についての式
(7)は次のようになる。 ｓ（iTs）＝cos〔φ（iTs）〕sin（１／２iπ）＋sin〔
φ（iTs）〕cos（１／２iπ）(11) この式(11)から±１又は０の名目的な乗算し
か必要でなく、直角変調にとつて物理的な乗
算器は必要でないことが結論される。更に、
整数ｉの各値につき、sin（１／２iπ）又はcos （１／２iπ）のいずれか一方がゼロではなく、両 方ともゼロではないのではなく、従つて、直
角変調にとつて物理的加算器も必要でないこ
とが結論される。この場合直角変調はサンプ
リング速度の半分に等しい速度1/2fcで行な
われる符号反転となる。而してこの符号反転
は直角変調で必要な符号を蓄わえられている
信号サンプルcos〔φ（iTs）〕及びsin〔φ
（iTs）〕の符号に入れることにより暗に第１
の読出し専用メモリ２６で行なうことができ
る。（中間）搬送波周波数をこのように選ん
だため第２図で直角変調器２７を省くことが
でき、DAC回路２８を直接第１の読出し専
用メモリ２６の２個のメモリ部２６(1)及び２
６(2)に接続することができる。こうして得ら
れる回路４は特にモノリシツク集積化するの
に魅力的で、データ記号速度1/Tでクロツク
回路２０の同期をセツトする以外に一切の他
の外部回路を必要とすることなく広範囲のデ
ータ記号速度1/T、例えば、2.4Kビツト／ｓ
ないし72ビツト／ｓを処理できる。 しかし、電力消費が限られている移動無線
通信システムのような用途では、この第２図
の回路４での記憶容量に伴なう電力消費が未
だ障害となる。 上述したフアクタに加えて、この記憶容量
はGTEM信号のスペクトル内での雑音指数
を低くするという条件によつても決まる。而
してこの雑音指数はDAC回路２８の不正確
さにより決まる。DAC回路２８の入力側の
信号サンプルｓ（ti）を符号ビツトを含めて）
Ｍビツトで量子化し、各記号期間Ｔにおいて
4q個の信号サンプルｓ（ti）が生ずるとする
と、GTFM信号ｓ(t)の正規化された電力密
度スペクトルP/T内にこの量子化により生ず
る雑音指数NFは次式ののように書ける。 NF＝12q・22M-1 (12) （中間）搬送波周波数がfc＝１／４fcである場 合はメモリ部２６(1)及び２６(2)に蓄わえられ
る値もＭビツトで量子化される（加算器３４
はこの場合除かれる）。この時雑音指数NF
は搬送波周波数fcについてのスペクトルP/T
のレベルよりも約90dB低いのが、これは、
前述したように4q＝16の時、Ｍとして値Ｍ
＝12が必要なことを意味する。この時読出し
専用メモリ２６で必要な記憶容量は一般に次
のようになる。 ２×４×2p×4q×Ｍビツト (13) 式(13)の因子２はメモリ部が２個であること
を表わし、因子４は位相カドラントの数を表
わし、因子2pはインパルス応答ｇ(t)の中央区
間を長pTに限つた時の１記号期間Ｔ内で可
能な位相φ(t)の形の数を表わし、因子4qは
１記号期間Ｔ当りの信号サンプルの数を変わ
し、因子Ｍは信号サンプルを量子化する時の
ビツトの数を表わす。上述した値ｐ＝５、ｑ
＝16及びＭ＝２を用いる時読出し専用メモリ
２６で必要な記憶容量は49152ビツト（Ｋ＝
1026ビツトとして48KROM）となる。 Ｃ(2) 第３図の実施例の説明 第３図は本発明に係る角度変調信号発生回
路４の第１の実施例のブロツク図であるが、
これはモノリシツク集積化するのに魅力的な
構造を有し、非常に広範囲なデータ記号速度
１／Ｔを処理でき、それでいて第２図の回路４
よりもずつと少ない記憶容量で第１の読出し
専用メモリ２６を構成できる。第２図の要素
に対応する第３図の要素には同じ符号を与え
てある。 第３図では第１の読出し専用メモリ２６が
カドラント番号y(n)＝０の第１の位相カドラ
インで位相φ(t)の値を大きくする場合の信号
サンプルcos〔φ（ti）〕及びsin〔φ（ti）〕だけを
蓄わえるように構成されている。加えてアド
レツシング回路２２はアドレス変換器３５を
具えるが、これはシフトレジスタ２９内のデ
ータ記号b(n-2)、b(n-1)、b(n)、b(n+1)、b(n+2)
に応答してメモリ２６の読出しアドレスの新
しい第１の部分c(n-2)、c(n-1)、c(n+1)、c(n+2)
及びアツプ／ダウンカウンタとして構成され
ている補間カウンタ２３のためのセンス標識
信号Ｕ／Ｄを生ずる。読出しアドレスの元の
第１の部分にあつたデータ記号b(n)は位相φ
(t)の値が増すとき何時も値b(n)＝１を有し、
アドレス変換器３５は、位相カドライン如何
にかゝわらず、また位相が増大するか減少す
るかにかゝわらず、このタイプの新しい第１
の部分しか生じないから、この新しい第１の
部分は値b(n)＝＋１に対応するデータ記号c(n)
＝＋１を含む必要はない。 第３図の制御回路２１はまた周波数4q/T
のクロツク信号により制御され、カドラント
カウンタ２４のカドラント番号y(n)に応答し
て２個の選択信号S1及びS2を生ずるゼネレー
タ３６を含む。第３図の信号プロセツサ２５
では第１の選択信号S1が２入力マルチブレク
サ３７に加えられる。この２入力マルチプレ
クサ３７は第１の読出し専用メモリ２６のメ
モリ部２６(1)及び２６(2)に接続されており、
各クロツク瞬時tiにおいて第１の選択信号S1
の値に従つて２個の信号サンプルcos〔φ
（ti）〕及びsin〔φ（ti）〕の一方だけをDAC回
路２８を与える。第３図ではまたマルチプレ
クサ３７とDAC回路２８との間に符号反転
器３８が設けられているが、第２の選択信号
S2はこの符号反転器３８に加えられ、各クロ
ツク瞬時tiにおいてこの第２の選択信号S2の
値に従つてマルチプレクサ３７の信号サンプ
ルの符号を反転したりしなかつたりする。従
つてDAC回路２８には式(11)で、定義される
信号サンプルｓ（ti）が加えられる。 アドレス変換並びに信号サンプル及び選択
された信号サンプルの符号の夫々の選択が第
３図の回路４で行なわれる態様を第４図につ
き詳しく説明する。第４図のａは位相カドラ
ント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝０、１、 ２又は３）の各々で１記号間隔（mT、mT
＋Ｔ）内の位相φ(t)が同じ形の曲線１，３，
５又は７に従つてｙπ／２ラジアンから（ｙ＋ Ｂ）π／２ラジアン迄どのように増大するかを 示したものであるが、位相φ(t)は同じ形の曲
線１，３，５又は７に鏡映対称な曲線２，
４，６又ま８に従つて（ｙ＋Ｂ）π／２ラジア ンからｙπ／２ラジアン迄減少することもでき る（対称の基準はｔ＝mT＋Ｔ／２をとる）。図 ｂでは縦軸に沿つてφの関数としてcosφ及
びsinφの形をとつている。図ａのφ(t)と図ｂ
のφでは同じスケールが使用されている。 第４図の図ａの曲線１に従つて位相φ(t)が
０ラジアンからＢπ／２ラジアン迄増大すを場 合の信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕の値しか第３図の読出し専用メモリ２
６のメモリ部２６(1)及び２６(2)には蓄わえら
れていないが、cosφ1及びsinφ1により示され
たこの蓄わえられている値を正とし、図ｂに
番号ｙ＝０の第１のカドラント（０、π／２） で太線により示した。第４図から明らかなよ
うに、番号ｙ＝０、１、２及び３の夫々のカ
ドラント（０、π／２）、（π／２、π）、（π、３／
２ π）及び（３／２π、2π）での曲線１〜８につ いては信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕と信号サンプルcosφ1及びsinφ1の蓄わ
えられている系列との間に下の表に従う関
係が存在する。この表にはまた２個のビツ
トy1y0でカドラント番号ｙを符号化したもの
も示されている。 【表】 それ故信号値cosφ1及びsinφ1の蓄わえられ
ている系列を全ての曲線１〜８に対して用い
ることができる。しかし、読出し専用メモリ
２６が読出される方向は位相φ(t)が減少する
曲線２，４，６及び８の場合反転しなければ
ならない。 （ｔ＝mT＋Ｔ／２を基準として）前述した ように鏡映対称になつているため、全ての曲
線１〜８につきメモリ２６の読出しアドレス
の新しい第１の部分c(n+j)（ｊ＝−２、−１、
１、２）と元の第１の部分b(n+j)（ｊ＝−２、
−１、０、１、２）との間には次の形の関係
が存在する。 cn+j＝n n-j＋bnbn+j (14) こゝでデータ記号c(n+j)、b(n+j)の値＋１及
び−１は夫々論理値「１」及び「０」を有す
るビツトcn+j、bn+jにより示される。この時
補間カウンタ２３の読出し方向はセンス標識
ビツトＵ／Ｄにより与えられるが、これにつ
いて次式が成立する。 Ｕ／Ｄ＝bn (15) 従つて、補間カウンタはＵ／Ｄ＝bn＝「１」
の時カウント アツプし、Ｕ／Ｄ＝bn＝「０」
の時カウント ダウンする。 式(11)を ｓ（iTs＝sin〔ｉπ／２＋φ（iTs）〕 (16) と書けば瞬時ti＝iTsにおける信号サンプル
ｓ（ti）＝ｓ（iTs）につき下の表の関係が存
在することが明らかとなる。 【表】 瞬時ti＝iTsにおける信号サンプルｓ（ti）
と夫々メモリ部２６(1)及び２６(2)に蓄わえら
れている信号値cosφ1及びsinφ1の系列との間
の関係は表ととを組み合わせて次の表
にすることにより見出される。この表で論
理信号fi1はｉが偶数の時論理値「０」を有
し、ｉが奇数の時論理値「１」を有する。論
理信号fi2は値ｉがモジユロ４＝０、１の時論
理値「０」を有し、モジユロ４＝２、３の時
論理値「１」を有する。この表には選択信
号s1及びs2も含められているが、マルチプレ
クサ３７は論理値s1＝「１」の時メモリ部２
６(1)にある信号値cosφ1を選択し、符号反転
器３８は論理値S2＝「１」の時正の符号を有
するこの選択された信号値をDAC回路２８
に加える。 表から論理選択信号S1及びS2につき次の
関係を導びつける。 s1＝y0＋fi1 (17) s2＝〔1 0＋1 i1＋y1y0fi1〕fi2 (18) こゝではモジユロ２加算を示す。 【表】 式(14)及び(15)に基づき結論されることである
が、アドレス変換基３５は各ビツトcn+j（ｊ
＝−２、−１、１、２）につき第５図に従い
ANDゲート４１、NORゲート４２及びOR
ゲート４３を具備する副回路４０を有する論
理回路として作れる。この時アドレス変換器
３５は12個の論理ゲートとセンス標識ビツト
Ｕ／Ｄ＝bnに対する１個のスルー接続とを
具える。 式(17)及び(18)に基づき結論されることである
が、選択信号発生器３６は第６図に示すよう
な論理回路によつて作れる。必要な論理信号
fi1及びfi2は、それらの定義に従つて、モジユ
ロ４カウンタ４４の第１及び第２段の出力側
に得られる。カウンタ４４の計数入力端子は
クロツク回路２０からサンプリング周波数fs
＝4q／Ｔのクロツク信号を受け取る。従つて、 論理信号fi1及びfi2は周波数1/2fs及び1/4fsの
クロツク信号である。これらの論理信号fi1及
びfi2並びにカドラント カウンタ２５から出
力されるカドラント番号ｙのビツトy1y0に応
答して、選択信号発生器３６は排他的論理和
ゲート４５により選択信号s1を形成し、２個
のNORゲート４６及び４７並びに１個の
ANDゲート４８により夫々信号ｙ 1 ｙ 0、ｙ 1
ｆi1及びy1y0fi1を形成する。これらの出力端
子はORゲート４９に接続されており、最后
にORゲート４９の出力信号と論理信号fi2と
を受け取る排他的論理和ゲート５０により選
択信号s2を形成する。 信号プロセツサ２５で符号反転が行なわれ
る態様は読出し専用メモリ２６に信号値
cosφ1及びsinφ1を蓄わえるのに使用される二
進表示のタイプに依存し、このタイプ自体が
DAC回路２８で用いられる表示により決ま
る。種々の二進表示についての一般的規約は
正の符号に対し論理値「０」を用い、負の符
号に対し論理値「１」を用いることである。
DAC回路２８で「補数」表示を用いる時は、
符号反転はＭビツト（符号及び大きさビツ
ト）全ての補数をとることを意味する。この
時符号変換器３８は第７図の回路図ａに従つ
て作れる。こゝではＭビツトの各々が排他的
論理和ゲート５１(l)〜５１(M)に加えられる。
これにはNOTゲート５２を介して論理選択
信号s2も加えられる。符号ビツトが読出し専
用メモリ２６に蓄わえられていない場合（上
述した場合は値cosφ1及びsinφ1が正である）
は、排他的論理和ゲートを省き、DAC回路
２８に対する符号ビツトをNOTゲート５２
の出力側にある論理信号ｓ 2により形成する
ことができる（第７図の一点鎖線）。DAC回
路２８で「符号−大きさ」表示を用いる時
は、符号反転は符号ビツトだけの補数をとる
ことを意味する。この場合は符号反転器３７
は第７図の回路図ｂに従つて作れるが、こゝ
では大きさビツトが変更を加えられずに運ば
れ、符号ビツトが排他的論理和ゲート５３に
加えられる。そしてこの排他的論理和ゲート
５３にはNOTゲート５４を介して論理選択
信号s2も加えられる。この場合も符号ビツト
が読出し専用メモリ２６に蓄わえられていな
い時は排他的論理和ゲート５３を省き、
NOTゲート５４の出力側にある論理信号ｓ 2
をDAC回路２８に対する符号ビツトとして
用いることができる。 読出し専用メモリ２６に符号ビツト蓄わえ
る必要がない時は、第７図の回路図ｃに従つ
て符号反転を行なうことができるが、こゝで
は単極DAC回路２８′がマルチプレクサ３７
から大きいビツトだけを受け取り、符号反転
器３７を極性反転器として構成することがで
きる。この極性反転器は２位置スイツチ５５
を具備し、この２位置スイツチ５５がDAC
回路２８′の出力端子を、選択信号s2が論理
値「１」であるか又は「０」であるかに依存
して、増幅器５６の非反転入力端子（＋）又
は反転入力端子（−）に接続する。 第４図の図ａの曲線１に従つて位相が０ラ
ジアンからＢπ/2ラジアン迄増大する場合に
値cosφ1及びsinφ1を蓄わえることについて云
えば、第２図と第３図の読出し専用メモリ２
６の間には差異がある。第２図の両方のメモ
リ部２６(1)及び２６(2)の各々ではこの時4q
＝16個の信号サンプルが蓄わえられる。一層
具体的に云えば瞬時ｔ＝mTでのφ(t)の初期
値０ラジアンから瞬時ｔ＝mT＋（4q−１）
Ts＝mT＋15Tsでのφ(t)の値迄であり、後者
を含む。しかし、瞬時ｔ＝mT＋4qTs＝mT
＋16Ts＝mT＋Ｔでのφ(t)の最終値Byπ/2ラ
ジアンに対する２個の信号サンプルは存在し
ない。蓋し、これらの信号サンプルは両方の
メモリ部２６(1)及び２６(2)の異なる記憶位置
に蓄わえられるからである。詳しく云えば、
第４図の図ａで曲線１と異なる曲線、例え
ば、曲線２に従つて初期値Ｂπ/2ラジアンか
ら変化する位相φ(t)の可能な形に対する２個
の信号サンプルが欠けている。これに対し第
３図の場合は、位相φ(t)が第４図の図ａの曲
線１に従つて増大する時は、第２図の読出し
専用メモリ２６の２個のメモリ部２６(1)及び
２６(2)の各々に蓄わえられているような4q
＝16個の信号サンプルで十分である。しか
し、位相φ(t)が第４図の図ａの曲線２に従つ
て減少する時は、第３図の場合に対しても曲
線１の場合に蓄わえられていた信号サンプル
を使わねばならない。この場合はφ(t)の値Ｂ
π／２ラジアンに対する２個の信号サンプル、
具体的に云えば瞬時ｔ＝mTでの信号サンプ
ルを利用しなければならない。しかし、この
時はφ(t)の値０ラジアンに対する２個の蓄わ
えられている信号サンプルが不要である。蓋
し、曲線２に従うφ(t)は瞬時ｔ＝mT＋Ｔ迄
この値に達しないからである。 第３図で上述した事実を考慮に入れるた
め、２個のメモリ部２６(1)及び２６(2)の各々
に曲線１の場合に、位相φ(t)の初期値０ラジ
アン及び最終値Ｂπ/2ラジアンに対する信号
サンプルを含めて（4q＋１）＝17個の信号サ
ンプルを蓄わえ、補間カウンタ２３を（4q
＋１）＝17としてモジユロ（4q＋１）アツ
プ／ダウンカウンタの形態とする。この時補
間カウンタ２３は曲線１の場合にアツプ／ダ
ウンカウンタとして働らき、センス標識ビツ
トＵ／Ｄ＝「１」に応答する。このアツプカ
ウンタは計数位置０で計数を開始し、計数位
置（4q−１）＝15で計数を終了する。曲線２
の場合はダウンカウンタとして働らき、符号
標識ビツトＵ／Ｄ＝「０」に応答する。この
ダウンカウンタは計数位置4q＝16でスター
トし、計数位置１で終了する。補間カウンタ
２３の計数位置を読出し専用メモリ２６に対
する読出しアドレスの第２の部分として用い
るから、いずれの場合もこの時メモリ部２６
(1)及び２６(2)から4q＝16個の信号サンプル
の正しい系列が読出される。 こうして得られる回路４は第２図の回路４
と同じ有利な性質を有する。例えば、構造が
モノリシツク集積化するのに魅力的であり、
データ記号速度1/Tでクロツク回路２０の同
期をとる以外に如何なる他の外部回路を必要
とせずに、広範囲なデータ信号速度1/Tを処
理できる。しかも同じ性質のGTFM信号に
対して読出し専用メモリ２６に必要な記憶容
量がずつと小さくてすむ。この所要の記憶容
量を第２図の式(13)と同じように表わせば、こ
の記憶容量は一般に次のようになる。 ２×2p-1×（4q＋１）×（Ｍ−１）ビツト (19) この式で因子２はメモリ２６(1)及び２６(2)
が２個あることを表わし、因子２p-1はイン
パルス応答ｇ(t)の中央区間をpTに限つた時
第１のカドラント内で増大する位相φ(t)の可
能な形の数を表わし、因子（4q＋１）は１
記号期間Ｔ当り蓄わえられている信号サンプ
ルの数を表わし、因子（Ｍ−１）は信号サン
プルを量子化する際の大きさビツトの数を表
わす（何故ならば蓄わえられている信号サン
プルは今の場合何時も正であるから符号ビツ
トは不要なためである）。第２図のように値
ｐ＝５、4q＝16及びＭ＝12とすると、第３
図の読出し専用メモリ２６で必要とされる記
憶容量は5984ビツトにしかならない（1K＝
1024ビツトとして6KROMより小さい）。従
つて第２図と比較すると８倍以上だけ小さく
なつている。 第３図に示した構造の回路４は上述した
GTFM信号の発生に限定されるものではな
く、GSMK信号並びに１記号間隔当りの位
相の変化が±π/2ラジアン又はその整数倍に
等しいいく通りかのタイプのCORPSK及び
CPM信号のような種々のタイプの信号を発
生させるのにも用いることができる。これら
の場合全てにおいて、第１の読出し専用メモ
リ２６の内容は関連する変調方法に適合させ
ねばならない。しかし、１記号間隔当りの位
相の変化が±π/2より大きな値になりえない
時は、これ以上の変更は必要でない。これ
は、例えば、GMSK並びに章(A)で述べた刊
行物でCORPSK（２−３、１＋Ｄ）及び
CORPSK（２−３、１−D2）と呼ばれている
タイプのCORPSK及びTFMに対応する
CORPSK（２−５、（１＋Ｄ）2）と呼ばれて
いるタイプのCORPSKについて成立する。
しかし、１記号間階当りの位相の変化が±
π／２の整数倍に達し得る場合は、いくらかの 変更を行なわねばならない。この後者の場合
を上述した刊行物でCORPSK（４−５）と呼
ばれているタイプのCORPSKについて説明
する（Ｃ(4)節の説明参照）。しかし、先ず、
読出し専用メモリ２６で必要な記憶容量が更
に小さい第３図の変形例について述べる。 Ｃ(3) 第８図の実施例の説明 第８図は本発明に係る回路４の第２の実施
例のブロツク図であるが、これは多くの点で
第３図の回路４の一変形例と考えられる。第
３図の要素に対応する第８図の要素には同じ
符号を与えてある。 第３図と第８図の間の基本的差違は第１の
読出し専用メモリ２６にcosφ(t)及びsinφ(t)
を表わす信号サンプルを蓄わえ、アドレスし
て各クロツク瞬間tiにおいて式(11)及び(16)に従
う正しい信号サンプルＳ（ti）を第１の選択
信号S1に応答してDAC回路２８に加える仕
方にある（勿論符号は別とする。蓋し、この
符号は第２の選択信号S2に応答して決まるか
らである）。端的に云えば、この差違の結果
第３図においては、各信号サンプルＳ（ti）
毎に正しい大きさ｜Ｓ（ti）｜の信号サンプル
が読出し専用メモリ２６の２個のメモリ部２
６(1)及び２６(2)の一方に蓄わえられるだけで
なく、使用されない他方のメモリ部に正しく
ない大きさの信号サンプルも蓄わえられる。
蓋し、選択信号S1に応答してマルチプレクサ
３７で適当なメモリ部２６(1)又は２６(2)を選
択するからである。しかし、第８図ではこの
正しくない大きさの信号サンプルは使用され
ないだけでなく、第１の読出し専用メモリ２
６に蓄わえられない。第８図では、適当な信
号サンプルの選択が、一方ではメモリ２６に
偶数クロツク瞬時ti＝iTs（即ち、ｉが偶数
値）ではsinφ(t)の大きさを表わす値だけを蓄
わえ、奇数クロツク瞬時ti＝iTs（即ち、ｉが
奇数値）ではcosφ(t)の大きさを表わす値だ
けを蓄わえ、他方ではシフトレジスタ２９内
のデータ記号と第１の選択信号（その変更さ
れた役割の点で第８図ではS1′とする）とに
応答してアドレス変換器３５でアドレス変換
を行なうことにより行なわれる。 このアドレス変換を行なう態様を第９図の
図ａ及びｂにつき詳述するが、これらは多く
の点で第４図の図ａ及びｂに対応する。特
に、第９図で番号ｙ＝０及びｙ＝２を有する
第１及び第３のカドラント（０、π／２）及び （π、３／２π）にある夫々の曲線１，２及び ５，６は第４図のそれに対応する。これと対
照的に、第９図の番号ｙ＝１及びｙ＝３を有
する第２及び第４のカドラント（π／２、π） 及び（３／２π、2π）内の夫々の曲線３′， ４′及び７′，８′は（π／２及び３／２π）を夫々 の対称の基準として）第１及び第３のカドラ
ント内の夫々の曲線２，１及び６，５の鏡映
対称となつている。 第８図の読出し専用メモリ２６でも位相φ
(t)が第９図の図ａの曲線１に従つて０ラジア
ンからＢπ/2ラジアン迄増大する時の信号サ
ンプルの値、具体的に云えば、ｉが偶数の時
は値sin〔φ（ti）〕、ｉが奇数の時は値cos〔φ
（ti）〕しか蓄わえない。これらの値をここで
もsinφ1及びcosφ1で表わすが、これは第９図
のｂの番号ｙ＝０を有する第１のカドラント
（０、π／２）に太線で示されている。第４図か ら表が導びかれたのと同じ方法で、第９図
から信号サンプルsin〔φ（ti）〕及びcos〔φ
（ti）〕と、今代りに蓄わえられている信号値
sinφ1及びcosφ1との間の関係についての次の
表が導びかれる。 【表】 この場合も蓄わえられている信号値sinφ1
及びcosφ1が第９図の全ての曲線に対して用
いられる。しかし、カドラント如何にかかわ
らず位相φ(t)が減少する時読出し専用メモリ
２６を読み出す向きを反転する第４図の場合
と異なり、第９図の場合は、番号ｙ＝０及び
ｙ＝２を有する第１及び第３のカドラント内
の曲線２及び６に従つて位相φ(t)が減少する
場合並びに番号ｙ＝１及びｙ＝３を有する第
２及び第４のカドラント内の曲線３′及び
７′に従つて位相φ(t)が増大する場合に続出
し方向を反転しなければならない。表は第
１及び第３のカドラントと第２及び第４のカ
ドラントとの間の違いをカドラント番号ｙの
最下位のビツトy0の論理値で表現している。 この最后の事実と第９図には２個のタイプ
の鏡映対称（ｔ＝mT＋Ｔ／２と基準としての π／２、３／２π）がある事実とのため第９図では 全ての曲線につき第８図のメモリ２６の読出
しアドレスの新らしい第１の部分C′n+jと元
の第１の部分bn+j（ｊ＝−２、−１、０、１、
２）との間の関係が次式 C′n+j＝0〔n n-j＋bnbn+j〕＋y0〔n
n+j＋bnbn-j〕(20) で与えられること及び第８図の補間回路２３
のセンス標識ビツトＵ／Ｄが次式 Ｕ／Ｄ＝bny0 （21） で与えられることが結論される。表が表
及びから導びかれたのと同じようにして、
瞬時ti＝iTsでの信号サンプルＳ（ti）とメモ
リ２６に蓄わえられている信号値sinφ1及び
cosφ1との間の関係が表とを組み合わせ
て次表にすることにより見出せる。 【表】 表の論理信号fi1、fi2及びS2及び表と同
じ意味を有し、値も同じである。表の第１
の選択信号S1に応答して第３図の信号プロセ
ツサ２５内のマルチプレクサ３７により行な
われるような選択では、式(17)からも明らかな
ように論理信号fi1とカドラント番号ｙの最下
位のビツトy0との両方が働らく。表の第１
の選択信号S1′について云えば、論理信号fi1
の役割が第８図の信号プロセツサ２５の読出
し専用メモリ２６に信号値sinφ1及びcosφ1を
蓄わえることにより引き継がれていることが
判かる。従つて、第８図ではカドラント番号
ｙのビツトy0の役目だけが残つている。しか
し、この残つている役目は、第８図のアドレ
ス変換器３５での論理動作についての式(20)及
び（21）での機能の点で、ビツトy0自体によ
つて果たされる。従つて、第８図及び表で
の第１の選択信号S1′については、次の関係
が成立する。 S1′＝y0 （22） また第２の選択信号S2については表から
導びかれる式(18)の関係が成立する。 式（22）及び(18)に基づき第６図の回路図
は、この回路図内の排他的論理和ゲート４５
が用いられず、ビツトy0が直接選択信号
S1′として用いられる時（第６図の一点鎖
線）、第８図の選択信号発生器３６を作るの
にも適用できる。 式(20)及び（21）に基づき結論されることで
あるが、第８図のアドレス変換器８５は第１
０図の回路図に従う論理回路として作ること
ができる。この回路図では式(20)が次のように
書ける事実を利用している。 C′n+j＝0Cn+j＋y0Cn-j（ｊ＝±１、±２） （23） ここでCn+jは式(14)で定義される。この結果
第１０図のアドレス変換器３５はｊ≠０（ｊ
＝０の場合はC′n+j＝Cn＝「１」の場合のビツ
トCn+jを形成するために第５図の回路図に従
う副回路４０(j)を４個具える。加えて、第１
０図はビツトy0とNOTゲート６２により得
られるビツト0とに応答して夫々式（23）
の項y0Cn-j及び0Cn+jを形成するために４
個のANDゲート６０(j)と４個のANDゲート
６１(j)とを具える。この時式（23）に従うビ
ツトC′n+jは４個のORゲート６３(j)により形
成され、式（21）に従うビツトＵ／Ｄは１個
の排他的論理和ゲート６４により形成され
る。これらの14個の論理ゲートに加えて、第
１０図のアドレス変換器３５は４個の副回路
４０(j)内に各々３個の論理ゲート（第５図参
照）を具え、全部で26個の論理ゲートを具備
する。 第３図に比較して第８図の回路４は夫々偶
数のｉ及び奇数のｉに対して信号値sinφ（ti）
及びcosφ（ti）を交互に蓄わえる前述した方
法により読出し専用メモリ２６の必要な記憶
容量が半分で済むという利点を有する。第８
図ではこの必要な記憶容量が 2p-1×（4q＋１）×（Ｍ−１）ビツト （24） で済む。この式（24）は第２図及び第３図の
式(13)及び(19)と同じ方法で導かれる。第２図に
つき既に述べた値ｐ＝５、4q＝16及びＭ＝
12とすると第８図の読出し専用メモリ２６で
必要な記憶容量は2992ビツトで済む（1K＝
1024ビツトとして3KROMより小さい）。従
つて第２図と比較すれば16倍以上に小さくて
済む。 読出し専用メモリ２６の内容を変えること
によりGTFMと異なる変調方法に適合させ
ることにつき前の節Ｃ(2)の最終段で述べたこ
とは第８図に示すような構造を有する回路４
にもあてはまる。しかし、この場合はこれら
の他の変調方法の場合は１記号間隔当りの位
相変化が±π/2ラジアン以下の値でなければ
ならないという制約がつく。この最后の制約
は第３図の構造については成立しない。 第３図と第８図の読出し専用メモリ２６で
は第１のカドラント（０、π／２）で増大する 位相φ(t)の2p-1＝16個の可能な形の各々に対
し（4q＋１）17個の信号サンプルが蓄わえ
られるという事実の結果読出しアドレスの第
２の部分（補間回路２３の計数位置）の幅が
４ビツトではなく５ビツトとなる。これは第
２図の読出し専用メモリ２６に4q＝16個の
信号サンプルを蓄わえる場合と同じである。
読出しメモリの通常の製作方法を考えるとこ
の記憶態様はあまり効果的でない。 通常の製作方法の読出し専用メモリを一層
有効に使う可能性は第１図のブロツク図で与
えられる。このブロツク図は第８図の信号プ
ロセツサ２５及びアドレツシング回路２２の
一変形例であり、ここでは信号サンプルを蓄
わえるためだけでなく、補間カウンタ２３及
びアドレス変換器３５を設けるためにも読出
し専用メモリを用いているが、これは所定の
機能を果たすのに簡単なプログラミングで済
み、このプラグラミングは実際には同じ機能
のための論理回路の設計及び製造をするのよ
りもずつとシンプルであるからである。 第１１図の読出し専用メモリ２６ではカド
ラント（０、π／２）で増大する位相φ(t)の 2p-1＝16通りの可能な形の各々につき4q＝16
個の信号サンプルが蓄わえられる。そしてこ
の16個のサンプルに対し補間回路２３の計数
位置０〜（4q−１）＝15がセンス標識ビツト
Ｕ／Ｄ＝「１」の場合に読出しアドレスの第
２の部分を形成する。１記号間隔（mT、
mT＋Ｔ）の最后の瞬時ｔ＝mT＋Ｔにおけ
るφ(t)の値についての付加的信号サンプル
（これに対し第３図及び第８図では補間回路
２３の計数位置4q＝16がセンス標識ビツト
Ｕ／Ｄ＝「０」の場合の読出しアドレスの第
２の部分を形成する）が第１１図では第１の
読出し専用メモリ２６に蓄わえられるのでは
なく、別個の第２の読出し専用メモリ７０に
蓄わえられる。この時値ｐ＝５は一般に2p-1
＝16個の付加的信号サンプルを必要とする
が、GTFM信号の場合はこれらの付加的サ
ンプルは４個の異なる値しかとれないことが
判明している。第１１図ではこの事実を用い
て第２の読出し専用メモリ７０を２個の小さ
な読出し専用メモリ７０(1)及び７０(2)に分割
し、付加的信号サンプルの４個の異なる値を
読出し専用メモリ７０(2)に蓄わえ、この読出
し専用メモリ７０(2)に対する２ビツト幅のア
ドレスを読出し専用メモリ７０(1)の16個の記
憶位置に蓄わえている。これらの読出し専用
メモリ７０(1)の16個の記憶位置に対するアド
レスは第１１図ではアドレツシング回路２２
内でアドレスバス７１により形成される。こ
のアドレスバス７１にはシフトレジスタ２９
の３ビツトbn-1、bn、bn+1及び選択信号発生
器３６の第１の選択信号S′1＝y0のビツトy0
が加えられる。式(2)に基づき、これらの３ビ
ツトbn-1、bn、bn+1は各位相カドラントにお
いて位相φ(t)の最終値を決める。そして第２
図の図ａから結論されることであるが、カド
ラント番号ｙの最下位のビツトy0がこれらの
最終値のどれを関連する位相カドラントで用
いねばならないかを決める。第１及び第２の
読出し専用メモリ２６及び７０を２入力マル
チプレクサ７２に接続し、各クロツク瞬時ti
＝iTsにおいて更に処理するために適当な信
号サンプルを運ぶ。この処理は第１１図でも
第８図と同じように行なわれる。このマルチ
プレクサ７２に対する制御信号は第１１図の
アドレツシング回路２２内の補間カウンタ２
３から導びかれる。 第３図及び第８図では補間カウンタ２３は
モジユロ１７のアツプ／ダウンカウンタとし
て作られ、ビツトＵ／Ｄ＝「１」に応答して
初期位置０から最終位置１５迄カウントアツ
プし、ビツトＵ／Ｄ＝「０」に応答して初期
位置１６から最終位置１迄カウントダウンす
る。第１の読出し専用メモリ２６の読出しア
ドレスの第２の部分は５ビツトの幅を有す
る。第１１図ではこの第２の部分の幅が４ビ
ツトしかないが、これは信号サンプルを第１
の読出し専用メモリ２６に蓄わえる態様が修
正されているためである。第１１図の補間カ
ウンタ２３はここでは簡単なモジユロ16カウ
ンタ７３により構成されており、その計数位
置（４ビツト）とアドレス変換器３５のビツ
トＵ／Ｄとが組んで第３の32位置読出し専用
メモリ７４に対するアドレスを形成する。そ
してこの第３の読出し専用メモリ７４に第１
の読出し専用メモリ２６に対する読出しアド
レスの４ビツト幅の第２の部分を蓄わえる。
この第２の部分は第３図及び第８図の補間カ
ウンタ２３の計数位置の値モジユロ１６の二
進表示に対応する。これはビツトＵ／Ｄ〕
「０」の場合これらの値は系列０、15、14、
…、３、２、１を通ることを意味する。この
時第１１図のマルチプレクサ７２に対する制
御信号はNORゲート７５により得られる。
このNORゲート７５は第３の読出し専用メ
モリ７４の４個の出力ビツトとアドレス変換
器３５のビツトＵ／Ｄとを受け取る。NOR
ゲート７５の出力信号の論理値が「１」の時
だけマルチプレクサ７２は第２の読出し専用
メモリ７０の信号サンプルを通す（それ故こ
れはビツトＵ／Ｄ＝「０」の時第３図と第８
図の計数位置１６でだけ生ずる）。 更に、第１１図ではアドレス変換器３５も
64個の記憶位置を有する読出し専用メモリで
構成され、ここに第１０図の４ビツトC′n+j
とビツトＵ／Ｄとが蓄わえられ、第１０図の
５ビツトbn+jとビツトy0とがこれに対するア
ドレスを形成する。 前に何回も述べた値ｐ＝５、4q＝16＝24及
びＭ＝12を用いると、第１１図では信号プロ
セツサ２５の記憶容量が信号サンプルを蓄わ
えるために2892ビツトとなるが、この容量が
以下のように第１の読出し専用メモリ２６
（ROM1）と第２の読出し専用メモリ７０
（ROM2）とに振り分けられる。 ROM1 24×24×11 ＝2816ビツト ROM2 （24×２）＋（22×11）
＝ 76ビツト（＋ 2892ビツト 第１１図のアドレツシング回路２２では、
443ビツトの記憶容量が必要であるが、この
容量は補間回路２３の第３の読出し専用メモ
リ７４（ROM3）とアドレス変換器３５を
形成する第４の読出し専用メモリ（ROM4）
とに次のように分配される。 ROM3 25×４＝128ビツト ROM4 26×５＝320ビツト（＋ 448ビツト 第１１図を第８図と比較する時は、最后に
述べた記憶容量を勘定に入れないで済む。蓋
し、第８図では第１１図に示したアドレツシ
ング回路２２を僅かに修正しただけで使える
からである（アドレスバス７１を省き、
NORゲート７５の出力端子をアドレスバス
８０に接続する）。 第１１図と第８図の間の差異はあまり第１
の読出し専用メモリ２６の記憶位置に11ビツ
ト信号サンプルを蓄わえるのに必要な記憶容
量にはなく（第１１図では2816ビツト、第８
図では2992ビツト）、むしろ第１１図では記
憶位置に対するアドレスの幅が（４＋４）＝
８ビツトであるのに対し、第８図では（４＋
５）＝９ビツトであることにある。第８図に
ついて云えば、この結果読出し専用メモリの
内部構造は29＝512個の記憶位置の数に基づ
き、そのうちの24×（24＋１）＝24×17＝272
記憶位置だけが信号サンプルに蓄わえるのに
必要で、このため240個の記憶位置は作られ
ない。これに対し、第１１図では読出し専用
メモリの内部構造は28＝256個の記憶位置の
数に基づき、これらの記憶位置が全て信号サ
ンプルを蓄わえるのに必要で、全てインプリ
メントされる。斯くして、第１１図は第８図
よりもずつと効率良く読出し専用メモリの慣
例のインプリメンテーシヨンを用いる。 Ｃ(4) 第１２図の実施例の説明 第１２図は本発明に係る回路の第３の実施
例のブロツク図である。これは特に章(A)で述
べた刊行物でCORPSK（４−５）と呼ばれ、
米国特許第4320499号に詳述されているタイ
プのCORPSK信号を発生するための回路４
のブロツク図である。第１２図の回路４の構
造も大いに第３図の回路４の構造に対応する
から、第１２図の説明は主として第３図に対
する修正を扱う。 CORPSK（４−５）は４レベルデータ記号
ａ(m)が搬送波信号の位相を変調し、従つて時
間間隔（mT、mT＋Ｔ）における位相φ(t)
は次式で定義される量Δφ(m)だけ変わる。 Δφ(m)＝φ（mT＋Ｔ）−φ（mT）＝ｋ(m)π／２（25） ここでｋ(m)は５レベルデータ記号であり、
そのレベルは範囲−２、−１、０、１、２の
値をとり得る。位相変化Δφ(m)と、範囲０、
１、２、３の値をとれるデータ記号ａ(m)のレ
ベルとの間には下記の表のような関係があ
る。この表は２ビツトa1na0nで表わしたａ(m)
のレベルの二進符号と、３ビツトhn、a1na0n
で表わしたｋ(m)のレベルの二進符号とを含む
が、この符号化はビツトa1n、a0nの一個での
誤差となるように選ぶ。 【表】 ビツト(m)はａ(m)＝０に対して値ｋ(m)＝＋２
又はｋ(m)＝−２のどちらが選ばれているかを
示す。この選択は先行する値φ（ｍ−１）及
びφ（ｍ−２）により決まり、斯くして下の
表に従つてｋ（ｍ−１）及びｋ（ｍ−２）に
よつて決まる。 【表】 ｋ（ｍ−１）＝ｋ（ｍ−２）＝０の場合は、ａ
(m)＝０に対するｋ(m)の選択が更に早い値ｋ
（ｍ−３）、ｋ（ｍ−４）、…により決まる可能
性もある。しかし、このような伸長はほとん
ど何の利点ももたらさないから、表の最終
列に従つて固定選択を行なつた。更に詳しい
こは、前述した米国特許第4320419号を参照
されたい。ここでの表１と２が上述した表
とに対応する。これらの表と式（25）とか
ら信号発生の点でのCORPSK（４−５）と
GTFMとの間の最も重要な差異が明らかと
なる。 第１にCORPSK（４−５）の位相φ(t)は長
さＴの１記号間隔内で±πラジアンの量だけ
変わり得る。従つてこの時間間隔内で位相φ
(t)の値モジユロ2πは基準瞬時ｔ＝０におい
て位相φ(t)を適当に選んでも何時も同じ位相
カドラント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝ ０、１、２又は３）にとどまるのではない。
この結果記号間隔の境界以外の瞬時で異なる
位相カドラントへの移行が生じ得る。従つて
記号間隔（mT、mT＋Ｔ）の境界での位相
φ(t)の値モジユロ2πを特徴づけるために、
GTFM信号の場合のように一つのカドラン
ト番号ｙ(m)モジユロ４を用いることはでき
ず、基準瞬時ｔ＝０においてφ(t)を適当に選
択した場合のこの記号間隔の初期値ｔ＝mT
での位相φ(t)の値モジユロ2πを特徴づける
位相状態番号Ｚ(n)モジユロ４を用いることに
なる。φ（０）＝０と選べば次の関係が成立す
る。 φ（mT）＝〔Ｚ(m)・π／２〕モジユロ2π（26） 式（25）から位相状態番号Ｚ(n)モジユロ４は次
式で定義できることが結論される。 Ｚ(m)＝〔Z(n-1)＋k(n-1)〕モジユロ４ （27） こうするとこの位相状態番号Ｚ(m)を修正さ
れたモジユロ４アツプ／ダウンカウンタの計
数位置として得られる。このカウンタにはデ
ータ記号k(n-1)が加えられ、その計数位置Ｚ
(m)は式（27）に従つて前の計数位置Z(n-1)に
関係する。k(n-1)＝＋２とｋ（ｍ−１）＝−２
とは同じ番号Ｚ(m)を生むから位相状態番号Ｚ
(m)は直接データ記号ａ（ｍ−１）から導びけ
る。表から明らかなように、２進符号を選
び、a(n-1)の２ビツトにビツトh(n-1)を結合す
ることによりk(n-1)の３ビツトを得られるが、
番号Ｚ(m)の形成ではこのビツトhn-1は何の役
目もしない。第１２図ではこの最後の方法を
用いて位相状態カウンタ２４を制御し、２ビ
ツトZ1Z0での位相状態番号のＺの符号化を２
ビツトy1y0でカドラント番号ｙを符号化する
前述したのと同じ方法で行なつている（表
参照）。 第２に、表が示すところによると値ｋ(m)
＝＋２とｋ(m)＝−２の間の選択は瞬時ｔ＝
mTに先行するデータ信号ａ(t)の歴史に依存
し、相関的に符号化されたデータ記号ｋ(m)は
非線形予測に従つてデータ記号ａ(m)から導び
かれる。これはデータ記号ａ(m)を非線形符号
変換器に加えることにより行なわれるが、こ
の非線形符号変換器はデータ信号ａ(m)並びに
２個の先行する値k(n-1)及びk(n-2)に応答して
値ｋ(m)を決める。このことについても前述し
た米国特許第4320499号（第１０図参照）に
詳述されている。二進符号化を選んだ場合
は、ａ(m)の２ビツトに１ビツトのhnを結合
することによりｋ(m)の３ビツトが得られる
が、代りにデータ記号ａ(m)、ａ（ｍ−１）及
びａ（ｍ−２）並びに先行するビツトhn-1及
びhn-2の各１ビツトの２ビツトに応答してこ
のビツトhnを決めれば十分である。第１２
図ではアドレツシング回路２２に非線形相関
符号化回路８０を挿入し、この非線形相関符
号化回路８０がアドレスバス８１を介してシ
フトレジスタ２９内のデータの組｛ａ｝の３
個の最新の記号を受け取り、この組｛ａ｝に
対応するビツトの組｛ｈ｝を生ずるようにす
ることによりこの最后の特徴を用いている。 説明をこれ以上複雑にしないために、第１
２図ではインパルス応答の中間区間を長さ
pT＝3Tに限り、従つて組｛ａ｝は３個のデ
ータ記号ａ（ｍ＋１）、ａ(m)及びａ（ｍ−１）
しか含まないものと仮定する。この時符号化
回路８０は第１３図のａ又はｂの回路図に従
つて作れる。第１３図のａの回路図は前述し
た米国特許第4320499号の第１０図の回路図
と同じ構造を有する。 第１３図の図ａでは、符号化回路８０は読
出し専用メモリ８２を具え、ここにビツト
h(n+1)の可能な値を蓄わえる。幅が８ビツト
のアドレスをアドレスバス８３を介してこの
読出し専用メモリ８２に加えるが、このアド
レスは、前述したところに鑑み、データ記号
ａ（ｍ＋１）、ａ(m)及びａ（ｍ−１）の各々の
２ビツトと２個の先行するビツトhn及びhn-1
とから成らねばならない。後者のビツトhn
及びh(n-1)はシフトレジスタ８４（これはこ
の場合２個の要素だけから成る）を読出し専
用メモリ８２の出力側に接続することにより
得られる。組｛ａ｝が４個以上のデータ記号
を有する場合は、シフトレジスタ８４は組
｛ｈ｝に対して対応して多数の要素を有する
が、これ以上の符号化回路８０の構造の修正
は不要である。表及びから簡単にビツト
hn+1のどの値を読出し専用メモリ８２の記憶
位置に蓄わえねばならないかを導びくことが
できる。この読出し専用メモリ８２は図ａで
は記憶容量が28×１＝256ビツトであるが、
図ｂではビツトhn+1はデータ記号ａ（ｍ＋１）
＝０の時だけしか意味がなく、データ記号ａ
（ｍ＋１）≠０の場合はいつも論理値「０」
を有する事実を用いることにより、26×１＝
64ビツトの記憶容量で十分である。それ故、
図ｂではデータ記号ａ（ｍ＋１）の２ビツト
はアドレスバス８３に加えられず、ANDゲ
ート８５に加えられる。ANDゲート８５は
読出し専用メモリ８２の出力側に接続されて
いるANDゲート８６を制御し、従つてａ（ｍ
＋１）＝０の場合だけ「０」と異なる論理値
を有するビツトhn+1を運べる。 表によれば、値ｐ＝３とすると原理的に
は53＝125個の異なる組合せｋ（ｍ−１）、ｋ
(m)、ｋ（ｍ＋１）ができ、この結果位相状態
番号Ｚ(m)の４個の可能な初期位相φ（mT）
モジユロ2πの各々につき１記号間隔（mT、
mT＋Ｔ）内で125個の異なる位相φ(t)の形
があり得ることになる。しかし、表によれ
ば、125個の組合せのうち33個はキヤンセル
され、各位相状態番号Ｚ(m)につき92個の異な
る位相φ(t)の形が可能である。これらの92個
の形は２個の群に分けられる。即ち、位相φ
(t)の値が初期位相φ（mT）に対し減少する
場合の群Ｇ（−）と位相φ(t)の値が初期位相
φ（mT）に対し減少しない場合のＧ（＋）と
である。第１２図のこれから先の説明をでき
るだけ簡単に保つため、ｋ(m)＝０の時の組合
せｋ（ｍ−１）、ｋ(m)、ｋ？ｍ＋１）に対する
20個の可能な位相φ(t)の形が両方の群Ｇ（＋）
及びＧ（−）に分けられることはなく、これ
らは全て群Ｇ（＋）に属し、従つて群（＋）
はｋ(m)＝０、ｋ(m)＝＋１及びｋ(m)＝＋２の時
56個の組合せを具え、群Ｇ（−）はｋ(m)＝−
１及びｋ(m)〕＝−２の時36個の組合せを具え
るものと仮定する。 第３図と同じように、第１２図の第１の読
出し専用メモリ２６は位相状態番号Ｚ(m)＝０
を有する初期位相φ（mT）＝０モジユロ2πに
対し減少しない位相φ(t)の値、従つてＺ(m)＝
０の群Ｇ（＋）に対する信号サンプルcos〔φ
（ti）〕だけをメモリ部２６(1)に蓄わえ、メモ
リ部２６(2)にsin〔φ（ti）〕だけを蓄わえるよ
うに構成されている。 同じく、第３図と同じように、第１２図で
はアドレス変換器３５がアドレスバス８１上
のデータ記号｛ａ｝を付号化回路８０の出力
側のビツトの組｛ｈ｝と組合わせることによ
り形成されるデータ記号の組｛ｋ｝に応答し
てメモリ２６に対する読出しアドレスの新ら
しい第１の部分｛k′｝を生ずる。群Ｇ（＋）
に対してはアドレス変換を行なう必要はな
い。従つてこの場合は｛k′｝＝｛ｋ｝である。
群Ｇ（−）に対してはこのアドレス変換は組
｛ｋ｝のデータ記号の各々の値の極性を反転
することを意味する。表はｋ(m)を最適に二
進符号化すると、ａ(m)の２ビツトa1n、a0nの
位置を何時も交換してa0n、a1nにし、加えて
ａ(m)＝０、従つて｜ｋ(m)｜＝２の時だけビツ
トh(n)の補正をとつてna0na1nにすることに
よりｋ(m)の値の極性反転を行なえることを示
している。 第３図と比較して異なる点は第１２図のア
ドレス変換器３５は変換標識信号として極性
標識ビツトＰ（論理値ｐ＝「１」は極性反転が
生じないことを示す）を生ずるが、第３図の
ように補間カウンタ２３に対するセンス標識
ビツトＵ／Ｄを生じないことである。この結
果、第１２図の補間カウンタ２３は簡単なモ
ジユロ16カウンタの形をとる。最適なｋ(m)の
二進符号を行ない、群Ｇ（＋）とＧ（−）への
上述したように選択された分割を行なつた場
合、極性反転はｋ(m)＝−１及びｋ(m)＝−２の
場合しか生じない。表はｋ(m)＝−１の場合
はａ(m)＝１として論理値a1n＝「１」及びa0n
＝「０」を有する２ビツトa0na1nの生起によ
り一義的に特徴づけられ、ｋ(m)＝−２の場合
は論理値hn＝「１」を有するビツトhnの生起
により特徴づけられることを示している。こ
れに基づいて、極性標識ビツトＰに対し次の
論理関係が成立する。 Ｐ＝（1n＋a0n）n （25） アドレス変換器３５を論理回路として作る
場合は、このビツトＰもアドレス変換自体に
使える。蓋し、上述した考察を強めれば組
｛k′｝の記号の各々のビツトh′、a′1、a′0を組
｛ｋ｝の対応する記号のビツトｈ、a1、a0と
の間には下記の論理関係が存在するからであ
る。 a1′＝Pa1＋a0 a0′＝Pa0＋a1 h′＝ｈ＋a1a0 （26） ここで＋はモジユロ２加算を示す。こうし
て３個のデータ記号ｋ（ｍ−１）、ｋ(m)、ｋ
（ｍ＋１）の各々に対して得られるビツトh′、
a1′、a0′を直接読出し専用メモリ２６に対す
る読出しアドレスの新らしい第１の部分とし
て用いると、この新らしい第１の部分は９ビ
ツトの幅を有することになる。しかし、群Ｇ
（＋）の56個の組合せを識別するためには新
らしい第１の部分の幅は６ビツトで十分であ
る（56＜64＝26）。従つて、このような論理
回路では、式（25）及び（26）の論理動作を
行なうためのゲートの他に、別の多数のゲー
トを用いて所望の６ビツト幅の究局の新らし
い第１の部分を得ることになる。それ故、構
造とプログラミングを簡単にする観点からは
アドレス変換器３５を読出し専用メモリとし
て作る方が好ましい。 第１２図ではアドレス変換器３５により生
ずる極性標識ビツトＰを選択信号発生器３６
に加え、そこで２個の選択信号S1及びS2′を
発生するのに使用している。以下これを行な
う方法を第１４図につき詳しく述べるが、こ
の第１４図は多くの点で第４図に対応する。
第４図の図ａと同じように、第１４図の図ａ
は１記号間隔（mT、mT＋Ｔ）内での位相
φ(t)の可能な変化の例を示す。但し、位相変
化の値は｜Δφ(m)｜＝πラジアンを選んでい
る。図ａの曲線（Ｚ、Ｐ）又は（Ｚ、）に
より指示されるが、ここでＺ＝Ｚ(m)は初期位
相φ（mT）に対する位相状態番号であり、
Ｐは論理値「１」を有するアドレス変換器３
５の極性標識ビツトである。図ａ内の曲線は
全て同じ形を有し、曲線（０、Ｐ）、（１、
Ｐ）は夫々基準０及びπ/2につき曲線（０、
Ｐ）、（１、Ｐ）に対して鏡映対称になつてい
る。また第４図のｂと同じように、cosφ及
びsinφの形を図ａのφ(t)と同じスケールの縦
軸に沿うφの関数として図ｂ及びｃに示して
ある。図ｂはＺ(m)＝０の場合であり、図ｃは
Ｚ(m)＝１の場合である。 第１２図の読出し専用メモリ２６のメモリ
部２６(1)及び２６(2)にも第１４図の図ａの曲
線（０、Ｐ）に沿つて位相φ(t)が０ラジアン
からπラジアン迄増大する場合の信号サンプ
ルcos〔φ（ti）〕及びsin〔φ（ti）〕の値しか蓄わ
えられていない。これらの蓄わえられている
値はここでもcosφ1及びsinφ1と示し、第１４
図の図ｂに太線で示す。この増大する位相φ
(t)の範囲φ1はここでは第４図のようにπ/2ラ
ジアンではなく、πラジアンである。この結
果ここではcosφ1及びsinφ1の符号も読出し専
用メモリ２６に蓄わえる。 第１４図の図ｃは蓄わえられている値
cosφ1及びsinφ1は位相状態番号Ｚ(m)＝１を有
する曲線（１、Ｐ）に対して用い得ることを
示す。このことは位相状態番号Ｚ(m)＝２及び
３を有する曲線（２、Ｐ）及び（３、Ｐ）に
ついても成立する。これらの曲線は図ａに示
されていないが、これは図ｂ及びｃとコンパ
ラブルなこれらの曲線図を描くことにより容
易にチエツクできるからである。明らかにＺ
＝０、１、２及び３を有する曲線（Ｚ、Ｐ）
につき信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕と蓄わえられている信号値cosφ1及び
sinφ1の系列との間には表と同じ関係が存
在する。但し、この表のビツトy1y2を有す
るカドラント番号ｙをビツトZ1Z0を有する位
相状態番号Ｚで置き換える。 読出し専用メモリ２６に図ａの曲線（０、
Ｐ）に対する信号値cos（−φ1）及びsin（−
φ1）の系列（これらの値は図ｂに破線で示
されている）だけが蓄わえられている場合
は、上述したところから結論されることであ
るが、Ｚ＝０、１、２及び３を有する曲線
（Ｚ、）につき信号サンプルcos〔φ（ti）〕
及びsin〔φ（ti）〕とこの時蓄わえられている
値cos（−φ1）及びsin（−φ1）との間に表と
同じ関係が存在する（明らかにｙをＺで置き
換える）。この場合既知の関係 cos（−φ1）＝cosφ1 sin（−φ1）＝sinφ1 （27） を用いることにより簡単に実際に蓄わえられ
ている値cosφ1及びsinφ1との関係を得られ
る。（27）は直接図ｂから結論できる。即ち、
表で蓄わえられている信号値sinφ1を用い
る時は何時も符号を付加的に反転する。 表とを組合わせて表を導びいたのと
同じ方法で、こうして得られたＰ及び1に
ついての表を表と組合わせることができ
る。Ｐの場合はこの結果表と同じ表が得ら
れ（勿論ｙをＺで置き換える）、この結果第
３図と同じ選択信号S1及びS2が得られる。
の場合は表で蓄わえられている信号値
sinφ1を用い、この結果第１の選択信号の定
義からして論理値S1＝「０」が生ずる時何時
も表で付加的符号反転を行なうことにより
求める表を得ることができる。の場合この
結果第１の選択信号S1は第３図と同じにな
り、第２の選択信号は第３図の第２の選択信
号S2に論理値S1＝「０」の時付加的符号反転
を施すことにより得られる。 これらの事実に基づき、第１２図の選択信
号発生器３６は第１５図の回路図に従つて作
れる。この選択信号発生器３６は式(17)及び(18)
で定義されるような選択信号S1及びS2を生ず
る部分３６(1)（これはy1y0をZ1Z0で代えて第
６図の選択信号発生器３６と同じように作れ
る）と、符号反転器３８に送る第２の選択信
号S2′を生ずる部分３６(2)とから成る。ここ
でＰ及びS1が両方とも論理値「０」を有する
場合はS2′＝2であり、それ以外の場合は全
てS2′＝S2である。この目的で、部分８６(2)
はアドレス変換器３５の極性標識ビツトＰと
部分６(1)の第１の選択信号S1とに応答して論
理信号・1を形成するNORゲート９０
と、部分３６(1)の第２の選択信号S2とNOR
ゲート９０の論理信号・1とに応答して
第２の選択信号S2′を形成する排他的論理和
ゲート９１とを具える。
応答してほぼ一定の振幅と連続した位相φ(t)とを
有するアナログの角度変調信号を発生する回路で
あつて、この回路が、記号周波数で同期して、ｑ
を２以上の整数として、周波数4q／Ｔを有するクロ ツク信号を生ずるクロツク回路と；クロツク信号
により制御され、補間カウンタを具備し、所定の
数の順次のデータ記号に応答し、周波数4q／Ｔを有 するアドレスを生ずるアドレツシング回路と、記
号周波数により制御され、データ記号に応答して
長さＴの記号間隔の境界で位相φ(t)の値モジユロ
2πを特徴づける位相状態番号を生ずるカウンタ
とを具える制御回路と；上記制御回路に接続さ
れ、アドレス可能な記憶位置にクロツク信号によ
り決まる瞬時における信号cosφ(t)及びsinφ(t)を
表わすデイジタル数値を蓄わえるための第１の読
出し専用メモリを具備し、アドレツシング回路の
制御の下に第１の読出し専用メモリの記憶位置か
ら蓄わえられている値を読み出し、この読み出さ
れた値をデイジタル−アナログ変換して処理して
アナログの角度変調信号を形成する信号プロセツ
サと；を具える角度変調信号発生回路に関するも
のである。 このような回路は「アイ・イー・イー・イート
ランザクシヨンズ オン コミユニケーシヨン
ズ」（IEEE Transactions on Communications）
第COM−26巻第５号、1978年５月、第534〜542
頁（第１５図参照）に載つているド・ヤーゲル
（De Jager）とデツカー（Dekker）のTFM
（Tamed Frequency Modulation）についての
論文と米国特許第4229821号（第１８図参照）と
から既知である。長さＴの１記号間隔でTFM信
号の位相φ(t)は±π/2以下の量しか変化せず、位
相φ(t)の値のモジユロ2πは基準瞬時ｔ＝０でφ
(t)を適当に選択すればこの間隔内で何時も同じ位
相カドラント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝０
、 １、２又は３）内にとどまり、異なる位相カドラ
ントへの移行は記号間隔の境界でしか行なわれな
い。TFM信号の場合位相状態番号は位相カドラ
ント番号ｙモジユロ４である。而して従来技術の
回路ではこの位相カドラント番号はデータ記号に
より制御されるモジユロ４アツプ／ダウンカウン
タの計数位置として得られ、そこで信号プロセツ
サの第１の読出し専用メモリの読出しアドレスの
一部として用いられている。読出されたデイジタ
ル数値は２個のDAC回路（デイジタル−アナロ
グ変換回路）により２個のアナログ信号cosφ(t)
及びsinφ(t)に変換される。そしてこれらの２個の
アナログ信号が周波数4q／Ｔにある不所望の信号成 分及びその高調波を抑圧するための２個の低域フ
イルタを介してアナログ直角度変調回路に加えら
れ、そこで２個の積変調器により位相が直交して
いる２個の搬送波により乗算され、積変調器に接
続されている加算器によりTFM信号を得ている。 こうするとデイジタル信号処理部とアナログ信
号処理部のインタフエースが第１の読出し専用メ
モリの直後にくるから、これらの既知の回路は著
しいハイブリツド構造を有し、特に厳しい要求
が、２個の信号径路の振幅及び位相特性並びにそ
こで不可避的に生ずる直流電圧オフセツトを等し
くさせ、また２個の搬送波の位相を正確に直交さ
せ、不所望な振幅及び位相変動、不所望な側帯波
並びに不十分な搬送波の抑圧が出力側でTFM信
号内に生ずるのを防ぐことの両方の点で、アナロ
グ信号処理部の回路のインプリメンテーシヨンに
課される。 上述した欠点を除く一つの方法はアナログ直角
変調回路の構成要素（積変調器、搬送波発振器及
び加算器）をそれらの既知のデイジタル等価物で
置き換え、これらの等価物に信号サンプルをクロ
ツク信号の速度rq／Ｔで処理させ、こうして得られ るデイジタル直角変調回路を第１の読出し専用メ
モリに接続することである。こうするとデイジタ
ル部とアナログ部との間とのインタフエースは直
角変調回路の出力側にずれ、この結果TFM信号
を得るために一つのDAC回路だけが必要となる。
しかし、実用的なインプリメンテーシヨンを得る
にはこうして得られる主にデイジタル部から成る
構造も直角変調回路内で最高許容データ記号速度
１／Ｔを制限するデイジタル乗算器が必要なためな
お魅力に乏しい。 「フイリツプス ジヤーナル オブ リサー
チ」（Philips Journal of Research）第37巻第４
号、1982年、第165〜177頁に載つているチユン
（Chung）とゼエーヘルス（Zegers）のGTFM
（Generalized TFM）についての論文では搬送
波周波数に適当な値を選び（例えば、クロツク信
号の周波数4q／Ｔの1/4）、次に第１の読出し専用メ モリとデイジタル直角変調回路の機能を結合させ
ればこの制約を除けることが述べられている（第
169頁参照）。こうすると第１読出し専用メモリに
蓄わえられるデイジタル数値はアナログGTFM
信号のサンプルを表わし、この結果DAC回路を
直接第１の読出し専用メモリに接続できることに
なる。こうして得られる回路はモノリシツク集積
化するのに特に魅力的で、広範囲なデータ記号速
度、例えば、2.4kビツト／Ｓから72kビツト／ｓ
迄を処理できる。而してこの技術は(G)TFM信号
の発生に限られるものではなく、種々の他の変調
方法、例えば、夫々「アイ・イー・イー・イー
トランザクシヨンズ オン コミユニケーシヨン
ズ」（IEEE Transactions on Communications）
第COM−29巻第３号、1981年３月、第210〜225
頁及び第226〜236頁に載つているオーリン
（Aulin）、リドベツク（Rydbeck）及びスンドベ
ルグ（Sundberg）の論文及びムイルウイーク
（Muilwijk）の論文に記載されているｎ−
PRCPM（ｎ進Partial Response Continuous
Phase Modulation）及びCORPSK（Correlative
Phase Shift Keying）並びに「アイ・イー・イ
ー・イー トランザクシヨンズ オン コミユニ
ケーシヨンズ」（IEEE Transactions on
Communications）第COM−29巻第７号、1981
年７月、第1044〜1050頁に載つているムロタ
（Murota）及びヒラデ（Hirade）の論文に記載
されているGMSK（Gaussian Minimum Shift
Keying）で使用できる。しかし、この技術のい
くつかの用途では必要とされる記憶容量がなお障
害となる。 (B) 発明の要旨 本発明の目的は第１の読出し専用メモリの記憶
容量が相対的に小さくてすむモノリシツク集積化
するのに魅力的な構造を有する１記号間隔当りの
位相変化が±π/2ラジアン又はその整数倍に等し
い(G)TFM信号、GMSK信号並びにいくつかのタ
イプのCORPSK信号及びCPM信号を発生するた
めの章(A)の冒頭に載べたタイプの回路を提供する
にある。 この目的を達成するため、本発明によれば、第
１の読出し専用メモリを一つの予じめ定められた
番号に関連する位相φ(t)が減少しない場合の信号
cosφ(t)及びsinφ(t)を表わす値だけを蓄わえるよ
うに構成し；アドレツシング回路に前記所定の数
の順次のデータ信号に応答して前記の予じめ定め
られた位相状態番号に関連する位相φ(t)が減少し
ない場合のアドレスと変換標識信号とを生ずるア
ドレス変換器を設け；制御回路に更にクロツク信
号により制御され、位相状態番号に応答して第１
及び第２の選択信号を生ずるゼネレータを設け；
信号プロセツサを各クロツク瞬時において第１の
選択信号に応答して信号cosφ(t)及びsinφ(t)を表
わす２個の値の一方だけデイジタル−アナログ変
換器に選択的に加え、各クロツク瞬時において第
２の選択信号に応答してデイジタル−アナログ変
換器の出力サンプルの符号を選択的に反転するよ
うに構成し、これらの出力サンプルが搬送波周波
数q/Tでのアナログの角度変調信号のサンプルを
構成し、これにより低域フイルタを用いて上記出
力サンプルからアナログの角度変調信号を導き出
せるように構成したことを特徴とする。 図面につき本発明の実施例とその利点とを詳細
に説明する。 (C) 実施例の説明 Ｃ(1) 一般的説明 振幅がほぼ一定で、位相φ(t)が連続してい
る角度変調信号を発生する回路をTTFM信
号の場合につき説明したから、先ず第１図に
つきGTFM送信機の基本回路図を説明する。
この第１図の回路は米国特許第4229821号に
開示されているTFM送信機の基本回路の修
正例である。 第１図の送信機はデータ信号源１を具える
が、これはクロツク信号源２により同期をと
られる。記号速度1/Tでデータ信号源１から
取り出された二進データ信号は差動符号化回
路３を介して振幅がほぼ一定で、位相φ(t)が
連続な角度変調信号を発生する回路４に加え
られる。この角度変調信号は出力回路５を介
して伝送チヤネルに加えられる。出力回路５
では電力増幅と伝送チヤネルの周波数帯への
変換の両方が行なわれる。 第１図において角度変調信号発生回路４は
理想的な電圧制御発振器６を具備する周波数
変調器により構成される。VCO６の静止周
波数は何時も所望の（中間）搬送波周波数fc
に等しく、利得はπ／2Tラジアン／Ｖ・秒に等 しい。差動符号化された二進データ信号は前
変調フイルタ７を介してこの発振器６に加え
られる。この前変調フイルタ７はパーシヤル
レスポンス符号化回路８と低域フイルタ９
とを具えるが、その伝達関数は第３のナイキ
スト判定法を満足する。符号化回路８は２個
の遅延要素１０，１１を有するトランスバー
サルフイルタにより構成される。各遅延要素
は１記号期間Ｔに等しい時間遅延を生じ、
夫々Ａ、Ｂ、Ａに等しい重み付け因子を有す
る重み付け回路１２，１３及び１４を介して
加算器１５に接続される。これらの重み付け
因子Ａ、Ｂは０から１迄の範囲にあり、条件
2A＋Ｂ＝１を満足する。TFMの場合はＢ＝
0.5、従つてＡ＝0.25である。 発振器６の出力側に生ずるGTFM信号Ｓ
(t)は次式で表わせる。 Ｓ(t)＝sin〔wcｔ＋φ(t)〕 (1) 但し、wc＝2πfcであり、fcは（中間）搬送
波周波数である。TFMにつき米国特許第
4229821号に示されているように位相φ(t)と
回路４に加えられる差動符号化二進データ信
号ｂ(t)との間にはｍを整数として瞬時ｔ＝
mTとｔ＝mT＋Ｔとの間の一記号期間Ｔに
亘る位相変化の量が次式で与えられるような
関係が存在する。 φ（mT＋Ｔ）−φ（mT）＝〔Ab(n-1)＋Bb(n)＋Ab(n
+1)〕π／２(2) 但し、b(n)〔b(n)＝１〕は記号間隔（mT、
mT＋Ｔ）でのデータ信号ｂ(t)の記号を表わ
す。加えて、この記号間隔（mT、mT＋Ｔ）
内の瞬時ｔでの位相φ(t)の形は第３のナイキ
スト判定法を満足する低域フイルタ９の特定
の選択に依存するが、各選択毎にこの形は主
として前変調フイルタ７の出力側での式(2)に
述べられている３個の順次のデータ記号
b(n-1)、b(n)、b(n+1)をフイルタリングしたも
のにより決まることが示されている。 こうして得られるGTFM信号ｓ(t)は無線
通信系で用いられる時のような出力回路５の
実用的な例で更に有効に処理する上で望まれ
る多くの特性を有している。第１図では、こ
の出力回路は周波数変換器として構成されて
おり、ミクサ段１６、搬送波源１７及び帯域
フイルタ１８を具え、（中間）搬送波周波数
fcよりも高い搬送波周波数fpのGTFM信号Sp
(t)を得るようになつている。但し、Sp(t)は
wp＝2πfpとして次式で表わせる。 sp(t)＝sin〔wpｔ＋φ(t)〕 (3) この目的で搬送波源１７は振幅が一定で周
波数がfp−fcの搬送波信号を発生し、この搬
送波信号がミクサ段１６で発振器６から出力
されるGTFM信号ｓ(t)と混合され、その後
で帯域フイルタ１８により和周波数（fp−fc）
＋fc＝fpの混合産物を選択する。このGTFM
信号ｓ(t)は振幅が一定であるから、出力回路
５の実用的な例で電力効率を高くするため非
線形の振幅伝達関数を有する要素を用いても
何等問題にはならない。加えて、帯域フイル
タ１８は伝送チヤネルに加える信号を選択す
るに当つて特別厳しい要求を満足する必要も
ない。蓋し、GTFM信号ｓ(t)はコンパクト
な電力密度スペクトルを有し、サイドローブ
は可成り低レベルであるからである。これと
対照的に、回路４を実際に作るに際しては発
振器６の静止周波数及び利得を規定された値
fc及びπ／2Tに保つためにアナログ回路（第１ 図には図示せず）に非常に厳しい要求が課さ
れる。 アナログ回路の機能の制御に課される厳し
い要求に関連する問題は回路４を第２図に示
すように主としてデイジタル構造になるよう
にすれば回避できる。この方法では前変調フ
イルタリングを行なうのにデイジタル信号処
理技術を用い、第１図の前変調フイルタの所
望のインパルス応答ｇ(t)の高位の値、特にｐ
を小さい奇数として長さpTの中央区間の値
だけを用いる。加えて、GTFM信号ｓ(t)を
発生するのに直角変調を用いる。この例は(A)
章で述べたTFMについての刊行物から既知
の回路に基づいており、この回路は同じくそ
こで述べたGTFMについての刊行物に従つ
てデイジタル直角変調回路を用いることによ
り修正されている。 第２図の回路４はクロツク回路２０を具え
るが、このクロツク回路２０は第１図のクロ
ツク信号号源２の記号周波数1/Tで同期をと
られ、周波数 fs＝１／Ts＝4q／Ｔ (4) を有するクロツク信号を生ずる。但し、ｑは２
以上の整数である。加えて、回路４は制御回路
２１を具えるが、この制御回路２１にこのクロ
ツク信号で制御されるアドレツシング回路２２
が含まれ、このアドレツシング回路２２が補間
カウンタ２３を具備し、周波数fs＝4q／Ｔでアド レスを生ずると共に記号周波数1/Tにより制御
されるカウンタ２４を具備し、記号間隔と境界
での位相φ(t)の値モジユロ2πを特徴づける位
相状態番号を生ずる。この制御回路２１に信号
プロセツサ２５が接続されており、この信号プ
ロセツサ２５が２個のメモリ部２６(1)及び２６
(2)を有する第１の読出し専用メモリ２６が含ま
れ、そのアドレス可能な記憶位置に周波数fsの
クロツク信号により決まる瞬時ti ti＝iTs (5) での信号cosφ(t)及びsinφ(t)を表わすデイジ
タル数値が蓄わえられる。但し、ｉは整数で
ある。メモリ部２６(1)及び２６(2)から読出さ
れた離散的な信号サンプルcos〔φ（ti）〕及び
sin〔φ（ti）〕はデイジタル直角変調器２７で
処理され、 ｓ（ti）＝sin〔wcti＋φ（ti）〕 (6) の形をした離散信号サンプルｓ（ti）を作り、
これがこれまたクロツク回路２０で制御され
るDAC回路２８に加えられ、対応するアナ
ログGTFM信号ｓ(t)を生ずる。 アドレツシング回路２２では第１図の符号
化回路３の差動符号化二進データ信号ｂ(t)が
シフトレジスタの形態をした直並列変換器２
９に加えられる。このシフトレジスタ２９の
内容は記号速度1WTでシフトされる。この
シフトレジスタ２９はインパルス応答ｇ(t)の
中央区間が限られる長さpTの記号期間の数
に等しいｐ個の要素を具える。この時長さＴ
の１記号間隔内での位相φ(t)の形は長さpT
に限られたこのインパルス応答ｇ(t)と、シフ
トレジスタ２９に蓄わえられているｐ個のデ
ータ記号とにより十分に定まり、従つて１記
号間隔内で2p個の位相φ(t)の形が可能とな。
第２図ではｐ＝５にしてあり、従つて2p＝25
＝32である。この時記号間隔（mT、mT＋
Ｔ）時に第１の読出し専用メモリ２６を読む
ためにアドレツシング回路２２により生ずる
アドトスの第１の部分はシフトレジスタ２９
に蓄わえられているデータ記号b(n-2)、
b(n-1)、b(n)、b(n+1)、b(n+2)により形成され
る。これらの読出しアドレスは速度fs＝4q／Ｔ で生ずるが、補間因子4qは長さＴの各記号
間隔で読出されるべき離散信号サンプルの数
である。この目的で、補間カウンタ２３をモ
ジユロ4qカウンタとし、その計数入力端子
がクロツク回路２０から周波数fs＝4q／Ｔのク ロツク信号を受け取り、その計数位置が読出
しアドレスの第２の部分として機能するよう
にする。第２図ではｑ＝４としてあり、従つ
て4q＝16であり、カウンタ２３はモジユロ
16カウンタである。 式(2)から結論されることであるが、瞬時ｔ
＝mTとｔ＝mT＋Ｔの間の位相φ(t)は量±
π／２ラジアンより大きくは変われず、この時
間間隔内では位相φ(t)の値モジユロ2πは基
準瞬時ｔ＝０においてφ(t)を適当に選択すれ
ば何時も同じ位相カドラント（ｙπ／２、（ｙ＋ １）π／２〕（但し、ｙ＝０、１、２又は３）内 にとどまり、別の位相カドラントへの移行は
瞬時ｔ＝mT＋Ｔでのみ可能である。位相状
態番号により記号間隔の境界での位相φ(t)の
値モジユロ2πを特徴づけるために、この場
合位相カドラント番号ｙモジユロ４を用いる
ことができる。式(2)から導びけることである
が、記号間隔（mT、mT＋Ｔ）に対するカ
ドラント番号y(n)モジユロ４と、前の番号
y(n-1)モジユロ４と、データ信号b(n-1)、b(n)
の間には下記の表の関係が存在する。 【表】 第２図では位相状態番号として機能するカ
ドラント番号はカウンタ２４を修正されたモ
ジユロ４アツプ／ダウンカウンタとして作
り、これに、シフトレジスタ２９のデータ信
号b(n)を加え、その計数位置をカドラントy(n)
モジユロ４とし、この計数位置y(n)を前の計
数位置y(n-1)並びにデータ記号b(n-1)及びb(n)
に表に従つて関連させることにより得られ
る。メモリ部２６(1)、２６(2)に蓄わえられて
いる値は夫々信号cosφ(t)及びsinφ(t)を表わ
し、これらの信号は考えている記号間隔
（mT、mT＋Ｔ）の位相カドラントφ(t)がど
こに位置するかを表示するカドラント番号
y(n)モジユロ４に依存するから、φ(t)の2p＝
32個の可能な形に対しcosφ(t)、sinφ(t)を表
わす値を各位相カドラント毎に蓄わえねばな
らない。この結果第２図のカドラント カウ
ンタ２４の計数位置は読出しアドレスの第３
の部分を形成する。第２図ではこれらの読出
しアドレスは11ビツトの幅を有する（シフト
レジスタ２９の内容の５ビツト、補間カウン
タ２３の計数位置の４ビツト、カドラントカ
ウンタ２４の２ビツト）。そしてこのアドレ
スはアドレスバス３０を介して第１の読出し
専用メモリ２６の両方のメモリ部２６(1)及び
２６(2)に加えられる。 メモリ部２６(1)及び２６(2)から読み出され
た離散信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕は直角変調器２７に加えられ、そこで
デイジタル乗算器３１及び３２により、デイ
ジタル搬送波信号源３３（これも周波数fs＝
4q／Ｔのクロツク信号で同期をとられる）から 出力される２個の位相が直角な搬送波の離散
信号サンプルsin（wcti）及びcos（wcti）が乗
算される。乗算器３１，３２の出力信号はデ
イジタル加算器３４により加え合わされ、次
式で与えられるデイジタル和信号ｓ（ti）を
生ずる。 ｓ（ti）＝cos〔φ（ti）〕sin（wcti）
＋sin〔φ（ti）〕cos（wcti）(7) これは次のように書ける。 ｓ（ti）＝sin〔wcti＋φ（ti）〕 (8) 従つてDAC回路２８の出力側には所望の
位相φ(t)を有するGTFM信号ｓ(t)が得られ
る。 回路４は大部分デイジタル構造をしている
にもかゝわらず、第２図の構造を直接インプ
リメントすることは実用上あまり魅力的では
ない。蓋し、直角変調器２７で必要とされる
デイジタル乗算器３１，３２が許しうる最高
のデータ記号速度1/Tを制限するからであ
る。章(A)で述べたGTFMについての刊行物
に従つてGTFM信号の信号サンプルｓ（ti）
の周波数fs＝１／Tsと（中間）搬送波周波数fc との間の比を適当に選べばこの制約は回避で
きる。今この（中間）搬送波周波数fcをサン
プリング速度fsの1/4、従つて、 fc＝１／４fs＝１／4Ts (9) に等しく選べば、瞬時ti＝iTsにおける搬送
波サンプルにつき次式が成立する。 sin（wcti）＝sin（2πfciTs）＝sin（１／２iπ） cos（wcti）＝cos（2πfciTs）＝cos（１／２iπ）(10) そして信号サンプルｓ（ti）についての式
(7)は次のようになる。 ｓ（iTs）＝cos〔φ（iTs）〕sin（１／２iπ）＋sin〔
φ（iTs）〕cos（１／２iπ）(11) この式(11)から±１又は０の名目的な乗算し
か必要でなく、直角変調にとつて物理的な乗
算器は必要でないことが結論される。更に、
整数ｉの各値につき、sin（１／２iπ）又はcos （１／２iπ）のいずれか一方がゼロではなく、両 方ともゼロではないのではなく、従つて、直
角変調にとつて物理的加算器も必要でないこ
とが結論される。この場合直角変調はサンプ
リング速度の半分に等しい速度1/2fcで行な
われる符号反転となる。而してこの符号反転
は直角変調で必要な符号を蓄わえられている
信号サンプルcos〔φ（iTs）〕及びsin〔φ
（iTs）〕の符号に入れることにより暗に第１
の読出し専用メモリ２６で行なうことができ
る。（中間）搬送波周波数をこのように選ん
だため第２図で直角変調器２７を省くことが
でき、DAC回路２８を直接第１の読出し専
用メモリ２６の２個のメモリ部２６(1)及び２
６(2)に接続することができる。こうして得ら
れる回路４は特にモノリシツク集積化するの
に魅力的で、データ記号速度1/Tでクロツク
回路２０の同期をセツトする以外に一切の他
の外部回路を必要とすることなく広範囲のデ
ータ記号速度1/T、例えば、2.4Kビツト／ｓ
ないし72ビツト／ｓを処理できる。 しかし、電力消費が限られている移動無線
通信システムのような用途では、この第２図
の回路４での記憶容量に伴なう電力消費が未
だ障害となる。 上述したフアクタに加えて、この記憶容量
はGTEM信号のスペクトル内での雑音指数
を低くするという条件によつても決まる。而
してこの雑音指数はDAC回路２８の不正確
さにより決まる。DAC回路２８の入力側の
信号サンプルｓ（ti）を符号ビツトを含めて）
Ｍビツトで量子化し、各記号期間Ｔにおいて
4q個の信号サンプルｓ（ti）が生ずるとする
と、GTFM信号ｓ(t)の正規化された電力密
度スペクトルP/T内にこの量子化により生ず
る雑音指数NFは次式ののように書ける。 NF＝12q・22M-1 (12) （中間）搬送波周波数がfc＝１／４fcである場 合はメモリ部２６(1)及び２６(2)に蓄わえられ
る値もＭビツトで量子化される（加算器３４
はこの場合除かれる）。この時雑音指数NF
は搬送波周波数fcについてのスペクトルP/T
のレベルよりも約90dB低いのが、これは、
前述したように4q＝16の時、Ｍとして値Ｍ
＝12が必要なことを意味する。この時読出し
専用メモリ２６で必要な記憶容量は一般に次
のようになる。 ２×４×2p×4q×Ｍビツト (13) 式(13)の因子２はメモリ部が２個であること
を表わし、因子４は位相カドラントの数を表
わし、因子2pはインパルス応答ｇ(t)の中央区
間を長pTに限つた時の１記号期間Ｔ内で可
能な位相φ(t)の形の数を表わし、因子4qは
１記号期間Ｔ当りの信号サンプルの数を変わ
し、因子Ｍは信号サンプルを量子化する時の
ビツトの数を表わす。上述した値ｐ＝５、ｑ
＝16及びＭ＝２を用いる時読出し専用メモリ
２６で必要な記憶容量は49152ビツト（Ｋ＝
1026ビツトとして48KROM）となる。 Ｃ(2) 第３図の実施例の説明 第３図は本発明に係る角度変調信号発生回
路４の第１の実施例のブロツク図であるが、
これはモノリシツク集積化するのに魅力的な
構造を有し、非常に広範囲なデータ記号速度
１／Ｔを処理でき、それでいて第２図の回路４
よりもずつと少ない記憶容量で第１の読出し
専用メモリ２６を構成できる。第２図の要素
に対応する第３図の要素には同じ符号を与え
てある。 第３図では第１の読出し専用メモリ２６が
カドラント番号y(n)＝０の第１の位相カドラ
インで位相φ(t)の値を大きくする場合の信号
サンプルcos〔φ（ti）〕及びsin〔φ（ti）〕だけを
蓄わえるように構成されている。加えてアド
レツシング回路２２はアドレス変換器３５を
具えるが、これはシフトレジスタ２９内のデ
ータ記号b(n-2)、b(n-1)、b(n)、b(n+1)、b(n+2)
に応答してメモリ２６の読出しアドレスの新
しい第１の部分c(n-2)、c(n-1)、c(n+1)、c(n+2)
及びアツプ／ダウンカウンタとして構成され
ている補間カウンタ２３のためのセンス標識
信号Ｕ／Ｄを生ずる。読出しアドレスの元の
第１の部分にあつたデータ記号b(n)は位相φ
(t)の値が増すとき何時も値b(n)＝１を有し、
アドレス変換器３５は、位相カドライン如何
にかゝわらず、また位相が増大するか減少す
るかにかゝわらず、このタイプの新しい第１
の部分しか生じないから、この新しい第１の
部分は値b(n)＝＋１に対応するデータ記号c(n)
＝＋１を含む必要はない。 第３図の制御回路２１はまた周波数4q/T
のクロツク信号により制御され、カドラント
カウンタ２４のカドラント番号y(n)に応答し
て２個の選択信号S1及びS2を生ずるゼネレー
タ３６を含む。第３図の信号プロセツサ２５
では第１の選択信号S1が２入力マルチブレク
サ３７に加えられる。この２入力マルチプレ
クサ３７は第１の読出し専用メモリ２６のメ
モリ部２６(1)及び２６(2)に接続されており、
各クロツク瞬時tiにおいて第１の選択信号S1
の値に従つて２個の信号サンプルcos〔φ
（ti）〕及びsin〔φ（ti）〕の一方だけをDAC回
路２８を与える。第３図ではまたマルチプレ
クサ３７とDAC回路２８との間に符号反転
器３８が設けられているが、第２の選択信号
S2はこの符号反転器３８に加えられ、各クロ
ツク瞬時tiにおいてこの第２の選択信号S2の
値に従つてマルチプレクサ３７の信号サンプ
ルの符号を反転したりしなかつたりする。従
つてDAC回路２８には式(11)で、定義される
信号サンプルｓ（ti）が加えられる。 アドレス変換並びに信号サンプル及び選択
された信号サンプルの符号の夫々の選択が第
３図の回路４で行なわれる態様を第４図につ
き詳しく説明する。第４図のａは位相カドラ
ント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝０、１、 ２又は３）の各々で１記号間隔（mT、mT
＋Ｔ）内の位相φ(t)が同じ形の曲線１，３，
５又は７に従つてｙπ／２ラジアンから（ｙ＋ Ｂ）π／２ラジアン迄どのように増大するかを 示したものであるが、位相φ(t)は同じ形の曲
線１，３，５又は７に鏡映対称な曲線２，
４，６又ま８に従つて（ｙ＋Ｂ）π／２ラジア ンからｙπ／２ラジアン迄減少することもでき る（対称の基準はｔ＝mT＋Ｔ／２をとる）。図 ｂでは縦軸に沿つてφの関数としてcosφ及
びsinφの形をとつている。図ａのφ(t)と図ｂ
のφでは同じスケールが使用されている。 第４図の図ａの曲線１に従つて位相φ(t)が
０ラジアンからＢπ／２ラジアン迄増大すを場 合の信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕の値しか第３図の読出し専用メモリ２
６のメモリ部２６(1)及び２６(2)には蓄わえら
れていないが、cosφ1及びsinφ1により示され
たこの蓄わえられている値を正とし、図ｂに
番号ｙ＝０の第１のカドラント（０、π／２） で太線により示した。第４図から明らかなよ
うに、番号ｙ＝０、１、２及び３の夫々のカ
ドラント（０、π／２）、（π／２、π）、（π、３／
２ π）及び（３／２π、2π）での曲線１〜８につ いては信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕と信号サンプルcosφ1及びsinφ1の蓄わ
えられている系列との間に下の表に従う関
係が存在する。この表にはまた２個のビツ
トy1y0でカドラント番号ｙを符号化したもの
も示されている。 【表】 それ故信号値cosφ1及びsinφ1の蓄わえられ
ている系列を全ての曲線１〜８に対して用い
ることができる。しかし、読出し専用メモリ
２６が読出される方向は位相φ(t)が減少する
曲線２，４，６及び８の場合反転しなければ
ならない。 （ｔ＝mT＋Ｔ／２を基準として）前述した ように鏡映対称になつているため、全ての曲
線１〜８につきメモリ２６の読出しアドレス
の新しい第１の部分c(n+j)（ｊ＝−２、−１、
１、２）と元の第１の部分b(n+j)（ｊ＝−２、
−１、０、１、２）との間には次の形の関係
が存在する。 cn+j＝n n-j＋bnbn+j (14) こゝでデータ記号c(n+j)、b(n+j)の値＋１及
び−１は夫々論理値「１」及び「０」を有す
るビツトcn+j、bn+jにより示される。この時
補間カウンタ２３の読出し方向はセンス標識
ビツトＵ／Ｄにより与えられるが、これにつ
いて次式が成立する。 Ｕ／Ｄ＝bn (15) 従つて、補間カウンタはＵ／Ｄ＝bn＝「１」
の時カウント アツプし、Ｕ／Ｄ＝bn＝「０」
の時カウント ダウンする。 式(11)を ｓ（iTs＝sin〔ｉπ／２＋φ（iTs）〕 (16) と書けば瞬時ti＝iTsにおける信号サンプル
ｓ（ti）＝ｓ（iTs）につき下の表の関係が存
在することが明らかとなる。 【表】 瞬時ti＝iTsにおける信号サンプルｓ（ti）
と夫々メモリ部２６(1)及び２６(2)に蓄わえら
れている信号値cosφ1及びsinφ1の系列との間
の関係は表ととを組み合わせて次の表
にすることにより見出される。この表で論
理信号fi1はｉが偶数の時論理値「０」を有
し、ｉが奇数の時論理値「１」を有する。論
理信号fi2は値ｉがモジユロ４＝０、１の時論
理値「０」を有し、モジユロ４＝２、３の時
論理値「１」を有する。この表には選択信
号s1及びs2も含められているが、マルチプレ
クサ３７は論理値s1＝「１」の時メモリ部２
６(1)にある信号値cosφ1を選択し、符号反転
器３８は論理値S2＝「１」の時正の符号を有
するこの選択された信号値をDAC回路２８
に加える。 表から論理選択信号S1及びS2につき次の
関係を導びつける。 s1＝y0＋fi1 (17) s2＝〔1 0＋1 i1＋y1y0fi1〕fi2 (18) こゝではモジユロ２加算を示す。 【表】 式(14)及び(15)に基づき結論されることである
が、アドレス変換基３５は各ビツトcn+j（ｊ
＝−２、−１、１、２）につき第５図に従い
ANDゲート４１、NORゲート４２及びOR
ゲート４３を具備する副回路４０を有する論
理回路として作れる。この時アドレス変換器
３５は12個の論理ゲートとセンス標識ビツト
Ｕ／Ｄ＝bnに対する１個のスルー接続とを
具える。 式(17)及び(18)に基づき結論されることである
が、選択信号発生器３６は第６図に示すよう
な論理回路によつて作れる。必要な論理信号
fi1及びfi2は、それらの定義に従つて、モジユ
ロ４カウンタ４４の第１及び第２段の出力側
に得られる。カウンタ４４の計数入力端子は
クロツク回路２０からサンプリング周波数fs
＝4q／Ｔのクロツク信号を受け取る。従つて、 論理信号fi1及びfi2は周波数1/2fs及び1/4fsの
クロツク信号である。これらの論理信号fi1及
びfi2並びにカドラント カウンタ２５から出
力されるカドラント番号ｙのビツトy1y0に応
答して、選択信号発生器３６は排他的論理和
ゲート４５により選択信号s1を形成し、２個
のNORゲート４６及び４７並びに１個の
ANDゲート４８により夫々信号ｙ 1 ｙ 0、ｙ 1
ｆi1及びy1y0fi1を形成する。これらの出力端
子はORゲート４９に接続されており、最后
にORゲート４９の出力信号と論理信号fi2と
を受け取る排他的論理和ゲート５０により選
択信号s2を形成する。 信号プロセツサ２５で符号反転が行なわれ
る態様は読出し専用メモリ２６に信号値
cosφ1及びsinφ1を蓄わえるのに使用される二
進表示のタイプに依存し、このタイプ自体が
DAC回路２８で用いられる表示により決ま
る。種々の二進表示についての一般的規約は
正の符号に対し論理値「０」を用い、負の符
号に対し論理値「１」を用いることである。
DAC回路２８で「補数」表示を用いる時は、
符号反転はＭビツト（符号及び大きさビツ
ト）全ての補数をとることを意味する。この
時符号変換器３８は第７図の回路図ａに従つ
て作れる。こゝではＭビツトの各々が排他的
論理和ゲート５１(l)〜５１(M)に加えられる。
これにはNOTゲート５２を介して論理選択
信号s2も加えられる。符号ビツトが読出し専
用メモリ２６に蓄わえられていない場合（上
述した場合は値cosφ1及びsinφ1が正である）
は、排他的論理和ゲートを省き、DAC回路
２８に対する符号ビツトをNOTゲート５２
の出力側にある論理信号ｓ 2により形成する
ことができる（第７図の一点鎖線）。DAC回
路２８で「符号−大きさ」表示を用いる時
は、符号反転は符号ビツトだけの補数をとる
ことを意味する。この場合は符号反転器３７
は第７図の回路図ｂに従つて作れるが、こゝ
では大きさビツトが変更を加えられずに運ば
れ、符号ビツトが排他的論理和ゲート５３に
加えられる。そしてこの排他的論理和ゲート
５３にはNOTゲート５４を介して論理選択
信号s2も加えられる。この場合も符号ビツト
が読出し専用メモリ２６に蓄わえられていな
い時は排他的論理和ゲート５３を省き、
NOTゲート５４の出力側にある論理信号ｓ 2
をDAC回路２８に対する符号ビツトとして
用いることができる。 読出し専用メモリ２６に符号ビツト蓄わえ
る必要がない時は、第７図の回路図ｃに従つ
て符号反転を行なうことができるが、こゝで
は単極DAC回路２８′がマルチプレクサ３７
から大きいビツトだけを受け取り、符号反転
器３７を極性反転器として構成することがで
きる。この極性反転器は２位置スイツチ５５
を具備し、この２位置スイツチ５５がDAC
回路２８′の出力端子を、選択信号s2が論理
値「１」であるか又は「０」であるかに依存
して、増幅器５６の非反転入力端子（＋）又
は反転入力端子（−）に接続する。 第４図の図ａの曲線１に従つて位相が０ラ
ジアンからＢπ/2ラジアン迄増大する場合に
値cosφ1及びsinφ1を蓄わえることについて云
えば、第２図と第３図の読出し専用メモリ２
６の間には差異がある。第２図の両方のメモ
リ部２６(1)及び２６(2)の各々ではこの時4q
＝16個の信号サンプルが蓄わえられる。一層
具体的に云えば瞬時ｔ＝mTでのφ(t)の初期
値０ラジアンから瞬時ｔ＝mT＋（4q−１）
Ts＝mT＋15Tsでのφ(t)の値迄であり、後者
を含む。しかし、瞬時ｔ＝mT＋4qTs＝mT
＋16Ts＝mT＋Ｔでのφ(t)の最終値Byπ/2ラ
ジアンに対する２個の信号サンプルは存在し
ない。蓋し、これらの信号サンプルは両方の
メモリ部２６(1)及び２６(2)の異なる記憶位置
に蓄わえられるからである。詳しく云えば、
第４図の図ａで曲線１と異なる曲線、例え
ば、曲線２に従つて初期値Ｂπ/2ラジアンか
ら変化する位相φ(t)の可能な形に対する２個
の信号サンプルが欠けている。これに対し第
３図の場合は、位相φ(t)が第４図の図ａの曲
線１に従つて増大する時は、第２図の読出し
専用メモリ２６の２個のメモリ部２６(1)及び
２６(2)の各々に蓄わえられているような4q
＝16個の信号サンプルで十分である。しか
し、位相φ(t)が第４図の図ａの曲線２に従つ
て減少する時は、第３図の場合に対しても曲
線１の場合に蓄わえられていた信号サンプル
を使わねばならない。この場合はφ(t)の値Ｂ
π／２ラジアンに対する２個の信号サンプル、
具体的に云えば瞬時ｔ＝mTでの信号サンプ
ルを利用しなければならない。しかし、この
時はφ(t)の値０ラジアンに対する２個の蓄わ
えられている信号サンプルが不要である。蓋
し、曲線２に従うφ(t)は瞬時ｔ＝mT＋Ｔ迄
この値に達しないからである。 第３図で上述した事実を考慮に入れるた
め、２個のメモリ部２６(1)及び２６(2)の各々
に曲線１の場合に、位相φ(t)の初期値０ラジ
アン及び最終値Ｂπ/2ラジアンに対する信号
サンプルを含めて（4q＋１）＝17個の信号サ
ンプルを蓄わえ、補間カウンタ２３を（4q
＋１）＝17としてモジユロ（4q＋１）アツ
プ／ダウンカウンタの形態とする。この時補
間カウンタ２３は曲線１の場合にアツプ／ダ
ウンカウンタとして働らき、センス標識ビツ
トＵ／Ｄ＝「１」に応答する。このアツプカ
ウンタは計数位置０で計数を開始し、計数位
置（4q−１）＝15で計数を終了する。曲線２
の場合はダウンカウンタとして働らき、符号
標識ビツトＵ／Ｄ＝「０」に応答する。この
ダウンカウンタは計数位置4q＝16でスター
トし、計数位置１で終了する。補間カウンタ
２３の計数位置を読出し専用メモリ２６に対
する読出しアドレスの第２の部分として用い
るから、いずれの場合もこの時メモリ部２６
(1)及び２６(2)から4q＝16個の信号サンプル
の正しい系列が読出される。 こうして得られる回路４は第２図の回路４
と同じ有利な性質を有する。例えば、構造が
モノリシツク集積化するのに魅力的であり、
データ記号速度1/Tでクロツク回路２０の同
期をとる以外に如何なる他の外部回路を必要
とせずに、広範囲なデータ信号速度1/Tを処
理できる。しかも同じ性質のGTFM信号に
対して読出し専用メモリ２６に必要な記憶容
量がずつと小さくてすむ。この所要の記憶容
量を第２図の式(13)と同じように表わせば、こ
の記憶容量は一般に次のようになる。 ２×2p-1×（4q＋１）×（Ｍ−１）ビツト (19) この式で因子２はメモリ２６(1)及び２６(2)
が２個あることを表わし、因子２p-1はイン
パルス応答ｇ(t)の中央区間をpTに限つた時
第１のカドラント内で増大する位相φ(t)の可
能な形の数を表わし、因子（4q＋１）は１
記号期間Ｔ当り蓄わえられている信号サンプ
ルの数を表わし、因子（Ｍ−１）は信号サン
プルを量子化する際の大きさビツトの数を表
わす（何故ならば蓄わえられている信号サン
プルは今の場合何時も正であるから符号ビツ
トは不要なためである）。第２図のように値
ｐ＝５、4q＝16及びＭ＝12とすると、第３
図の読出し専用メモリ２６で必要とされる記
憶容量は5984ビツトにしかならない（1K＝
1024ビツトとして6KROMより小さい）。従
つて第２図と比較すると８倍以上だけ小さく
なつている。 第３図に示した構造の回路４は上述した
GTFM信号の発生に限定されるものではな
く、GSMK信号並びに１記号間隔当りの位
相の変化が±π/2ラジアン又はその整数倍に
等しいいく通りかのタイプのCORPSK及び
CPM信号のような種々のタイプの信号を発
生させるのにも用いることができる。これら
の場合全てにおいて、第１の読出し専用メモ
リ２６の内容は関連する変調方法に適合させ
ねばならない。しかし、１記号間隔当りの位
相の変化が±π/2より大きな値になりえない
時は、これ以上の変更は必要でない。これ
は、例えば、GMSK並びに章(A)で述べた刊
行物でCORPSK（２−３、１＋Ｄ）及び
CORPSK（２−３、１−D2）と呼ばれている
タイプのCORPSK及びTFMに対応する
CORPSK（２−５、（１＋Ｄ）2）と呼ばれて
いるタイプのCORPSKについて成立する。
しかし、１記号間階当りの位相の変化が±
π／２の整数倍に達し得る場合は、いくらかの 変更を行なわねばならない。この後者の場合
を上述した刊行物でCORPSK（４−５）と呼
ばれているタイプのCORPSKについて説明
する（Ｃ(4)節の説明参照）。しかし、先ず、
読出し専用メモリ２６で必要な記憶容量が更
に小さい第３図の変形例について述べる。 Ｃ(3) 第８図の実施例の説明 第８図は本発明に係る回路４の第２の実施
例のブロツク図であるが、これは多くの点で
第３図の回路４の一変形例と考えられる。第
３図の要素に対応する第８図の要素には同じ
符号を与えてある。 第３図と第８図の間の基本的差違は第１の
読出し専用メモリ２６にcosφ(t)及びsinφ(t)
を表わす信号サンプルを蓄わえ、アドレスし
て各クロツク瞬間tiにおいて式(11)及び(16)に従
う正しい信号サンプルＳ（ti）を第１の選択
信号S1に応答してDAC回路２８に加える仕
方にある（勿論符号は別とする。蓋し、この
符号は第２の選択信号S2に応答して決まるか
らである）。端的に云えば、この差違の結果
第３図においては、各信号サンプルＳ（ti）
毎に正しい大きさ｜Ｓ（ti）｜の信号サンプル
が読出し専用メモリ２６の２個のメモリ部２
６(1)及び２６(2)の一方に蓄わえられるだけで
なく、使用されない他方のメモリ部に正しく
ない大きさの信号サンプルも蓄わえられる。
蓋し、選択信号S1に応答してマルチプレクサ
３７で適当なメモリ部２６(1)又は２６(2)を選
択するからである。しかし、第８図ではこの
正しくない大きさの信号サンプルは使用され
ないだけでなく、第１の読出し専用メモリ２
６に蓄わえられない。第８図では、適当な信
号サンプルの選択が、一方ではメモリ２６に
偶数クロツク瞬時ti＝iTs（即ち、ｉが偶数
値）ではsinφ(t)の大きさを表わす値だけを蓄
わえ、奇数クロツク瞬時ti＝iTs（即ち、ｉが
奇数値）ではcosφ(t)の大きさを表わす値だ
けを蓄わえ、他方ではシフトレジスタ２９内
のデータ記号と第１の選択信号（その変更さ
れた役割の点で第８図ではS1′とする）とに
応答してアドレス変換器３５でアドレス変換
を行なうことにより行なわれる。 このアドレス変換を行なう態様を第９図の
図ａ及びｂにつき詳述するが、これらは多く
の点で第４図の図ａ及びｂに対応する。特
に、第９図で番号ｙ＝０及びｙ＝２を有する
第１及び第３のカドラント（０、π／２）及び （π、３／２π）にある夫々の曲線１，２及び ５，６は第４図のそれに対応する。これと対
照的に、第９図の番号ｙ＝１及びｙ＝３を有
する第２及び第４のカドラント（π／２、π） 及び（３／２π、2π）内の夫々の曲線３′， ４′及び７′，８′は（π／２及び３／２π）を夫々 の対称の基準として）第１及び第３のカドラ
ント内の夫々の曲線２，１及び６，５の鏡映
対称となつている。 第８図の読出し専用メモリ２６でも位相φ
(t)が第９図の図ａの曲線１に従つて０ラジア
ンからＢπ/2ラジアン迄増大する時の信号サ
ンプルの値、具体的に云えば、ｉが偶数の時
は値sin〔φ（ti）〕、ｉが奇数の時は値cos〔φ
（ti）〕しか蓄わえない。これらの値をここで
もsinφ1及びcosφ1で表わすが、これは第９図
のｂの番号ｙ＝０を有する第１のカドラント
（０、π／２）に太線で示されている。第４図か ら表が導びかれたのと同じ方法で、第９図
から信号サンプルsin〔φ（ti）〕及びcos〔φ
（ti）〕と、今代りに蓄わえられている信号値
sinφ1及びcosφ1との間の関係についての次の
表が導びかれる。 【表】 この場合も蓄わえられている信号値sinφ1
及びcosφ1が第９図の全ての曲線に対して用
いられる。しかし、カドラント如何にかかわ
らず位相φ(t)が減少する時読出し専用メモリ
２６を読み出す向きを反転する第４図の場合
と異なり、第９図の場合は、番号ｙ＝０及び
ｙ＝２を有する第１及び第３のカドラント内
の曲線２及び６に従つて位相φ(t)が減少する
場合並びに番号ｙ＝１及びｙ＝３を有する第
２及び第４のカドラント内の曲線３′及び
７′に従つて位相φ(t)が増大する場合に続出
し方向を反転しなければならない。表は第
１及び第３のカドラントと第２及び第４のカ
ドラントとの間の違いをカドラント番号ｙの
最下位のビツトy0の論理値で表現している。 この最后の事実と第９図には２個のタイプ
の鏡映対称（ｔ＝mT＋Ｔ／２と基準としての π／２、３／２π）がある事実とのため第９図では 全ての曲線につき第８図のメモリ２６の読出
しアドレスの新らしい第１の部分C′n+jと元
の第１の部分bn+j（ｊ＝−２、−１、０、１、
２）との間の関係が次式 C′n+j＝0〔n n-j＋bnbn+j〕＋y0〔n
n+j＋bnbn-j〕(20) で与えられること及び第８図の補間回路２３
のセンス標識ビツトＵ／Ｄが次式 Ｕ／Ｄ＝bny0 （21） で与えられることが結論される。表が表
及びから導びかれたのと同じようにして、
瞬時ti＝iTsでの信号サンプルＳ（ti）とメモ
リ２６に蓄わえられている信号値sinφ1及び
cosφ1との間の関係が表とを組み合わせ
て次表にすることにより見出せる。 【表】 表の論理信号fi1、fi2及びS2及び表と同
じ意味を有し、値も同じである。表の第１
の選択信号S1に応答して第３図の信号プロセ
ツサ２５内のマルチプレクサ３７により行な
われるような選択では、式(17)からも明らかな
ように論理信号fi1とカドラント番号ｙの最下
位のビツトy0との両方が働らく。表の第１
の選択信号S1′について云えば、論理信号fi1
の役割が第８図の信号プロセツサ２５の読出
し専用メモリ２６に信号値sinφ1及びcosφ1を
蓄わえることにより引き継がれていることが
判かる。従つて、第８図ではカドラント番号
ｙのビツトy0の役目だけが残つている。しか
し、この残つている役目は、第８図のアドレ
ス変換器３５での論理動作についての式(20)及
び（21）での機能の点で、ビツトy0自体によ
つて果たされる。従つて、第８図及び表で
の第１の選択信号S1′については、次の関係
が成立する。 S1′＝y0 （22） また第２の選択信号S2については表から
導びかれる式(18)の関係が成立する。 式（22）及び(18)に基づき第６図の回路図
は、この回路図内の排他的論理和ゲート４５
が用いられず、ビツトy0が直接選択信号
S1′として用いられる時（第６図の一点鎖
線）、第８図の選択信号発生器３６を作るの
にも適用できる。 式(20)及び（21）に基づき結論されることで
あるが、第８図のアドレス変換器８５は第１
０図の回路図に従う論理回路として作ること
ができる。この回路図では式(20)が次のように
書ける事実を利用している。 C′n+j＝0Cn+j＋y0Cn-j（ｊ＝±１、±２） （23） ここでCn+jは式(14)で定義される。この結果
第１０図のアドレス変換器３５はｊ≠０（ｊ
＝０の場合はC′n+j＝Cn＝「１」の場合のビツ
トCn+jを形成するために第５図の回路図に従
う副回路４０(j)を４個具える。加えて、第１
０図はビツトy0とNOTゲート６２により得
られるビツト0とに応答して夫々式（23）
の項y0Cn-j及び0Cn+jを形成するために４
個のANDゲート６０(j)と４個のANDゲート
６１(j)とを具える。この時式（23）に従うビ
ツトC′n+jは４個のORゲート６３(j)により形
成され、式（21）に従うビツトＵ／Ｄは１個
の排他的論理和ゲート６４により形成され
る。これらの14個の論理ゲートに加えて、第
１０図のアドレス変換器３５は４個の副回路
４０(j)内に各々３個の論理ゲート（第５図参
照）を具え、全部で26個の論理ゲートを具備
する。 第３図に比較して第８図の回路４は夫々偶
数のｉ及び奇数のｉに対して信号値sinφ（ti）
及びcosφ（ti）を交互に蓄わえる前述した方
法により読出し専用メモリ２６の必要な記憶
容量が半分で済むという利点を有する。第８
図ではこの必要な記憶容量が 2p-1×（4q＋１）×（Ｍ−１）ビツト （24） で済む。この式（24）は第２図及び第３図の
式(13)及び(19)と同じ方法で導かれる。第２図に
つき既に述べた値ｐ＝５、4q＝16及びＭ＝
12とすると第８図の読出し専用メモリ２６で
必要な記憶容量は2992ビツトで済む（1K＝
1024ビツトとして3KROMより小さい）。従
つて第２図と比較すれば16倍以上に小さくて
済む。 読出し専用メモリ２６の内容を変えること
によりGTFMと異なる変調方法に適合させ
ることにつき前の節Ｃ(2)の最終段で述べたこ
とは第８図に示すような構造を有する回路４
にもあてはまる。しかし、この場合はこれら
の他の変調方法の場合は１記号間隔当りの位
相変化が±π/2ラジアン以下の値でなければ
ならないという制約がつく。この最后の制約
は第３図の構造については成立しない。 第３図と第８図の読出し専用メモリ２６で
は第１のカドラント（０、π／２）で増大する 位相φ(t)の2p-1＝16個の可能な形の各々に対
し（4q＋１）17個の信号サンプルが蓄わえ
られるという事実の結果読出しアドレスの第
２の部分（補間回路２３の計数位置）の幅が
４ビツトではなく５ビツトとなる。これは第
２図の読出し専用メモリ２６に4q＝16個の
信号サンプルを蓄わえる場合と同じである。
読出しメモリの通常の製作方法を考えるとこ
の記憶態様はあまり効果的でない。 通常の製作方法の読出し専用メモリを一層
有効に使う可能性は第１図のブロツク図で与
えられる。このブロツク図は第８図の信号プ
ロセツサ２５及びアドレツシング回路２２の
一変形例であり、ここでは信号サンプルを蓄
わえるためだけでなく、補間カウンタ２３及
びアドレス変換器３５を設けるためにも読出
し専用メモリを用いているが、これは所定の
機能を果たすのに簡単なプログラミングで済
み、このプラグラミングは実際には同じ機能
のための論理回路の設計及び製造をするのよ
りもずつとシンプルであるからである。 第１１図の読出し専用メモリ２６ではカド
ラント（０、π／２）で増大する位相φ(t)の 2p-1＝16通りの可能な形の各々につき4q＝16
個の信号サンプルが蓄わえられる。そしてこ
の16個のサンプルに対し補間回路２３の計数
位置０〜（4q−１）＝15がセンス標識ビツト
Ｕ／Ｄ＝「１」の場合に読出しアドレスの第
２の部分を形成する。１記号間隔（mT、
mT＋Ｔ）の最后の瞬時ｔ＝mT＋Ｔにおけ
るφ(t)の値についての付加的信号サンプル
（これに対し第３図及び第８図では補間回路
２３の計数位置4q＝16がセンス標識ビツト
Ｕ／Ｄ＝「０」の場合の読出しアドレスの第
２の部分を形成する）が第１１図では第１の
読出し専用メモリ２６に蓄わえられるのでは
なく、別個の第２の読出し専用メモリ７０に
蓄わえられる。この時値ｐ＝５は一般に2p-1
＝16個の付加的信号サンプルを必要とする
が、GTFM信号の場合はこれらの付加的サ
ンプルは４個の異なる値しかとれないことが
判明している。第１１図ではこの事実を用い
て第２の読出し専用メモリ７０を２個の小さ
な読出し専用メモリ７０(1)及び７０(2)に分割
し、付加的信号サンプルの４個の異なる値を
読出し専用メモリ７０(2)に蓄わえ、この読出
し専用メモリ７０(2)に対する２ビツト幅のア
ドレスを読出し専用メモリ７０(1)の16個の記
憶位置に蓄わえている。これらの読出し専用
メモリ７０(1)の16個の記憶位置に対するアド
レスは第１１図ではアドレツシング回路２２
内でアドレスバス７１により形成される。こ
のアドレスバス７１にはシフトレジスタ２９
の３ビツトbn-1、bn、bn+1及び選択信号発生
器３６の第１の選択信号S′1＝y0のビツトy0
が加えられる。式(2)に基づき、これらの３ビ
ツトbn-1、bn、bn+1は各位相カドラントにお
いて位相φ(t)の最終値を決める。そして第２
図の図ａから結論されることであるが、カド
ラント番号ｙの最下位のビツトy0がこれらの
最終値のどれを関連する位相カドラントで用
いねばならないかを決める。第１及び第２の
読出し専用メモリ２６及び７０を２入力マル
チプレクサ７２に接続し、各クロツク瞬時ti
＝iTsにおいて更に処理するために適当な信
号サンプルを運ぶ。この処理は第１１図でも
第８図と同じように行なわれる。このマルチ
プレクサ７２に対する制御信号は第１１図の
アドレツシング回路２２内の補間カウンタ２
３から導びかれる。 第３図及び第８図では補間カウンタ２３は
モジユロ１７のアツプ／ダウンカウンタとし
て作られ、ビツトＵ／Ｄ＝「１」に応答して
初期位置０から最終位置１５迄カウントアツ
プし、ビツトＵ／Ｄ＝「０」に応答して初期
位置１６から最終位置１迄カウントダウンす
る。第１の読出し専用メモリ２６の読出しア
ドレスの第２の部分は５ビツトの幅を有す
る。第１１図ではこの第２の部分の幅が４ビ
ツトしかないが、これは信号サンプルを第１
の読出し専用メモリ２６に蓄わえる態様が修
正されているためである。第１１図の補間カ
ウンタ２３はここでは簡単なモジユロ16カウ
ンタ７３により構成されており、その計数位
置（４ビツト）とアドレス変換器３５のビツ
トＵ／Ｄとが組んで第３の32位置読出し専用
メモリ７４に対するアドレスを形成する。そ
してこの第３の読出し専用メモリ７４に第１
の読出し専用メモリ２６に対する読出しアド
レスの４ビツト幅の第２の部分を蓄わえる。
この第２の部分は第３図及び第８図の補間カ
ウンタ２３の計数位置の値モジユロ１６の二
進表示に対応する。これはビツトＵ／Ｄ〕
「０」の場合これらの値は系列０、15、14、
…、３、２、１を通ることを意味する。この
時第１１図のマルチプレクサ７２に対する制
御信号はNORゲート７５により得られる。
このNORゲート７５は第３の読出し専用メ
モリ７４の４個の出力ビツトとアドレス変換
器３５のビツトＵ／Ｄとを受け取る。NOR
ゲート７５の出力信号の論理値が「１」の時
だけマルチプレクサ７２は第２の読出し専用
メモリ７０の信号サンプルを通す（それ故こ
れはビツトＵ／Ｄ＝「０」の時第３図と第８
図の計数位置１６でだけ生ずる）。 更に、第１１図ではアドレス変換器３５も
64個の記憶位置を有する読出し専用メモリで
構成され、ここに第１０図の４ビツトC′n+j
とビツトＵ／Ｄとが蓄わえられ、第１０図の
５ビツトbn+jとビツトy0とがこれに対するア
ドレスを形成する。 前に何回も述べた値ｐ＝５、4q＝16＝24及
びＭ＝12を用いると、第１１図では信号プロ
セツサ２５の記憶容量が信号サンプルを蓄わ
えるために2892ビツトとなるが、この容量が
以下のように第１の読出し専用メモリ２６
（ROM1）と第２の読出し専用メモリ７０
（ROM2）とに振り分けられる。 ROM1 24×24×11 ＝2816ビツト ROM2 （24×２）＋（22×11）
＝ 76ビツト（＋ 2892ビツト 第１１図のアドレツシング回路２２では、
443ビツトの記憶容量が必要であるが、この
容量は補間回路２３の第３の読出し専用メモ
リ７４（ROM3）とアドレス変換器３５を
形成する第４の読出し専用メモリ（ROM4）
とに次のように分配される。 ROM3 25×４＝128ビツト ROM4 26×５＝320ビツト（＋ 448ビツト 第１１図を第８図と比較する時は、最后に
述べた記憶容量を勘定に入れないで済む。蓋
し、第８図では第１１図に示したアドレツシ
ング回路２２を僅かに修正しただけで使える
からである（アドレスバス７１を省き、
NORゲート７５の出力端子をアドレスバス
８０に接続する）。 第１１図と第８図の間の差異はあまり第１
の読出し専用メモリ２６の記憶位置に11ビツ
ト信号サンプルを蓄わえるのに必要な記憶容
量にはなく（第１１図では2816ビツト、第８
図では2992ビツト）、むしろ第１１図では記
憶位置に対するアドレスの幅が（４＋４）＝
８ビツトであるのに対し、第８図では（４＋
５）＝９ビツトであることにある。第８図に
ついて云えば、この結果読出し専用メモリの
内部構造は29＝512個の記憶位置の数に基づ
き、そのうちの24×（24＋１）＝24×17＝272
記憶位置だけが信号サンプルに蓄わえるのに
必要で、このため240個の記憶位置は作られ
ない。これに対し、第１１図では読出し専用
メモリの内部構造は28＝256個の記憶位置の
数に基づき、これらの記憶位置が全て信号サ
ンプルを蓄わえるのに必要で、全てインプリ
メントされる。斯くして、第１１図は第８図
よりもずつと効率良く読出し専用メモリの慣
例のインプリメンテーシヨンを用いる。 Ｃ(4) 第１２図の実施例の説明 第１２図は本発明に係る回路の第３の実施
例のブロツク図である。これは特に章(A)で述
べた刊行物でCORPSK（４−５）と呼ばれ、
米国特許第4320499号に詳述されているタイ
プのCORPSK信号を発生するための回路４
のブロツク図である。第１２図の回路４の構
造も大いに第３図の回路４の構造に対応する
から、第１２図の説明は主として第３図に対
する修正を扱う。 CORPSK（４−５）は４レベルデータ記号
ａ(m)が搬送波信号の位相を変調し、従つて時
間間隔（mT、mT＋Ｔ）における位相φ(t)
は次式で定義される量Δφ(m)だけ変わる。 Δφ(m)＝φ（mT＋Ｔ）−φ（mT）＝ｋ(m)π／２（25） ここでｋ(m)は５レベルデータ記号であり、
そのレベルは範囲−２、−１、０、１、２の
値をとり得る。位相変化Δφ(m)と、範囲０、
１、２、３の値をとれるデータ記号ａ(m)のレ
ベルとの間には下記の表のような関係があ
る。この表は２ビツトa1na0nで表わしたａ(m)
のレベルの二進符号と、３ビツトhn、a1na0n
で表わしたｋ(m)のレベルの二進符号とを含む
が、この符号化はビツトa1n、a0nの一個での
誤差となるように選ぶ。 【表】 ビツト(m)はａ(m)＝０に対して値ｋ(m)＝＋２
又はｋ(m)＝−２のどちらが選ばれているかを
示す。この選択は先行する値φ（ｍ−１）及
びφ（ｍ−２）により決まり、斯くして下の
表に従つてｋ（ｍ−１）及びｋ（ｍ−２）に
よつて決まる。 【表】 ｋ（ｍ−１）＝ｋ（ｍ−２）＝０の場合は、ａ
(m)＝０に対するｋ(m)の選択が更に早い値ｋ
（ｍ−３）、ｋ（ｍ−４）、…により決まる可能
性もある。しかし、このような伸長はほとん
ど何の利点ももたらさないから、表の最終
列に従つて固定選択を行なつた。更に詳しい
こは、前述した米国特許第4320419号を参照
されたい。ここでの表１と２が上述した表
とに対応する。これらの表と式（25）とか
ら信号発生の点でのCORPSK（４−５）と
GTFMとの間の最も重要な差異が明らかと
なる。 第１にCORPSK（４−５）の位相φ(t)は長
さＴの１記号間隔内で±πラジアンの量だけ
変わり得る。従つてこの時間間隔内で位相φ
(t)の値モジユロ2πは基準瞬時ｔ＝０におい
て位相φ(t)を適当に選んでも何時も同じ位相
カドラント〔ｙπ／２、（ｙ＋１）π／２〕（ｙ＝ ０、１、２又は３）にとどまるのではない。
この結果記号間隔の境界以外の瞬時で異なる
位相カドラントへの移行が生じ得る。従つて
記号間隔（mT、mT＋Ｔ）の境界での位相
φ(t)の値モジユロ2πを特徴づけるために、
GTFM信号の場合のように一つのカドラン
ト番号ｙ(m)モジユロ４を用いることはでき
ず、基準瞬時ｔ＝０においてφ(t)を適当に選
択した場合のこの記号間隔の初期値ｔ＝mT
での位相φ(t)の値モジユロ2πを特徴づける
位相状態番号Ｚ(n)モジユロ４を用いることに
なる。φ（０）＝０と選べば次の関係が成立す
る。 φ（mT）＝〔Ｚ(m)・π／２〕モジユロ2π（26） 式（25）から位相状態番号Ｚ(n)モジユロ４は次
式で定義できることが結論される。 Ｚ(m)＝〔Z(n-1)＋k(n-1)〕モジユロ４ （27） こうするとこの位相状態番号Ｚ(m)を修正さ
れたモジユロ４アツプ／ダウンカウンタの計
数位置として得られる。このカウンタにはデ
ータ記号k(n-1)が加えられ、その計数位置Ｚ
(m)は式（27）に従つて前の計数位置Z(n-1)に
関係する。k(n-1)＝＋２とｋ（ｍ−１）＝−２
とは同じ番号Ｚ(m)を生むから位相状態番号Ｚ
(m)は直接データ記号ａ（ｍ−１）から導びけ
る。表から明らかなように、２進符号を選
び、a(n-1)の２ビツトにビツトh(n-1)を結合す
ることによりk(n-1)の３ビツトを得られるが、
番号Ｚ(m)の形成ではこのビツトhn-1は何の役
目もしない。第１２図ではこの最後の方法を
用いて位相状態カウンタ２４を制御し、２ビ
ツトZ1Z0での位相状態番号のＺの符号化を２
ビツトy1y0でカドラント番号ｙを符号化する
前述したのと同じ方法で行なつている（表
参照）。 第２に、表が示すところによると値ｋ(m)
＝＋２とｋ(m)＝−２の間の選択は瞬時ｔ＝
mTに先行するデータ信号ａ(t)の歴史に依存
し、相関的に符号化されたデータ記号ｋ(m)は
非線形予測に従つてデータ記号ａ(m)から導び
かれる。これはデータ記号ａ(m)を非線形符号
変換器に加えることにより行なわれるが、こ
の非線形符号変換器はデータ信号ａ(m)並びに
２個の先行する値k(n-1)及びk(n-2)に応答して
値ｋ(m)を決める。このことについても前述し
た米国特許第4320499号（第１０図参照）に
詳述されている。二進符号化を選んだ場合
は、ａ(m)の２ビツトに１ビツトのhnを結合
することによりｋ(m)の３ビツトが得られる
が、代りにデータ記号ａ(m)、ａ（ｍ−１）及
びａ（ｍ−２）並びに先行するビツトhn-1及
びhn-2の各１ビツトの２ビツトに応答してこ
のビツトhnを決めれば十分である。第１２
図ではアドレツシング回路２２に非線形相関
符号化回路８０を挿入し、この非線形相関符
号化回路８０がアドレスバス８１を介してシ
フトレジスタ２９内のデータの組｛ａ｝の３
個の最新の記号を受け取り、この組｛ａ｝に
対応するビツトの組｛ｈ｝を生ずるようにす
ることによりこの最后の特徴を用いている。 説明をこれ以上複雑にしないために、第１
２図ではインパルス応答の中間区間を長さ
pT＝3Tに限り、従つて組｛ａ｝は３個のデ
ータ記号ａ（ｍ＋１）、ａ(m)及びａ（ｍ−１）
しか含まないものと仮定する。この時符号化
回路８０は第１３図のａ又はｂの回路図に従
つて作れる。第１３図のａの回路図は前述し
た米国特許第4320499号の第１０図の回路図
と同じ構造を有する。 第１３図の図ａでは、符号化回路８０は読
出し専用メモリ８２を具え、ここにビツト
h(n+1)の可能な値を蓄わえる。幅が８ビツト
のアドレスをアドレスバス８３を介してこの
読出し専用メモリ８２に加えるが、このアド
レスは、前述したところに鑑み、データ記号
ａ（ｍ＋１）、ａ(m)及びａ（ｍ−１）の各々の
２ビツトと２個の先行するビツトhn及びhn-1
とから成らねばならない。後者のビツトhn
及びh(n-1)はシフトレジスタ８４（これはこ
の場合２個の要素だけから成る）を読出し専
用メモリ８２の出力側に接続することにより
得られる。組｛ａ｝が４個以上のデータ記号
を有する場合は、シフトレジスタ８４は組
｛ｈ｝に対して対応して多数の要素を有する
が、これ以上の符号化回路８０の構造の修正
は不要である。表及びから簡単にビツト
hn+1のどの値を読出し専用メモリ８２の記憶
位置に蓄わえねばならないかを導びくことが
できる。この読出し専用メモリ８２は図ａで
は記憶容量が28×１＝256ビツトであるが、
図ｂではビツトhn+1はデータ記号ａ（ｍ＋１）
＝０の時だけしか意味がなく、データ記号ａ
（ｍ＋１）≠０の場合はいつも論理値「０」
を有する事実を用いることにより、26×１＝
64ビツトの記憶容量で十分である。それ故、
図ｂではデータ記号ａ（ｍ＋１）の２ビツト
はアドレスバス８３に加えられず、ANDゲ
ート８５に加えられる。ANDゲート８５は
読出し専用メモリ８２の出力側に接続されて
いるANDゲート８６を制御し、従つてａ（ｍ
＋１）＝０の場合だけ「０」と異なる論理値
を有するビツトhn+1を運べる。 表によれば、値ｐ＝３とすると原理的に
は53＝125個の異なる組合せｋ（ｍ−１）、ｋ
(m)、ｋ（ｍ＋１）ができ、この結果位相状態
番号Ｚ(m)の４個の可能な初期位相φ（mT）
モジユロ2πの各々につき１記号間隔（mT、
mT＋Ｔ）内で125個の異なる位相φ(t)の形
があり得ることになる。しかし、表によれ
ば、125個の組合せのうち33個はキヤンセル
され、各位相状態番号Ｚ(m)につき92個の異な
る位相φ(t)の形が可能である。これらの92個
の形は２個の群に分けられる。即ち、位相φ
(t)の値が初期位相φ（mT）に対し減少する
場合の群Ｇ（−）と位相φ(t)の値が初期位相
φ（mT）に対し減少しない場合のＧ（＋）と
である。第１２図のこれから先の説明をでき
るだけ簡単に保つため、ｋ(m)＝０の時の組合
せｋ（ｍ−１）、ｋ(m)、ｋ？ｍ＋１）に対する
20個の可能な位相φ(t)の形が両方の群Ｇ（＋）
及びＧ（−）に分けられることはなく、これ
らは全て群Ｇ（＋）に属し、従つて群（＋）
はｋ(m)＝０、ｋ(m)＝＋１及びｋ(m)＝＋２の時
56個の組合せを具え、群Ｇ（−）はｋ(m)＝−
１及びｋ(m)〕＝−２の時36個の組合せを具え
るものと仮定する。 第３図と同じように、第１２図の第１の読
出し専用メモリ２６は位相状態番号Ｚ(m)＝０
を有する初期位相φ（mT）＝０モジユロ2πに
対し減少しない位相φ(t)の値、従つてＺ(m)＝
０の群Ｇ（＋）に対する信号サンプルcos〔φ
（ti）〕だけをメモリ部２６(1)に蓄わえ、メモ
リ部２６(2)にsin〔φ（ti）〕だけを蓄わえるよ
うに構成されている。 同じく、第３図と同じように、第１２図で
はアドレス変換器３５がアドレスバス８１上
のデータ記号｛ａ｝を付号化回路８０の出力
側のビツトの組｛ｈ｝と組合わせることによ
り形成されるデータ記号の組｛ｋ｝に応答し
てメモリ２６に対する読出しアドレスの新ら
しい第１の部分｛k′｝を生ずる。群Ｇ（＋）
に対してはアドレス変換を行なう必要はな
い。従つてこの場合は｛k′｝＝｛ｋ｝である。
群Ｇ（−）に対してはこのアドレス変換は組
｛ｋ｝のデータ記号の各々の値の極性を反転
することを意味する。表はｋ(m)を最適に二
進符号化すると、ａ(m)の２ビツトa1n、a0nの
位置を何時も交換してa0n、a1nにし、加えて
ａ(m)＝０、従つて｜ｋ(m)｜＝２の時だけビツ
トh(n)の補正をとつてna0na1nにすることに
よりｋ(m)の値の極性反転を行なえることを示
している。 第３図と比較して異なる点は第１２図のア
ドレス変換器３５は変換標識信号として極性
標識ビツトＰ（論理値ｐ＝「１」は極性反転が
生じないことを示す）を生ずるが、第３図の
ように補間カウンタ２３に対するセンス標識
ビツトＵ／Ｄを生じないことである。この結
果、第１２図の補間カウンタ２３は簡単なモ
ジユロ16カウンタの形をとる。最適なｋ(m)の
二進符号を行ない、群Ｇ（＋）とＧ（−）への
上述したように選択された分割を行なつた場
合、極性反転はｋ(m)＝−１及びｋ(m)＝−２の
場合しか生じない。表はｋ(m)＝−１の場合
はａ(m)＝１として論理値a1n＝「１」及びa0n
＝「０」を有する２ビツトa0na1nの生起によ
り一義的に特徴づけられ、ｋ(m)＝−２の場合
は論理値hn＝「１」を有するビツトhnの生起
により特徴づけられることを示している。こ
れに基づいて、極性標識ビツトＰに対し次の
論理関係が成立する。 Ｐ＝（1n＋a0n）n （25） アドレス変換器３５を論理回路として作る
場合は、このビツトＰもアドレス変換自体に
使える。蓋し、上述した考察を強めれば組
｛k′｝の記号の各々のビツトh′、a′1、a′0を組
｛ｋ｝の対応する記号のビツトｈ、a1、a0と
の間には下記の論理関係が存在するからであ
る。 a1′＝Pa1＋a0 a0′＝Pa0＋a1 h′＝ｈ＋a1a0 （26） ここで＋はモジユロ２加算を示す。こうし
て３個のデータ記号ｋ（ｍ−１）、ｋ(m)、ｋ
（ｍ＋１）の各々に対して得られるビツトh′、
a1′、a0′を直接読出し専用メモリ２６に対す
る読出しアドレスの新らしい第１の部分とし
て用いると、この新らしい第１の部分は９ビ
ツトの幅を有することになる。しかし、群Ｇ
（＋）の56個の組合せを識別するためには新
らしい第１の部分の幅は６ビツトで十分であ
る（56＜64＝26）。従つて、このような論理
回路では、式（25）及び（26）の論理動作を
行なうためのゲートの他に、別の多数のゲー
トを用いて所望の６ビツト幅の究局の新らし
い第１の部分を得ることになる。それ故、構
造とプログラミングを簡単にする観点からは
アドレス変換器３５を読出し専用メモリとし
て作る方が好ましい。 第１２図ではアドレス変換器３５により生
ずる極性標識ビツトＰを選択信号発生器３６
に加え、そこで２個の選択信号S1及びS2′を
発生するのに使用している。以下これを行な
う方法を第１４図につき詳しく述べるが、こ
の第１４図は多くの点で第４図に対応する。
第４図の図ａと同じように、第１４図の図ａ
は１記号間隔（mT、mT＋Ｔ）内での位相
φ(t)の可能な変化の例を示す。但し、位相変
化の値は｜Δφ(m)｜＝πラジアンを選んでい
る。図ａの曲線（Ｚ、Ｐ）又は（Ｚ、）に
より指示されるが、ここでＺ＝Ｚ(m)は初期位
相φ（mT）に対する位相状態番号であり、
Ｐは論理値「１」を有するアドレス変換器３
５の極性標識ビツトである。図ａ内の曲線は
全て同じ形を有し、曲線（０、Ｐ）、（１、
Ｐ）は夫々基準０及びπ/2につき曲線（０、
Ｐ）、（１、Ｐ）に対して鏡映対称になつてい
る。また第４図のｂと同じように、cosφ及
びsinφの形を図ａのφ(t)と同じスケールの縦
軸に沿うφの関数として図ｂ及びｃに示して
ある。図ｂはＺ(m)＝０の場合であり、図ｃは
Ｚ(m)＝１の場合である。 第１２図の読出し専用メモリ２６のメモリ
部２６(1)及び２６(2)にも第１４図の図ａの曲
線（０、Ｐ）に沿つて位相φ(t)が０ラジアン
からπラジアン迄増大する場合の信号サンプ
ルcos〔φ（ti）〕及びsin〔φ（ti）〕の値しか蓄わ
えられていない。これらの蓄わえられている
値はここでもcosφ1及びsinφ1と示し、第１４
図の図ｂに太線で示す。この増大する位相φ
(t)の範囲φ1はここでは第４図のようにπ/2ラ
ジアンではなく、πラジアンである。この結
果ここではcosφ1及びsinφ1の符号も読出し専
用メモリ２６に蓄わえる。 第１４図の図ｃは蓄わえられている値
cosφ1及びsinφ1は位相状態番号Ｚ(m)＝１を有
する曲線（１、Ｐ）に対して用い得ることを
示す。このことは位相状態番号Ｚ(m)＝２及び
３を有する曲線（２、Ｐ）及び（３、Ｐ）に
ついても成立する。これらの曲線は図ａに示
されていないが、これは図ｂ及びｃとコンパ
ラブルなこれらの曲線図を描くことにより容
易にチエツクできるからである。明らかにＺ
＝０、１、２及び３を有する曲線（Ｚ、Ｐ）
につき信号サンプルcos〔φ（ti）〕及びsin〔φ
（ti）〕と蓄わえられている信号値cosφ1及び
sinφ1の系列との間には表と同じ関係が存
在する。但し、この表のビツトy1y2を有す
るカドラント番号ｙをビツトZ1Z0を有する位
相状態番号Ｚで置き換える。 読出し専用メモリ２６に図ａの曲線（０、
Ｐ）に対する信号値cos（−φ1）及びsin（−
φ1）の系列（これらの値は図ｂに破線で示
されている）だけが蓄わえられている場合
は、上述したところから結論されることであ
るが、Ｚ＝０、１、２及び３を有する曲線
（Ｚ、）につき信号サンプルcos〔φ（ti）〕
及びsin〔φ（ti）〕とこの時蓄わえられている
値cos（−φ1）及びsin（−φ1）との間に表と
同じ関係が存在する（明らかにｙをＺで置き
換える）。この場合既知の関係 cos（−φ1）＝cosφ1 sin（−φ1）＝sinφ1 （27） を用いることにより簡単に実際に蓄わえられ
ている値cosφ1及びsinφ1との関係を得られ
る。（27）は直接図ｂから結論できる。即ち、
表で蓄わえられている信号値sinφ1を用い
る時は何時も符号を付加的に反転する。 表とを組合わせて表を導びいたのと
同じ方法で、こうして得られたＰ及び1に
ついての表を表と組合わせることができ
る。Ｐの場合はこの結果表と同じ表が得ら
れ（勿論ｙをＺで置き換える）、この結果第
３図と同じ選択信号S1及びS2が得られる。
の場合は表で蓄わえられている信号値
sinφ1を用い、この結果第１の選択信号の定
義からして論理値S1＝「０」が生ずる時何時
も表で付加的符号反転を行なうことにより
求める表を得ることができる。の場合この
結果第１の選択信号S1は第３図と同じにな
り、第２の選択信号は第３図の第２の選択信
号S2に論理値S1＝「０」の時付加的符号反転
を施すことにより得られる。 これらの事実に基づき、第１２図の選択信
号発生器３６は第１５図の回路図に従つて作
れる。この選択信号発生器３６は式(17)及び(18)
で定義されるような選択信号S1及びS2を生ず
る部分３６(1)（これはy1y0をZ1Z0で代えて第
６図の選択信号発生器３６と同じように作れ
る）と、符号反転器３８に送る第２の選択信
号S2′を生ずる部分３６(2)とから成る。ここ
でＰ及びS1が両方とも論理値「０」を有する
場合はS2′＝2であり、それ以外の場合は全
てS2′＝S2である。この目的で、部分８６(2)
はアドレス変換器３５の極性標識ビツトＰと
部分６(1)の第１の選択信号S1とに応答して論
理信号・1を形成するNORゲート９０
と、部分３６(1)の第２の選択信号S2とNOR
ゲート９０の論理信号・1とに応答して
第２の選択信号S2′を形成する排他的論理和
ゲート９１とを具える。
第１図は従来技術のGTFM送信機の基本ブロ
ツク図、第２図は第１図の送信機で使用するのに
適したGTFM信号発生回路の従来技術による一
例のブロツク図、第３図は本発明に係るGTFM
信号発生回路の第１の実施例のブロツク図、第４
図は第３図の回路で行なわれるアドレス変換と
夫々の選択とを説明するための説明図、第５図は
第３図の回路で用いるのに適したアドレス変換器
用回路の一実施のブロツク図、第６図は第３図の
回路で使用するのに適した選択信号発生器用副回
路の一実施例のブロツク図、第７図は第３図の回
路で用いるのに適した符号変換器のブロツク図、
第８図は本発明に係るGTFM信号発生回路の第
２の実施例のブロツク図、第９図は第８図の回路
で行なわれるアドレス変換と夫々の選択とを説明
するための説明図、第１０図は第８図の回路で用
いるのに適したアドレス変換器の一実施例のブロ
ツク図、第１１図は第８図のアドレツシング回路
と信号プロセツサの一変形例のブロツク図、第１
２図は本発明に係るCORPSK（４−５）信号発生
回路の第３の実施例のブロツク図、第１３図は第
１２図の回路で用いるのに適した非線形相関符号
化回路の２実施例のブロツク図、第１４図は第１
２図の回路で行なわれる夫々の選択を説明するた
めの説明図、第１５図は第１２図の回路で用いる
のに適した選択信号発生器の一実施例のブロツク
図である。 １……データ信号源、２……クロツク信号源、
３……差動符号化回路、４……角度変調信号発生
回路、５……出力回路、６……VCO、７……前
変調フイルタ、８……パーシヤル レスポンス符
号化回路、９……低域フイルタ、１０，１１……
遅延要素、１２，１３，１４……重み付け回路、
１５……加算器、１６……ミクサ段、１７……搬
送波源、１８……帯域フイルタ、２０……クロツ
ク回路、２１……制御回路、２２……アドレツシ
ング回路、２３……補間カウンタ、２４……カウ
ンタ（カドラント カウンタ）、２５……信号プ
ロセツサ、２６……第１の読出し専用メモリ、２
７……デイジタル直角変調器、２８……DAC回
路、２９……直並列変換器（シフト レジスタ）、
３１，３２……デイジタル乗算器、３３……デイ
ジタル搬送波信号源、３４……加算器、３５……
アドレス変換器、３６……ゼネレータ（選択信号
発生器）、３７……２入力マルチブレクサ、３８
……符号反転器、４０……副回路、４１……
ANDゲート、４２……NORゲート、４３……
ORゲート、４４……モジユロ４カウンタ、４５
……排他的論理和ゲート、４６，４７……NOR
ゲート、４８……ANDゲート、４９……ORゲー
ト、５０……排他的論理和ゲート、５１……排他
的論理和ゲート、５２……NOTゲート、５３…
…排他的論理和ゲート、５４……NOTゲート、
５５……２位置スイツチ、５６……増幅器、６０
……ANDゲート、６１……ANDゲート、６２…
…NOTゲート、６３……ORゲート、６４……排
他的論理和ゲート、７０……第２の読出し専用メ
モリ、７１……アドレス バス、７２……２入力
マルチプレクサ、７３……モジユロ16カウンタ、
７４……第３の読出し専用メモリ、７５……
NORゲート、８０……非線形相関符号化器、８
１……アドレス、バス、８２……読出し専用メモ
リ、８３……アドレス バス、８４……シフト
レジスタ、８５，８６……ANDゲート、９０…
…NORゲート、９１……排他的論理和ゲート。
ツク図、第２図は第１図の送信機で使用するのに
適したGTFM信号発生回路の従来技術による一
例のブロツク図、第３図は本発明に係るGTFM
信号発生回路の第１の実施例のブロツク図、第４
図は第３図の回路で行なわれるアドレス変換と
夫々の選択とを説明するための説明図、第５図は
第３図の回路で用いるのに適したアドレス変換器
用回路の一実施のブロツク図、第６図は第３図の
回路で使用するのに適した選択信号発生器用副回
路の一実施例のブロツク図、第７図は第３図の回
路で用いるのに適した符号変換器のブロツク図、
第８図は本発明に係るGTFM信号発生回路の第
２の実施例のブロツク図、第９図は第８図の回路
で行なわれるアドレス変換と夫々の選択とを説明
するための説明図、第１０図は第８図の回路で用
いるのに適したアドレス変換器の一実施例のブロ
ツク図、第１１図は第８図のアドレツシング回路
と信号プロセツサの一変形例のブロツク図、第１
２図は本発明に係るCORPSK（４−５）信号発生
回路の第３の実施例のブロツク図、第１３図は第
１２図の回路で用いるのに適した非線形相関符号
化回路の２実施例のブロツク図、第１４図は第１
２図の回路で行なわれる夫々の選択を説明するた
めの説明図、第１５図は第１２図の回路で用いる
のに適した選択信号発生器の一実施例のブロツク
図である。 １……データ信号源、２……クロツク信号源、
３……差動符号化回路、４……角度変調信号発生
回路、５……出力回路、６……VCO、７……前
変調フイルタ、８……パーシヤル レスポンス符
号化回路、９……低域フイルタ、１０，１１……
遅延要素、１２，１３，１４……重み付け回路、
１５……加算器、１６……ミクサ段、１７……搬
送波源、１８……帯域フイルタ、２０……クロツ
ク回路、２１……制御回路、２２……アドレツシ
ング回路、２３……補間カウンタ、２４……カウ
ンタ（カドラント カウンタ）、２５……信号プ
ロセツサ、２６……第１の読出し専用メモリ、２
７……デイジタル直角変調器、２８……DAC回
路、２９……直並列変換器（シフト レジスタ）、
３１，３２……デイジタル乗算器、３３……デイ
ジタル搬送波信号源、３４……加算器、３５……
アドレス変換器、３６……ゼネレータ（選択信号
発生器）、３７……２入力マルチブレクサ、３８
……符号反転器、４０……副回路、４１……
ANDゲート、４２……NORゲート、４３……
ORゲート、４４……モジユロ４カウンタ、４５
……排他的論理和ゲート、４６，４７……NOR
ゲート、４８……ANDゲート、４９……ORゲー
ト、５０……排他的論理和ゲート、５１……排他
的論理和ゲート、５２……NOTゲート、５３…
…排他的論理和ゲート、５４……NOTゲート、
５５……２位置スイツチ、５６……増幅器、６０
……ANDゲート、６１……ANDゲート、６２…
…NOTゲート、６３……ORゲート、６４……排
他的論理和ゲート、７０……第２の読出し専用メ
モリ、７１……アドレス バス、７２……２入力
マルチプレクサ、７３……モジユロ16カウンタ、
７４……第３の読出し専用メモリ、７５……
NORゲート、８０……非線形相関符号化器、８
１……アドレス、バス、８２……読出し専用メモ
リ、８３……アドレス バス、８４……シフト
レジスタ、８５，８６……ANDゲート、９０…
…NORゲート、９１……排他的論理和ゲート。
Claims (1)
- 【特許請求の範囲】 １ 所定の記号周波数1/Tのデータ信号に応答し
てほぼ一定の振幅と連続した位相φ(t)とを有する
アナログの角度変調信号を発生する回路であつ
て、この回路が、 記号周波数で同期して、ｑを２以上の整数とし
て、周波数4q／Ｔを有するクロツク信号を生ずるク ロツク回路と； クロツク信号により制御され、補間カウンタを
具備し、所定の数の順次のデータ記号に応答し、
周波数4q／Ｔを有するアドレスを生ずるアドレツシ ング回路と、記号周波数により制御され、データ
記号に応答して長さＴの記号間隔の境界で位相φ
(t)の値モジユロ2πを特徴づける位相状態番号を
生ずるカウンタとを具える制御回路と； 上記制御回路に接続され、アドレス可能な記憶
位置にクロツク信号により決まる瞬時における信
号cosφ(t)及びsinφ(t)を表わすデイジタル数値を
蓄わえるための第１の読出し専用メモリを具備
し、アドレツシング回路の制御の下に第１の読出
し専用メモリの記憶位置から蓄わえられている値
を読み出し、この読み出された値をデイジタル−
アナログ変換して処理してアナログの角度変調信
号を形成する信号プロセツサと； を具える角度変調信号発生回路において、 第１の読出し専用メモリを一つの予じめ定めら
れた番号に関連する位相φ(t)が減少しない場合の
信号cosφ(t)及びsinφ(t)を表わす値だけを蓄わえ
るように構成し； アドレツシング回路に前記所定の数の順次のデ
ータ信号に応答して前記の予じめ定められた位相
状態番号に関連する位相φ(t)が減少しない場合の
アドレスと変換標識信号とを生ずるアドレス変換
器を設け； 制御回路に更にクロツク信号により制御され、
位相状態番号に応答して第１及び第２の選択信号
を生ずるゼネレータを設け； 信号プロセツサを各クロツク瞬時において第１
の選択信号に応答して信号cosφ(t)及びsinφ(t)を
表わす２個の値の一方だけをデイジタル−アナロ
グ変換器に選択的に加え、各クロツク瞬時におい
て第２の選択信号に応答してデイジタル−アナロ
グ変換器の出力サンプルの符号を選択的に反転す
るように構成し、これらの出力サンプルが搬送波
周波数ｑ／Ｔでのアナログの角度変調信号のサンプ ルを構成し、これにより低域フイルタを用いて上
記出力サンプルからアナログの角度変調信号を導
き出せるように構成したことを特徴とする角度変
調信号発生回路。 ２ 信号プロセツサ内の第１の読出し専用メモリ
が信号cosφ(t)を表わす値のための第１の部分と
信号sinφ(t)を表わす値のための第２部分とを具
え； 信号プロセツサが読出し専用メモリの上記第１
及び第２の部分に接続され、第１の選択信号によ
り制御される２入力マルチプレクサと、デイジタ
ル−アナログ変換器と共に上記マルチプレクサに
接続され且つ第２の選択信号により制御される直
列回路の一部を構成する符号反転器とを具えるこ
とを特徴とする特許請求の範囲第１項記載の角度
変調信号発生回路。 ３ 符号反転器をデイジタル−アナログ変換器の
出力端子に接続された極性反転器とし、この極性
反転器に反転入力端子及び非反転入力端子を有す
る増幅器と、デイジタル−アナログ変換器の出力
端子を第２の選択信号に応答して上記増幅器の２
個の入力端子の一方に選択的に接続する２位置ス
イツチとを設けたことを特徴とする特許請求の範
囲第２項記載の角度変調信号発生回路。 ４ 長さＴの１記号間隔当りの位相φ(t)の変化が
±π/2ラジアン以下であり、１記号間隔内で位相
φ(t)がいつもカドラント番号ｙを有する同じ位相
カドラント〔ｙπ／２、（ｙ＋１）ｙπ／２〕内にとど まる特許請求の範囲第２項記載の角度変調信号発
生回路において、 信号プロセツサ内の第１の読出し専用メモリを
カドラント番号ｙ＝０を有する第１の位相カドラ
ント〔０、π／２〕内に位相φ(t)が減少しない場合 の信号cosφ(t)及びsinφ(t)の大きさを表わす値を
蓄わえるように構成し、 位相状態番号を生ずるカウンタをモジユロ４ア
ツプ／ダウンカウンタとし、その計数位置が２ビ
ツトy1y0を有する各記号間隔に対する位相φ(t)の
カドラント番号ｙモジユロ４を表わし、 補間カウンタをモジユロ（4q＋１）アツプ／
ダウンカウンタとし、その計数の向きをアドレス
変換器の変換標識信号により制御することを特徴
とする角度変調信号発生回路。 ５ 長さＴの１記号間隔当りの位相φ(t)の変化が
±π/2ラジアン以下であり、１記号間隔内で位相
φ(t)がいつもカドラント番号ｙを有する同じ位相
カドラント〔ｙπ／２、（ｙ＋１）π／２〕内にとどま る特許請求の範囲第１項記載の角度変調信号発生
回路において、 信号プロセツサ内の第１の読出し専用メモリを
カドラント番号ｙ＝０を有する第１の位相カドラ
ント〔０、π／２〕内で位相φ(t)が減少しない場合 の信号cosφ(t)の大きさを表わす値を第１のクロ
ツク瞬時において蓄わえ、信号sinφ(t)の大きさを
表わす値を第２のクロツク瞬時において蓄わえ、
第１と第２のクロツク瞬時が交互に生起するよう
に構成し、 位相状態番号を生ずるカウンタをモジユロ４ア
ツプ／ダウンカウンタとし、その計数位置が２ビ
ツトy1y0を有する各記号間隔に対し位相φ(t)のカ
ドラント番号ｙモジユロ４を表わし、 選択信号発生器がカドラント番号ｙモジユロ４
の最下位のビツトy0に対応する第１の選択信号を
生じ、 アドレス変換器を前記所定の数の順次のデータ
信号とカドラント番号ｙモジユロ４の最下位のビ
ツトy0に対応する上記第１の選択信号の両方に応
答してカドラント番号ｙ＝０を有する第１の位相
カドラント〔０、π／２〕内で位相φ(t)が減少しな い場合のアドレスと変換標識信号とを生じ、 補間カウンタをモジユロ（4q＋１）アツプ／
ダウンカウンタとし、その計数の向きを上記変換
標識信号で制御するように構成したことを特徴と
する角度変調信号発生回路。 ６ 長さＴの１記号間隔当りの位相φ(t)の変化が
０ラジアン、±π/2ラジアン又はその整数倍に達
し、１記号間隔の開始時の位相φ(t)が位相状態番
号をＺとしていつも値Ｚ・（π／２）を有する特許請 求の範囲第２項記載の角度変調信号発生回路にお
いて 信号プロセツサ内の第１の読出し専用メモリを
位相状態番号Ｚ＝０を有する初期位相φ(t)＝０ラ
ジアンに対し減少しない位相φ(t)の値に対する信
号cosφ(t)及びsinφ(t)を表わす値を蓄わえるよう
に構成し、 位相状態番号を生ずるカウンタをモジユロ４ア
ツプ／ダウンカウンタとし、その計数位置が２ビ
ツトZ1Z0を有する各記号間隔の開始時の位相φ(t)
の位相状態番号Ｚモジユロ４を表わし、 選択信号発生器を位相状態番号Ｚモジユロ４の
２ビツトZ1Z0に応答して第１の選択信号を生じ、
これらの２ビツトZ1Z0とアドレス変換器の変換標
識信号とに応答して第２の選択信号を生ずるよう
に構成したことを特徴とする特許請求の範囲第２
項記載の角度変調信号発生回路。 ７ ｎレベルデータ記号に応答して角度変調信号
を発生する特許請求の範囲第６項記載の角度変調
信号発生回路において、 アドレツシング回路がまたｋをｎより大きいと
してｎレベルデータ記号をｋレベルデータ記号に
変換する非線形相関符号化回路を具え、 アドレス変換器を前記所定の数の順次のｋレベ
ルデータ記号に応答して位相状態番号Ｚ＝０を有
する初期位相φ(t)＝０ラジアンに対して位相φ(t)
が減少しない場合のアドレスを生じ且つ選択信号
発生器のために変換標識信号を生ずるように構成
したことを特徴とする角度変調信号発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8402318A NL8402318A (nl) | 1984-07-23 | 1984-07-23 | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| NL8402318 | 1984-07-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139755A JPS6139755A (ja) | 1986-02-25 |
| JPH0567101B2 true JPH0567101B2 (ja) | 1993-09-24 |
Family
ID=19844252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16131485A Granted JPS6139755A (ja) | 1984-07-23 | 1985-07-23 | 角度変調信号発生回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4686688A (ja) |
| EP (1) | EP0169612B1 (ja) |
| JP (1) | JPS6139755A (ja) |
| AU (1) | AU586369B2 (ja) |
| CA (1) | CA1238366A (ja) |
| DE (1) | DE3570566D1 (ja) |
| DK (1) | DK163777C (ja) |
| NL (1) | NL8402318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005405U (ja) * | 1994-06-20 | 1994-12-20 | 株式会社和幸製作所 | 交通信号機器の筐体構造 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118727B2 (ja) * | 1986-03-03 | 1995-12-18 | 株式会社日立製作所 | デイジタル４相位相変調器 |
| GB2188518B (en) * | 1986-03-24 | 1990-01-04 | Gen Electric Plc | Data transmission systems |
| EP0239293A3 (en) * | 1986-03-24 | 1988-12-14 | Gpt Limited | Data transmission systems |
| US4873500A (en) * | 1988-04-29 | 1989-10-10 | Motorola, Inc. | Phase accumulation continuous phase modulator |
| IE69762B1 (en) * | 1988-11-30 | 1996-10-02 | Motorola Inc | Digital gmsk modulator with non-integer bit interval handling |
| US5022054A (en) * | 1988-11-30 | 1991-06-04 | Motorola, Inc. | Digital GMSK modulator with non-integer bit interval handling |
| FR2650927A2 (fr) * | 1988-12-02 | 1991-02-15 | Aeta | Procede et dispositif de modulation a gradient de phase minimal d'un signal representatif de donnees |
| IL92288A (en) * | 1988-12-16 | 1996-09-12 | Motorola Inc | Method and device for automatic frequency control |
| US5121412A (en) * | 1989-01-03 | 1992-06-09 | Motorola, Inc. | All-digital quadrature modulator |
| JP2575057B2 (ja) * | 1989-04-07 | 1997-01-22 | シャープ株式会社 | Ｆｍ変調器 |
| US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| JP2853230B2 (ja) * | 1990-01-31 | 1999-02-03 | 日本電気株式会社 | ディジタルフィルタ装置 |
| JPH0423542A (ja) * | 1990-05-17 | 1992-01-27 | Mitsubishi Electric Corp | 直交形ｇｍｓｋ変調装置 |
| US5127024A (en) * | 1990-05-30 | 1992-06-30 | Fattouche Michel T | Conversion filtering for digital signaling systems |
| JP2847687B2 (ja) * | 1990-11-01 | 1999-01-20 | 松下電器産業株式会社 | 変調器用ディジタルフィルタ |
| JP2968350B2 (ja) * | 1991-01-11 | 1999-10-25 | 三菱電機株式会社 | 直交変調回路 |
| US5237324A (en) * | 1991-09-04 | 1993-08-17 | Advanced Micro Devices, Inc. | System and method for producing baseband analog modulation signals |
| US5329260A (en) * | 1992-07-17 | 1994-07-12 | Ii Morrow Inc. | Numerically-controlled modulated oscillator and modulation method |
| GB9218009D0 (en) * | 1992-08-25 | 1992-10-14 | Philips Electronics Uk Ltd | A method of,and transmitter for,transmitting a digital signal |
| FR2696605B1 (fr) * | 1992-10-02 | 1994-12-30 | Suisse Electronique Microtech | Modulateur de signaux binaires par déplacement de fréquence. |
| EP0599500B1 (en) * | 1992-11-20 | 2000-04-19 | Ntt Mobile Communications Network Inc. | Frequency diversity transmitter and receiver |
| WO1995012945A1 (en) * | 1993-11-01 | 1995-05-11 | Omnipoint Corporation | Despreading/demodulating direct sequence spread spectrum signals |
| US5541961A (en) * | 1994-08-15 | 1996-07-30 | At&T Corp. | Digitally controlled high resolution hybrid phase synthesizer |
| US5629956A (en) * | 1994-09-09 | 1997-05-13 | Omnipoint Corporation | Method and apparatus for reception and noncoherent serial correlation of a continuous phase modulated signal |
| US5627856A (en) * | 1994-09-09 | 1997-05-06 | Omnipoint Corporation | Method and apparatus for receiving and despreading a continuous phase-modulated spread spectrum signal using self-synchronizing correlators |
| US5754584A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Non-coherent spread-spectrum continuous-phase modulation communication system |
| US5610940A (en) * | 1994-09-09 | 1997-03-11 | Omnipoint Corporation | Method and apparatus for noncoherent reception and correlation of a continous phase modulated signal |
| US5659574A (en) * | 1994-09-09 | 1997-08-19 | Omnipoint Corporation | Multi-bit correlation of continuous phase modulated signals |
| US5757847A (en) * | 1994-09-09 | 1998-05-26 | Omnipoint Corporation | Method and apparatus for decoding a phase encoded signal |
| US5754585A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Method and apparatus for serial noncoherent correlation of a spread spectrum signal |
| US5832028A (en) * | 1994-09-09 | 1998-11-03 | Omnipoint Corporation | Method and apparatus for coherent serial correlation of a spread spectrum signal |
| US5881100A (en) * | 1994-09-09 | 1999-03-09 | Omnipoint Corporation | Method and apparatus for coherent correlation of a spread spectrum signal |
| US5953370A (en) | 1994-09-09 | 1999-09-14 | Omnipoint Corporation | Apparatus for receiving and correlating a spread spectrum signal |
| US5680414A (en) * | 1994-09-09 | 1997-10-21 | Omnipoint Corporation | Synchronization apparatus and method for spread spectrum receiver |
| US5856998A (en) * | 1994-09-09 | 1999-01-05 | Omnipoint Corporation | Method and apparatus for correlating a continuous phase modulated spread spectrum signal |
| US5963586A (en) * | 1994-09-09 | 1999-10-05 | Omnipoint Corporation | Method and apparatus for parallel noncoherent correlation of a spread spectrum signal |
| US5692007A (en) * | 1994-09-09 | 1997-11-25 | Omnipoint Corporation | Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation |
| US5446423A (en) * | 1994-09-19 | 1995-08-29 | Motorola, Inc. | Digital single sideband modulator and method |
| US5633894A (en) * | 1995-01-26 | 1997-05-27 | The United States Of America As Represented By The Secretary Of The Navy | Circuit for modulating a sinusoidal waveform signal using digital pulse shaping |
| US5748679A (en) * | 1995-04-28 | 1998-05-05 | Trw Inc. | Modulated clock MSK modulator for high data rate applications |
| US5687163A (en) * | 1995-06-07 | 1997-11-11 | Cirrus Logic, Inc. | Method and apparatus for signal classification using I/Q quadrant histogram |
| US5778027A (en) * | 1995-11-24 | 1998-07-07 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for determining signal components using digital signal processing |
| US6282228B1 (en) | 1997-03-20 | 2001-08-28 | Xircom, Inc. | Spread spectrum codes for use in communication |
| WO1998049812A1 (fr) * | 1997-04-25 | 1998-11-05 | Hitachi, Ltd. | Circuit de modulation et terminal radio |
| FR2777145B1 (fr) * | 1998-04-02 | 2000-04-28 | Alsthom Cge Alcatel | Modulateur multiporteuses large bande et procede de programmation correspondant |
| US20010055348A1 (en) * | 2000-03-31 | 2001-12-27 | Anderson Christopher L. | Sequential quadrant demodulation of digitally modulated radio signals |
| GB2368244A (en) * | 2000-10-10 | 2002-04-24 | Seiko Epson Corp | Signal processor with look-up table for modulating data |
| US7065157B2 (en) * | 2003-03-11 | 2006-06-20 | Qualcomm Inc. | GMSK modulation techniques |
| US7443219B2 (en) * | 2007-01-04 | 2008-10-28 | Micron Technology, Inc. | Phase interpolation apparatus, systems, and methods |
| CN109144570A (zh) * | 2011-10-27 | 2019-01-04 | 英特尔公司 | 具有带有复数指数非线性函数的指令集的数字处理器 |
| US8614639B1 (en) * | 2012-08-24 | 2013-12-24 | Himax Imaging, Inc. | Integrator ramp generator with DAC and switched capacitors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772681A (en) * | 1970-10-14 | 1973-11-13 | Post Office | Frequency synthesiser |
| US4024385A (en) * | 1974-02-25 | 1977-05-17 | Raytheon Company | Second difference function generator |
| US3898446A (en) * | 1974-09-06 | 1975-08-05 | Us Army | Quadratic phase memory |
| US4008373A (en) * | 1975-10-03 | 1977-02-15 | Motorola, Inc. | Digital differential phase shift keyed modulator |
| NL7709917A (nl) * | 1977-09-09 | 1979-03-13 | Philips Nv | Systeem voor datatransmissie met behulp van een hoekgemoduleerde draaggolf van constante amplitude. |
| NL7901865A (nl) * | 1979-03-08 | 1980-09-10 | Philips Nv | Systeem voor multiniveau datatransmissie met behulp van een hoekgemoduleerde draaggolf van constante amplitude. |
| US4410955A (en) * | 1981-03-30 | 1983-10-18 | Motorola, Inc. | Method and apparatus for digital shaping of a digital data stream |
| US4476536A (en) * | 1981-12-17 | 1984-10-09 | International Business Machines Corporation | Digital sine wave synthesizing method and apparatus |
| US4573166A (en) * | 1983-06-24 | 1986-02-25 | Wolfdata, Inc. | Digital modem with plural microprocessors |
| NL8402319A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
-
1984
- 1984-07-23 NL NL8402318A patent/NL8402318A/nl not_active Application Discontinuation
-
1985
- 1985-07-09 EP EP85201155A patent/EP0169612B1/en not_active Expired
- 1985-07-09 DE DE8585201155T patent/DE3570566D1/de not_active Expired
- 1985-07-16 US US06/755,637 patent/US4686688A/en not_active Expired - Fee Related
- 1985-07-18 CA CA000487085A patent/CA1238366A/en not_active Expired
- 1985-07-19 DK DK330085A patent/DK163777C/da not_active Application Discontinuation
- 1985-07-22 AU AU45240/85A patent/AU586369B2/en not_active Ceased
- 1985-07-23 JP JP16131485A patent/JPS6139755A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005405U (ja) * | 1994-06-20 | 1994-12-20 | 株式会社和幸製作所 | 交通信号機器の筐体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| DK330085D0 (da) | 1985-07-19 |
| US4686688A (en) | 1987-08-11 |
| JPS6139755A (ja) | 1986-02-25 |
| EP0169612B1 (en) | 1989-05-24 |
| NL8402318A (nl) | 1986-02-17 |
| AU4524085A (en) | 1986-01-30 |
| DK163777B (da) | 1992-03-30 |
| EP0169612A1 (en) | 1986-01-29 |
| AU586369B2 (en) | 1989-07-06 |
| DE3570566D1 (en) | 1989-06-29 |
| DK163777C (da) | 1992-08-24 |
| CA1238366A (en) | 1988-06-21 |
| DK330085A (da) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567101B2 (ja) | ||
| US5255288A (en) | Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals | |
| JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
| JPH0621765A (ja) | ディジタル濾波方法及び差分直交位相変調のための方法と装置 | |
| JPH05292135A (ja) | デジタル変調器 | |
| US3935386A (en) | Apparatus for synthesizing phase-modulated carrier wave | |
| EP0531100B1 (en) | Baseband pulse shaper for GMSK modulators | |
| JPS6139754A (ja) | 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 | |
| US6115428A (en) | Apparatus for and method of generating π-/N-shifted N-differential encoded phase shift keying modulation signals | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JPH06315039A (ja) | π／４シフトＤＱＰＳＫ変調器 | |
| US5512865A (en) | Digital oversampled quadrature modulator | |
| US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| GB2368244A (en) | Signal processor with look-up table for modulating data | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JP2543241B2 (ja) | 変調器用ディジタルフィルタ | |
| JPS6148292B2 (ja) | ||
| JPH05199269A (ja) | π／４シフトＱＰＳＫ用ＲＯＭフイルタ | |
| JPS615659A (ja) | デイジタル位相変調方式 | |
| JPH06244882A (ja) | ディジタル変調器 | |
| JPH03179954A (ja) | ディジタル化直交位相変調器 | |
| JPH06303264A (ja) | ディジタル化直交変調器 |