JPH06244882A - ディジタル変調器 - Google Patents
ディジタル変調器Info
- Publication number
- JPH06244882A JPH06244882A JP2528193A JP2528193A JPH06244882A JP H06244882 A JPH06244882 A JP H06244882A JP 2528193 A JP2528193 A JP 2528193A JP 2528193 A JP2528193 A JP 2528193A JP H06244882 A JPH06244882 A JP H06244882A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- digital
- signal sequence
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 入力のIch、Qchが独立でないIF信号
に対し、小規模なディジタル変調器を得る。 【構成】 入力信号列に対応する所定の信号列を記憶す
るメモリと上記第1の出力信号及び第2の出力信号列を
生成する再配列器と、上記第1及び第2の出力信号列を
波形整形する各波形整形フィルタと、ディジタル変調の
ための正弦波値を生成するディジタル変調発振器と、上
記各フィルタの出力と上記ディジタル変調用正弦波とを
乗算・加算するインタリーバ手段とを備えた。 また、
上記の再配列器を2入力4出力にし、それ以降の構成要
素も複数にし、入力信号Ich、Qchに対し4サブ系
列で処理する構成とした。
に対し、小規模なディジタル変調器を得る。 【構成】 入力信号列に対応する所定の信号列を記憶す
るメモリと上記第1の出力信号及び第2の出力信号列を
生成する再配列器と、上記第1及び第2の出力信号列を
波形整形する各波形整形フィルタと、ディジタル変調の
ための正弦波値を生成するディジタル変調発振器と、上
記各フィルタの出力と上記ディジタル変調用正弦波とを
乗算・加算するインタリーバ手段とを備えた。 また、
上記の再配列器を2入力4出力にし、それ以降の構成要
素も複数にし、入力信号Ich、Qchに対し4サブ系
列で処理する構成とした。
Description
【0001】
【産業上の利用分野】この発明は、ディジタルの多値信
号を信号処理し、波形整形してアナログ信号として出力
するディジタル変調器に関するものである。
号を信号処理し、波形整形してアナログ信号として出力
するディジタル変調器に関するものである。
【0002】
【従来の技術】従来、必要な変調されたアナログ信号を
得るために、ディジタル信号を用いた方法が幾つか考え
られている。図15は従来のディジタル変調器の一例を
示した構成図である。1a、1bはシフトレジスタ、2
はクロック発生回路、3a、3bは出力信号値が書き込
まれたROM、11は出力選択用セレクタ、4はD/A
変換器である。この回路はπ/4シフトQPSK変調器
に使用された例である。次にこの動作を説明する。一般
に、π/4シフトQPSK変調器は、入力のデータ信号
に対して信号マッピング回路で位相平面上にマッピング
され、同相成分信号とその直交成分信号とに分けられ
る。これらの成分信号は、図15のディジタル変調器で
アナログ信号に変えられ、その出力は、直交変調回路で
必要な変調出力として取り出される。
得るために、ディジタル信号を用いた方法が幾つか考え
られている。図15は従来のディジタル変調器の一例を
示した構成図である。1a、1bはシフトレジスタ、2
はクロック発生回路、3a、3bは出力信号値が書き込
まれたROM、11は出力選択用セレクタ、4はD/A
変換器である。この回路はπ/4シフトQPSK変調器
に使用された例である。次にこの動作を説明する。一般
に、π/4シフトQPSK変調器は、入力のデータ信号
に対して信号マッピング回路で位相平面上にマッピング
され、同相成分信号とその直交成分信号とに分けられ
る。これらの成分信号は、図15のディジタル変調器で
アナログ信号に変えられ、その出力は、直交変調回路で
必要な変調出力として取り出される。
【0003】一般的には、π/4シフトのように、入力
信号の値が多数の組み合わせがあり得る場合には、対応
するアナログ信号を生成するために多数のメモリ領域を
用いなければならない。図15に示す構成例では、これ
を大幅に減らすため、出力信号値が書き込まれたROM
には1種類のディジタル値が書き込まれているだけであ
る。そしてシフトレジスタを2つ設けて、入力信号を分
けて入力し、ROMに書かれた値を選択して出力させる
ようにする。セレクタがこれらのROM出力を交互に切
り換えてD/Aに出力するので、ROMの記憶容量は少
なくて済む。
信号の値が多数の組み合わせがあり得る場合には、対応
するアナログ信号を生成するために多数のメモリ領域を
用いなければならない。図15に示す構成例では、これ
を大幅に減らすため、出力信号値が書き込まれたROM
には1種類のディジタル値が書き込まれているだけであ
る。そしてシフトレジスタを2つ設けて、入力信号を分
けて入力し、ROMに書かれた値を選択して出力させる
ようにする。セレクタがこれらのROM出力を交互に切
り換えてD/Aに出力するので、ROMの記憶容量は少
なくて済む。
【0004】図16は、従来の他のディジタル変調器の
構成を示す図である。図15の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
IF(中間周波数)信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のIチャネルと、直交
成分信号のQチャネルがCOSとSINで直交性がある
ことを利用し、つまりCOSとSINの1周期のサンプ
ル値は同一値を切り換えて利用できることに着目し、変
調のためのCOS、SIN振幅の値を共通のROMから
読み出すようにしたものである。
構成を示す図である。図15の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
IF(中間周波数)信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のIチャネルと、直交
成分信号のQチャネルがCOSとSINで直交性がある
ことを利用し、つまりCOSとSINの1周期のサンプ
ル値は同一値を切り換えて利用できることに着目し、変
調のためのCOS、SIN振幅の値を共通のROMから
読み出すようにしたものである。
【0005】図において、本願特許に関係ある部分とし
て、13はセレクタ、14はCOS及びSINサンプル
値発生回路、15は乗算器である。この動作は以下のよ
うになる。入力信号のIch、Qch信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器15で行われるが、まず正弦波サンプルを1周期で
4サンプルとする。サンプル角を0、π/2、π、3π
/2度とすると、COS、SINはそれぞれ1、0、−
1、0と、0、1、0、−1となる。このことからサン
プル値発生回路14は、実は1と−1と0を発生するば
よい。更に、上記角度ではSIN、COSは一方が1ま
たは−1の時は、他方は0であるので、乗算と同時加算
は乗算だけでよい。つまりCOSまたはSINを選択す
るだけでよい。こうしてセレクタ13と乗算器15がデ
ィジタル変調を表現することになる。
て、13はセレクタ、14はCOS及びSINサンプル
値発生回路、15は乗算器である。この動作は以下のよ
うになる。入力信号のIch、Qch信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器15で行われるが、まず正弦波サンプルを1周期で
4サンプルとする。サンプル角を0、π/2、π、3π
/2度とすると、COS、SINはそれぞれ1、0、−
1、0と、0、1、0、−1となる。このことからサン
プル値発生回路14は、実は1と−1と0を発生するば
よい。更に、上記角度ではSIN、COSは一方が1ま
たは−1の時は、他方は0であるので、乗算と同時加算
は乗算だけでよい。つまりCOSまたはSINを選択す
るだけでよい。こうしてセレクタ13と乗算器15がデ
ィジタル変調を表現することになる。
【0006】
【発明が解決しようとする課題】従来のディジタル変調
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でも、入力信
号のIch、Qchが独立の変調方式の場合にのみ適用
可能であり、もっと小規模なシステムで前サンプル時と
の差動動作をするディジタル位相変調の場合には適用で
きないという課題があった。
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でも、入力信
号のIch、Qchが独立の変調方式の場合にのみ適用
可能であり、もっと小規模なシステムで前サンプル時と
の差動動作をするディジタル位相変調の場合には適用で
きないという課題があった。
【0007】この発明は上記のような課題を解消するた
めになされたもので、Ich(COS)、Qch(SI
N)が独立でなくてもIF信号をディジタル信号処理に
より実現できる、小規模なディジタル変調器を得ること
を目的とする。
めになされたもので、Ich(COS)、Qch(SI
N)が独立でなくてもIF信号をディジタル信号処理に
より実現できる、小規模なディジタル変調器を得ること
を目的とする。
【0008】
【課題を解決するための手段】この発明に係るディジタ
ル変調器は、入力信号列に対応する所定の信号列を記憶
するメモリと上記所定の信号列から第1の出力信号列及
び上記第1の出力信号列と定まった位相関係にある第2
の出力信号列を生成するスイッチで構成される再配列器
と、上記第1及び第2の出力信号列を波形整形する各波
形整形フィルタと、ディジタル変調のための正弦波値を
生成するデジタル変調発振器と、上記各フィルタの出力
と上記ディジタル変調用正弦波とを乗算・加算するイン
ターリーバ手段とを備えた。また請求項2の発明は、請
求項1の発明の再配列器を複数にし、それ以降の構成要
素も複数にしたもので、第1の入力信号列に対応する第
1の所定の信号列を記憶する第1のメモリと上記第1の
所定の信号列から第1の出力信号列及び第1の出力列と
定まった位相関係にある第2の出力信号列を生成する第
1及び第2のスイッチと、同様な構成で第2の入力信号
列に対して上記第1の入力信号列対応の第1、第2出力
信号列と同等な第3、第4の出力信号列を生成する第2
のメモリと第3及び第4のスイッチで構成される再配列
器と、上記第1ないし第4の出力信号列を波形整形する
各波形整形フィルタと、ディジタル変調のための複数の
正弦波値を生成するデジタル変調発振器と、上記各フィ
ルタの出力と上記ディジタル変調用正弦波とを乗算・加
算するインターリーバ手段とを備えた。
ル変調器は、入力信号列に対応する所定の信号列を記憶
するメモリと上記所定の信号列から第1の出力信号列及
び上記第1の出力信号列と定まった位相関係にある第2
の出力信号列を生成するスイッチで構成される再配列器
と、上記第1及び第2の出力信号列を波形整形する各波
形整形フィルタと、ディジタル変調のための正弦波値を
生成するデジタル変調発振器と、上記各フィルタの出力
と上記ディジタル変調用正弦波とを乗算・加算するイン
ターリーバ手段とを備えた。また請求項2の発明は、請
求項1の発明の再配列器を複数にし、それ以降の構成要
素も複数にしたもので、第1の入力信号列に対応する第
1の所定の信号列を記憶する第1のメモリと上記第1の
所定の信号列から第1の出力信号列及び第1の出力列と
定まった位相関係にある第2の出力信号列を生成する第
1及び第2のスイッチと、同様な構成で第2の入力信号
列に対して上記第1の入力信号列対応の第1、第2出力
信号列と同等な第3、第4の出力信号列を生成する第2
のメモリと第3及び第4のスイッチで構成される再配列
器と、上記第1ないし第4の出力信号列を波形整形する
各波形整形フィルタと、ディジタル変調のための複数の
正弦波値を生成するデジタル変調発振器と、上記各フィ
ルタの出力と上記ディジタル変調用正弦波とを乗算・加
算するインターリーバ手段とを備えた。
【0009】
【作用】この発明におけるディジタル変調器は、再配列
器内のメモリに記憶されている出力信号列値が、入力値
対応で読み出され、更に出力のIchとQchの関係か
ら、他チャンネルには対応位相値が選択されて共にフィ
ルタに与えられる。フィルタ出力はディジタル変調・加
算されて(実際にはディジタル変調値が選択されて)、
出力としてD/A変換器に与えられる。
器内のメモリに記憶されている出力信号列値が、入力値
対応で読み出され、更に出力のIchとQchの関係か
ら、他チャンネルには対応位相値が選択されて共にフィ
ルタに与えられる。フィルタ出力はディジタル変調・加
算されて(実際にはディジタル変調値が選択されて)、
出力としてD/A変換器に与えられる。
【0010】
【実施例】実施例1.従来のディジタル変調器がIc
h、Qchでは独立な信号に対して考慮されていたのに
対し、これをIch、Qchが関連して変化する信号に
対しても適用可能なよう拡張した発明を説明する。図1
は、本発明の第1の実施例を示す図である。本実施例
は、本願のディジタル変調器を狭帯域MSK(GMSK
など)及びπ/2シフトBPSKに適用した例である。
まず、構成を述べる。図において、21は入力信号系列
In {∈±1}の入力端子であり、22は入力データを
再配列してan 、bn 、{∈±1,0}2chに出力す
る再配列器である。23はan を入力して、その入力系
列に応じて波形整形されたベースバンド信号を出力する
第1の波形整形フィルタ、同様に24はbn を入力し
て、その入力系列に応じて波形整形されたベースバンド
信号を出力する第2の波形整形フィルタである。25は
波形整形フィルタ23の出力をIF周波数の1/(4N)倍
周期(Nは整数)で補間する第1の補間回路、26は波
形整形フィルタ4の出力をIF周波数の1/(4N)倍周期
(Nは整数)で補間する第2の補間回路である。27は
コントローラ28のコントロール信号に従って第1、第
2の補間回路出力を選択・反転し、ディジタルIF変調
信号を作成するインタリーバ・反転回路で、28は補間
回路動作周期及びIF周波数の1/(4M)倍周期(Mは整
数:N≧M)でインタリーバ・反転回路27のコントロ
ール信号を出力するコントローラである。29はインタ
リーバ・反転回路27で作成されたディジタルIF変調
信号をD/A変換するD/A変換器、30はD/A変換
器29出力の高調波成分を除去する低域通過フィルタ
で、31は低域通過フィルタ30出力を外部に出力する
出力端子である。
h、Qchでは独立な信号に対して考慮されていたのに
対し、これをIch、Qchが関連して変化する信号に
対しても適用可能なよう拡張した発明を説明する。図1
は、本発明の第1の実施例を示す図である。本実施例
は、本願のディジタル変調器を狭帯域MSK(GMSK
など)及びπ/2シフトBPSKに適用した例である。
まず、構成を述べる。図において、21は入力信号系列
In {∈±1}の入力端子であり、22は入力データを
再配列してan 、bn 、{∈±1,0}2chに出力す
る再配列器である。23はan を入力して、その入力系
列に応じて波形整形されたベースバンド信号を出力する
第1の波形整形フィルタ、同様に24はbn を入力し
て、その入力系列に応じて波形整形されたベースバンド
信号を出力する第2の波形整形フィルタである。25は
波形整形フィルタ23の出力をIF周波数の1/(4N)倍
周期(Nは整数)で補間する第1の補間回路、26は波
形整形フィルタ4の出力をIF周波数の1/(4N)倍周期
(Nは整数)で補間する第2の補間回路である。27は
コントローラ28のコントロール信号に従って第1、第
2の補間回路出力を選択・反転し、ディジタルIF変調
信号を作成するインタリーバ・反転回路で、28は補間
回路動作周期及びIF周波数の1/(4M)倍周期(Mは整
数:N≧M)でインタリーバ・反転回路27のコントロ
ール信号を出力するコントローラである。29はインタ
リーバ・反転回路27で作成されたディジタルIF変調
信号をD/A変換するD/A変換器、30はD/A変換
器29出力の高調波成分を除去する低域通過フィルタ
で、31は低域通過フィルタ30出力を外部に出力する
出力端子である。
【0011】初めに入力信号の一般的な性質を説明す
る。データ系列{In }によって、π/2シフトBPS
K変調された信号波形は以下のように表現できる。これ
を複素表現すれば、(1)式となり、実数表現では
(2)式の形となる。
る。データ系列{In }によって、π/2シフトBPS
K変調された信号波形は以下のように表現できる。これ
を複素表現すれば、(1)式となり、実数表現では
(2)式の形となる。
【0012】
【数1】
【0013】ここでg(t)は送信ベースバンド信号の
インパルス応答波形、Tsはシンボル周期、ωc はキャ
リア角周波数である。(2)式を変形すると以下の
(3)式となる。いま、データ系列{In }を2つの系
列{an }、{bn }に分けて考えると(4)式の表現
となる。これを適用すると、(3)式は(5)式のよう
に書き換えられる。
インパルス応答波形、Tsはシンボル周期、ωc はキャ
リア角周波数である。(2)式を変形すると以下の
(3)式となる。いま、データ系列{In }を2つの系
列{an }、{bn }に分けて考えると(4)式の表現
となる。これを適用すると、(3)式は(5)式のよう
に書き換えられる。
【0014】
【数2】
【0015】さて、再配列器22は、データ系列{I
n }を(4)式に従って、2つのサブ系列{an }、
{bn }に再配列する。次に、再配列された2つのサブ
系列{an }、{bn }はそれぞれ波形整形フィルタ2
3、24に入力され、(6)式で表される帯域制限され
た送信ベースバンド信号{a´K }、{b´K }に変換
される。そうすると、実数表現の信号波形は(7)式で
表現される。
n }を(4)式に従って、2つのサブ系列{an }、
{bn }に再配列する。次に、再配列された2つのサブ
系列{an }、{bn }はそれぞれ波形整形フィルタ2
3、24に入力され、(6)式で表される帯域制限され
た送信ベースバンド信号{a´K }、{b´K }に変換
される。そうすると、実数表現の信号波形は(7)式で
表現される。
【0016】
【数3】
【0017】(7)式で、Tf は波形整形フィルタ回路
の動作周期、kは整数を示す。一般にTs/Tf は2以
上の数値が選ばれる。波形整形された信号{a´K }
は、補間回路25に入力される。補間回路25は、波形
整形フィルタ23出力をIF周波数の1/(4M)倍周期
(Mは整数)で補間する第1の補間回路である。同様
に、26は波形整形フィルタ24出力をIF周波数の1
/(4M)倍周期(Mは整数)で補間する第2の補間回路で
ある。図2は補間の状態を示す一例であり、オーバーサ
ンプル4の波形整形フィルタ出力をさらに4倍サンプル
に補間している。この場合、IF周波数はTs/4にな
る。ここで、a´K を補間した補間回路28出力をAi
とし、同様に、b´K を補間した出力をBiとする。
の動作周期、kは整数を示す。一般にTs/Tf は2以
上の数値が選ばれる。波形整形された信号{a´K }
は、補間回路25に入力される。補間回路25は、波形
整形フィルタ23出力をIF周波数の1/(4M)倍周期
(Mは整数)で補間する第1の補間回路である。同様
に、26は波形整形フィルタ24出力をIF周波数の1
/(4M)倍周期(Mは整数)で補間する第2の補間回路で
ある。図2は補間の状態を示す一例であり、オーバーサ
ンプル4の波形整形フィルタ出力をさらに4倍サンプル
に補間している。この場合、IF周波数はTs/4にな
る。ここで、a´K を補間した補間回路28出力をAi
とし、同様に、b´K を補間した出力をBiとする。
【0018】次に、コントローラ28の動作について説
明する。(5)式より、π/2シフトBPSK信号を表
現するには以下の2つの搬送波が必要であることが分か
る。 Ac(t)=cos(ωc t) Bc(t)=−sin(ωc t) 搬送波のサンプル点を、角度0、π/2、π、3π/2
ととっていくことにする。図3に各搬送波のサンプル値
系列を示す。こうすると、各搬送波のサンプル系列値は
交互に値を有しており、ある搬送波が±1の場合は他の
搬送波は必ず0になっている。よって、変調信号は、次
の(8)式、(9)式で表現できる。
明する。(5)式より、π/2シフトBPSK信号を表
現するには以下の2つの搬送波が必要であることが分か
る。 Ac(t)=cos(ωc t) Bc(t)=−sin(ωc t) 搬送波のサンプル点を、角度0、π/2、π、3π/2
ととっていくことにする。図3に各搬送波のサンプル値
系列を示す。こうすると、各搬送波のサンプル系列値は
交互に値を有しており、ある搬送波が±1の場合は他の
搬送波は必ず0になっている。よって、変調信号は、次
の(8)式、(9)式で表現できる。
【0019】 sr(kTf)=a´K cos(ωc kTf) −b´K sin(ωc kTf) (8) sr(iTc)=Aicos(ωc iTc) −Bisin(ωc iTc) (9) ここでTcは補間回路の動作周期である。また、搬送波
周波数の1/(4M)倍周期で動作する以下の系列は(9)
式と等価である。
周波数の1/(4M)倍周期で動作する以下の系列は(9)
式と等価である。
【0020】
【数4】
【0021】つまり、ディジタルIF信号は(10)式
で表されるように、Ai、Biを選択して出力し、2サ
ンプル周期で反転させることで実現できる。即ち、コン
トローラ28はインタリーバ・反転回路27に、(1
0)式で与えられる動作を実現するための制御信号を送
出する。具体的には、図4にコントローラ28がインタ
リーバ・反転回路27に与える制御信号の一例を示す。
で表されるように、Ai、Biを選択して出力し、2サ
ンプル周期で反転させることで実現できる。即ち、コン
トローラ28はインタリーバ・反転回路27に、(1
0)式で与えられる動作を実現するための制御信号を送
出する。具体的には、図4にコントローラ28がインタ
リーバ・反転回路27に与える制御信号の一例を示す。
【0022】インタリーバ・反転回路27はコントロー
ル信号をうけて、2つの補間回路出力を選択・反転して
出力する。図5に各補問回路出力A(t)、B(t)出
力とインタリーバ・反転回路27の出力の一例を示す。
次に、インタリーバ・反転回路28出力値は、D/A変
換器29でD/A変換される。そして、D/A変換器2
9出力信号は、低域通過フィルタ30で高調波成分が除
去されてアナログIF変調信号になる。この時、低域通
過フィルタ30は、IF周波数の4倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図6(a)にインタリーバ・反
転回路27出力のスペクトルを、図6(b)にD/A変
換器29出力のスペクトルを、図6(c)に低域通過フ
ィルタ30出力のスペクトルを示す。
ル信号をうけて、2つの補間回路出力を選択・反転して
出力する。図5に各補問回路出力A(t)、B(t)出
力とインタリーバ・反転回路27の出力の一例を示す。
次に、インタリーバ・反転回路28出力値は、D/A変
換器29でD/A変換される。そして、D/A変換器2
9出力信号は、低域通過フィルタ30で高調波成分が除
去されてアナログIF変調信号になる。この時、低域通
過フィルタ30は、IF周波数の4倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図6(a)にインタリーバ・反
転回路27出力のスペクトルを、図6(b)にD/A変
換器29出力のスペクトルを、図6(c)に低域通過フ
ィルタ30出力のスペクトルを示す。
【0023】実施例2.本実施例は、Ich、Qchが
共に特定の関係で順次変化する信号側に適用したディジ
タル変調器の例を説明する。その具体例として、以下、
π/4シフトQPSK変調器に適用した例を述べる。図
7は、本発明の実施例2を示す図である。図において、
41はIch入力系列In {±1}の入力端子で、42
はQch入力系列Qn {∈±1}の入力端子、43は
I、Q2ch入力データを再配列して、an 、bn 、c
n 、dn {∈±1,0}4chを出力する再配列器であ
る。44はan を入力して、その入力系列に応じて波形
整形されたベースバンド信号を出力する第1の波形整形
フィルタ、同様に45、46、47はそれぞれbn 、c
n 、dn を入力して、その入力系列に応じて波形整形さ
れたベースバンド信号を出力する第2、第3、第4の波
形整形フィルタである。48は波形整形フィルタ44の
出力をIF周波数の1/(8N)倍周期(Nは整数)で補間
する第1の補間回路、同様に、49、50、51はそれ
ぞれ波形整形フィルタ45、46、47の出力をIF周
波数の1/(8N)倍周期(Nは整数)補間する第2、第
3、第4の補間回路である。52はコントローラ53の
コントロール信号に従って第1、第2、第3、第4の補
間回路出力を選択・反転し、ディジタルIF変調信号を
作成するインタリーバ・反転回路であり、53はIF周
波数の1/(8M)倍周期(Mは整数:N≧M)でインタリ
ーバ・反転回路52のコントロール信号を出力するコン
トローラである。54はインタリーバ・反転回路52で
作成されたディジタルIF変調信号をD/A変換するD
/A変換器で、55はD/A変換器54出力の高調波成
分を除去する低域通過フィルタ、56は低域通過フィル
タ55出力を外部に出力する出力端子である。
共に特定の関係で順次変化する信号側に適用したディジ
タル変調器の例を説明する。その具体例として、以下、
π/4シフトQPSK変調器に適用した例を述べる。図
7は、本発明の実施例2を示す図である。図において、
41はIch入力系列In {±1}の入力端子で、42
はQch入力系列Qn {∈±1}の入力端子、43は
I、Q2ch入力データを再配列して、an 、bn 、c
n 、dn {∈±1,0}4chを出力する再配列器であ
る。44はan を入力して、その入力系列に応じて波形
整形されたベースバンド信号を出力する第1の波形整形
フィルタ、同様に45、46、47はそれぞれbn 、c
n 、dn を入力して、その入力系列に応じて波形整形さ
れたベースバンド信号を出力する第2、第3、第4の波
形整形フィルタである。48は波形整形フィルタ44の
出力をIF周波数の1/(8N)倍周期(Nは整数)で補間
する第1の補間回路、同様に、49、50、51はそれ
ぞれ波形整形フィルタ45、46、47の出力をIF周
波数の1/(8N)倍周期(Nは整数)補間する第2、第
3、第4の補間回路である。52はコントローラ53の
コントロール信号に従って第1、第2、第3、第4の補
間回路出力を選択・反転し、ディジタルIF変調信号を
作成するインタリーバ・反転回路であり、53はIF周
波数の1/(8M)倍周期(Mは整数:N≧M)でインタリ
ーバ・反転回路52のコントロール信号を出力するコン
トローラである。54はインタリーバ・反転回路52で
作成されたディジタルIF変調信号をD/A変換するD
/A変換器で、55はD/A変換器54出力の高調波成
分を除去する低域通過フィルタ、56は低域通過フィル
タ55出力を外部に出力する出力端子である。
【0024】ところで、データ系列{In ,Qn }によ
って、π/4シフトQPSK変調された信号波形は以下
のように表現できる。これを複素表現すれば、(11)
式となり、また実数表現では(12)式の形となる。
って、π/4シフトQPSK変調された信号波形は以下
のように表現できる。これを複素表現すれば、(11)
式となり、また実数表現では(12)式の形となる。
【0025】
【数5】
【0026】ここでg(t)は送信ベースバンド信号の
インパルス応答波形、Tsはシンボル周期、ωc はキャ
リア角周波数である。(2)式を変形すると以下の(1
3)式となる。またデータ系列{In ,Qn }を4つの
サブ系列{an }、{bn }、{cn}、{dn }で表
現すると(14)式のようになる。この時、(13)式
は(15)式で表現できる。
インパルス応答波形、Tsはシンボル周期、ωc はキャ
リア角周波数である。(2)式を変形すると以下の(1
3)式となる。またデータ系列{In ,Qn }を4つの
サブ系列{an }、{bn }、{cn}、{dn }で表
現すると(14)式のようになる。この時、(13)式
は(15)式で表現できる。
【0027】
【数6】
【0028】さて、再配列器43は、データ系列{I
n ,Qn }を(14)式に従って、4つのサブ系列{a
n }、{bn }、{cn }、{dn }に再配列する。図
8に再配列の一例を示す。即ち、再配列器は、実際には
ROMの記憶値をそのまま、または反転、またはそうで
はなくて“0”をスイッチ選択していく。次に、再配列
された4つのサブ系列{an }、{bn }、{cn }、
{dn }はそれぞれ波形整形フィルタ44、45、4
6、47に入力され、(16)式表現の帯域制限された
送信ベースバンド信号{a´k }、{b´k }、{c´
k }、{d´k }に変換される。従って信号波形は(1
7)式で表される。
n ,Qn }を(14)式に従って、4つのサブ系列{a
n }、{bn }、{cn }、{dn }に再配列する。図
8に再配列の一例を示す。即ち、再配列器は、実際には
ROMの記憶値をそのまま、または反転、またはそうで
はなくて“0”をスイッチ選択していく。次に、再配列
された4つのサブ系列{an }、{bn }、{cn }、
{dn }はそれぞれ波形整形フィルタ44、45、4
6、47に入力され、(16)式表現の帯域制限された
送信ベースバンド信号{a´k }、{b´k }、{c´
k }、{d´k }に変換される。従って信号波形は(1
7)式で表される。
【0029】
【数7】
【0030】ここで、Tf は波形整形フィルタ回路の動
作周期、kは整数を示す。一般にTs/Tf は2以上の
数値が選ばれる。図9に波形整形フィルタ44の構成例
を示す。図9において、60はサブ系列{an :±1,
0}の入力端子で、61はTs 周期で動作するシフトレ
ジスタ、62はTs/N=Tf 周期で動作するN進カウ
ンタ、63は、シフトレジスタ61の出力とN進カウン
タ62の出力をアドレスとして、記憶しているベースバ
ンド波形を出力するROMであり、24は出力端子であ
る。他の波形整形フィルタ45、46、47も同様な構
成で実現できる。なお、本波形整形フィルタは、通常の
FIR及びIIRで構成してもよい。次に、波形整形さ
れた信号{a´k }は、補間回路48に入力される。補
間回路48は、波形整形フィルタ44出力をIF周波数
の1/(8M)倍周期(Mは整数)で補間する第1の補間回
路である。同様に、49、50、51はそれぞれ波形整
形フィルタ45、46、47出力をIF周波数の1/(8
M)倍周期(Mは整数)で補間する第2、第3、第4の補
間回路である。図4は補間の状態を示す一例であり、オ
ーバーサンプル4の波形整形フィルタ出力をさらに8倍
サンプルに補間している。この場合、IF周波数はTs
/4になる。ここで、a´k を補間した補間回路8出力
をAi、同様に、b´k 、c´k 、d´k を補間した出
力をそれぞれBi、Ci、Diとする。
作周期、kは整数を示す。一般にTs/Tf は2以上の
数値が選ばれる。図9に波形整形フィルタ44の構成例
を示す。図9において、60はサブ系列{an :±1,
0}の入力端子で、61はTs 周期で動作するシフトレ
ジスタ、62はTs/N=Tf 周期で動作するN進カウ
ンタ、63は、シフトレジスタ61の出力とN進カウン
タ62の出力をアドレスとして、記憶しているベースバ
ンド波形を出力するROMであり、24は出力端子であ
る。他の波形整形フィルタ45、46、47も同様な構
成で実現できる。なお、本波形整形フィルタは、通常の
FIR及びIIRで構成してもよい。次に、波形整形さ
れた信号{a´k }は、補間回路48に入力される。補
間回路48は、波形整形フィルタ44出力をIF周波数
の1/(8M)倍周期(Mは整数)で補間する第1の補間回
路である。同様に、49、50、51はそれぞれ波形整
形フィルタ45、46、47出力をIF周波数の1/(8
M)倍周期(Mは整数)で補間する第2、第3、第4の補
間回路である。図4は補間の状態を示す一例であり、オ
ーバーサンプル4の波形整形フィルタ出力をさらに8倍
サンプルに補間している。この場合、IF周波数はTs
/4になる。ここで、a´k を補間した補間回路8出力
をAi、同様に、b´k 、c´k 、d´k を補間した出
力をそれぞれBi、Ci、Diとする。
【0031】次に、コントローラ53の動作について説
明する。(15)式より、π/4シフトQPSK信号を
表現するには以下の(18)式の4つの搬送波が必要で
あることが分かる。 Ac(t)=cos(ωc t) Bc(t)=−sin(ωc t) Cc(t)=cos(ωc t+π/4) Dc(t)=−sin(ωc t+π/4) (18) 図11に各搬送波のサンプル値系列を示す。この場合
も、実施例1と同様、まず、サンプルは搬送波1周期の
4点で行う。例えば、図11(a)はAc(t)のサン
プル値系列を表しており、の部分は1周期4サンプル
(1,0,−1,0の繰り返し)した場合で、次に、×
の部分は、各サンプル間に0挿入を行った場合である。
これによって、Ac(t)のサンプル値系列は0挿入し
た1周期8サンプル(1,0,0,0,−1,0,0,
0の繰り返し)で表現できる。同様に、図11(b)、
(c)、(d)で示されるように、Bc(t)、Cc
(t)、Dc(t)も0挿入した1周期8サンプルのサ
ンプル値系列で表現できる。
明する。(15)式より、π/4シフトQPSK信号を
表現するには以下の(18)式の4つの搬送波が必要で
あることが分かる。 Ac(t)=cos(ωc t) Bc(t)=−sin(ωc t) Cc(t)=cos(ωc t+π/4) Dc(t)=−sin(ωc t+π/4) (18) 図11に各搬送波のサンプル値系列を示す。この場合
も、実施例1と同様、まず、サンプルは搬送波1周期の
4点で行う。例えば、図11(a)はAc(t)のサン
プル値系列を表しており、の部分は1周期4サンプル
(1,0,−1,0の繰り返し)した場合で、次に、×
の部分は、各サンプル間に0挿入を行った場合である。
これによって、Ac(t)のサンプル値系列は0挿入し
た1周期8サンプル(1,0,0,0,−1,0,0,
0の繰り返し)で表現できる。同様に、図11(b)、
(c)、(d)で示されるように、Bc(t)、Cc
(t)、Dc(t)も0挿入した1周期8サンプルのサ
ンプル値系列で表現できる。
【0032】ここで、図11(a)〜(d)をみると、
各搬送波のサンプル値系列は交互に値を有しており、あ
る搬送波が±1の場合は他の3つの搬送波は必ず0にな
っている。よって、変調信号は、次の(19)式、(2
0)式で表現できる。 sr(kTf)=a´k cos(ωc kTf) −b´k sin(ωc kTf) +c´k cos(ωc kTf+π/4) −d´k sin(ωc kTf+π/4) (19) sr(iTc)=Aicos(ωc iTc) −Bisin(ωc iTc) +Cicos(ωc iTc+π/4) −Disin(ωc iTc+π/4) (20) ここでTcは補間回路の動作周期である。また搬送波周
波数の1/(8M)倍周期で動作する以下の系列は(20)
式と等価である。
各搬送波のサンプル値系列は交互に値を有しており、あ
る搬送波が±1の場合は他の3つの搬送波は必ず0にな
っている。よって、変調信号は、次の(19)式、(2
0)式で表現できる。 sr(kTf)=a´k cos(ωc kTf) −b´k sin(ωc kTf) +c´k cos(ωc kTf+π/4) −d´k sin(ωc kTf+π/4) (19) sr(iTc)=Aicos(ωc iTc) −Bisin(ωc iTc) +Cicos(ωc iTc+π/4) −Disin(ωc iTc+π/4) (20) ここでTcは補間回路の動作周期である。また搬送波周
波数の1/(8M)倍周期で動作する以下の系列は(20)
式と等価である。
【0033】
【数8】
【0034】つまり、ディジタルIF信号は、(21)
式のようにDi、Bi、Ci、Aiを選択して出力し、
4サンプル周期で反転させることで実現できる。即ち、
コントローラ53はインタリーバ・反転回路52に(2
1)式で与えられる動作を実現するための制御信号を送
出する。図12にコントローラ13がインタリーバ・反
転回路52に与える制御信号の一例を示す。インタリー
バ・反転回路52はコントロール信号をうけて、4つの
補間回路出力を選択・反転して出力する。図13に各補
間回路出力A(t)、B(t)、C(t)、D(t)出
力とインタリーバ・反転回路52の出力の一例を示す。
次にインタリーバ・反転回路52出力値は、D/A変換
器54でD/A変換される。そして、D/A変換器54
出力信号は、低域通過フィルタ55で高調波成分が除去
され、アナログIF変調信号になる。この時、低域通過
フィルタ55はIF周波数の4倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図14のようになる。即ち、図14(a)
にインタリーバ・反転回路52出力のスペクトルを、図
14(b)にD/A変換器54出力のスペクトルを、図
14(c)に低域通過フィルタ55出力のスペクトルを
示す。
式のようにDi、Bi、Ci、Aiを選択して出力し、
4サンプル周期で反転させることで実現できる。即ち、
コントローラ53はインタリーバ・反転回路52に(2
1)式で与えられる動作を実現するための制御信号を送
出する。図12にコントローラ13がインタリーバ・反
転回路52に与える制御信号の一例を示す。インタリー
バ・反転回路52はコントロール信号をうけて、4つの
補間回路出力を選択・反転して出力する。図13に各補
間回路出力A(t)、B(t)、C(t)、D(t)出
力とインタリーバ・反転回路52の出力の一例を示す。
次にインタリーバ・反転回路52出力値は、D/A変換
器54でD/A変換される。そして、D/A変換器54
出力信号は、低域通過フィルタ55で高調波成分が除去
され、アナログIF変調信号になる。この時、低域通過
フィルタ55はIF周波数の4倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図14のようになる。即ち、図14(a)
にインタリーバ・反転回路52出力のスペクトルを、図
14(b)にD/A変換器54出力のスペクトルを、図
14(c)に低域通過フィルタ55出力のスペクトルを
示す。
【0035】
【発明の効果】以上のようにこの発明によれば、ディジ
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの所定の信号列から第1と第2
の出力信号列を生成するスイッチで構成される再配列器
と、各波形整形フィルタと、ディジタル変調発振器と、
これらを乗算・加算するインタリーバ手段とを備えたの
で、主として差動方式に多い入力信号がIch、Qch
独立でないディジタル変調器を小規模で実現できる効果
がある。
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの所定の信号列から第1と第2
の出力信号列を生成するスイッチで構成される再配列器
と、各波形整形フィルタと、ディジタル変調発振器と、
これらを乗算・加算するインタリーバ手段とを備えたの
で、主として差動方式に多い入力信号がIch、Qch
独立でないディジタル変調器を小規模で実現できる効果
がある。
【図1】本発明の一実施例であるディジタル変調器の構
成図である。
成図である。
【図2】実施例1の変調器の補間を説明する図である。
【図3】実施例1における搬送波のサンプリングタイミ
ングを説明する図である。
ングを説明する図である。
【図4】実施例1のコントローラの制御信号を説明する
図である。
図である。
【図5】実施例1の構成の各出力信号を説明する図であ
る。
る。
【図6】実施例1の構成の各出力の周波数スペクトラム
を示す図である。
を示す図である。
【図7】本発明の他の実施例であるディジタル変調器の
構成図である。
構成図である。
【図8】実施例2の再配列器の動作を説明し、出力信号
を示す図である。
を示す図である。
【図9】実施例2の波形整形フィルタの構成図である。
【図10】実施例2のディジタル変調器の補間を説明す
る図である。
る図である。
【図11】実施例2における搬送波のサンプリングタイ
ミングを説明する図である。
ミングを説明する図である。
【図12】実施例2におけるコントローラの制御動作を
説明する図である。
説明する図である。
【図13】実施例2の構成の各出力信号を説明する図で
ある。
ある。
【図14】実施例2の構成の各出力の周波数スペクトラ
ムを示す図である。
ムを示す図である。
【図15】従来のディジタル変調器の一例を示す構成図
である。
である。
【図16】従来の他のディジタル変調器の例を示す構成
図である。
図である。
22,43 再配列器 23,24 波形整形フィルタ 25,26 補間回路 27,52 インタリーバ・反転回路 28,53 コントローラ 29,54 D/A変換器 30,55 低域通過フィルタ 44,45,46,47 波形整形フィルタ 48,49,50,51 補間回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年6月22日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【産業上の利用分野】この発明は、ディジタルの多値信
号を信号処理し、波形整形してアナログ変調信号として
出力するディジタル変調器に関するものである。
号を信号処理し、波形整形してアナログ変調信号として
出力するディジタル変調器に関するものである。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】従来、必要な変調されたアナログ信号を
得るために、ディジタル信号処理を用いた方法が幾つか
考えられている。図15は従来のディジタル変調器のベ
ースバンド波形整形部の一例を示した構成図である。1
a、1bはシフトレジスタ、2はクロック発生回路、3
a、3bは出力信号値すなわち帯域制限されたベースバ
ンド波形が書き込まれたROM、11は出力選択用セレ
クタ、4はD/A変換器である。この回路はπ/4シフ
トQPSK変調器に使用された例である。次にこの動作
を説明する。一般に、π/4シフトQPSK変調器は、
入力のデータ信号に対して信号マッピング回路で位相平
面上にマッピングされ、同相成分信号とその直交成分信
号とに分けられる。これらの成分信号は、図15のディ
ジタル変調器でアナログ信号すなわちベースバンド波形
に変えられ、その出力は、直交変調回路で必要な変調出
力として取り出される。
得るために、ディジタル信号処理を用いた方法が幾つか
考えられている。図15は従来のディジタル変調器のベ
ースバンド波形整形部の一例を示した構成図である。1
a、1bはシフトレジスタ、2はクロック発生回路、3
a、3bは出力信号値すなわち帯域制限されたベースバ
ンド波形が書き込まれたROM、11は出力選択用セレ
クタ、4はD/A変換器である。この回路はπ/4シフ
トQPSK変調器に使用された例である。次にこの動作
を説明する。一般に、π/4シフトQPSK変調器は、
入力のデータ信号に対して信号マッピング回路で位相平
面上にマッピングされ、同相成分信号とその直交成分信
号とに分けられる。これらの成分信号は、図15のディ
ジタル変調器でアナログ信号すなわちベースバンド波形
に変えられ、その出力は、直交変調回路で必要な変調出
力として取り出される。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】一般的には、π/4シフトのように、入力
信号の値が多数の組み合わせがあり得る場合には、対応
するベースバンド波形信号を生成するために多数のメモ
リ領域を用いなければならない。図15に示す構成例で
は、これを大幅に減らすため、出力信号値が書き込まれ
たROMには1種類のディジタル値が書き込まれている
だけである。そしてシフトレジスタを2つ設けて、入力
信号を分けて入力し、ROMに書かれた値を選択して出
力させるようにする。セレクタがこれらのROM出力を
交互に切り換えてD/Aに出力するので、ROMの記憶
容量は少なくて済む。
信号の値が多数の組み合わせがあり得る場合には、対応
するベースバンド波形信号を生成するために多数のメモ
リ領域を用いなければならない。図15に示す構成例で
は、これを大幅に減らすため、出力信号値が書き込まれ
たROMには1種類のディジタル値が書き込まれている
だけである。そしてシフトレジスタを2つ設けて、入力
信号を分けて入力し、ROMに書かれた値を選択して出
力させるようにする。セレクタがこれらのROM出力を
交互に切り換えてD/Aに出力するので、ROMの記憶
容量は少なくて済む。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】図16は、従来の他のディジタル変調器の
構成を示す図である。図15の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
IF(中間周波数)信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のIチャネルと、直交
成分信号のQチャネルがCOSとSINで直交性がある
ことを利用し、変調のためのCOS、SIN振幅の値を
共通のROMから読み出すようにしたものである。
構成を示す図である。図15の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
IF(中間周波数)信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のIチャネルと、直交
成分信号のQチャネルがCOSとSINで直交性がある
ことを利用し、変調のためのCOS、SIN振幅の値を
共通のROMから読み出すようにしたものである。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】図において、本願特許に関係ある部分とし
て、13はセレクタ、14はCOS及びSINサンプル
値発生回路、15は乗算器である。この動作は以下のよ
うになる。入力信号のIch、Qch信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器15で行われるが、まず正弦波サンプルを1周期で
4サンプルとする。サンプル角を0、π/2、π、3π
/2度とすると、COS、SINはそれぞれ1、0、−
1、0と、0、1、0、−1となる。このことからサン
プル値発生回路14は、実は1と−1と0を発生するば
よい。更に、上記角度ではSIN、COSは一方が1ま
たは−1の時は、他方は0であるので、乗算と同時加算
は乗算だけでよい。つまりCOSまたはSINを選択す
るだけでよい。よって、ここでサンプル値発生回路14
は+1、−1のみ発生すればよくなる。こうしてセレク
タ13と乗算器15がディジタル変調を表現することに
なる。
て、13はセレクタ、14はCOS及びSINサンプル
値発生回路、15は乗算器である。この動作は以下のよ
うになる。入力信号のIch、Qch信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器15で行われるが、まず正弦波サンプルを1周期で
4サンプルとする。サンプル角を0、π/2、π、3π
/2度とすると、COS、SINはそれぞれ1、0、−
1、0と、0、1、0、−1となる。このことからサン
プル値発生回路14は、実は1と−1と0を発生するば
よい。更に、上記角度ではSIN、COSは一方が1ま
たは−1の時は、他方は0であるので、乗算と同時加算
は乗算だけでよい。つまりCOSまたはSINを選択す
るだけでよい。よって、ここでサンプル値発生回路14
は+1、−1のみ発生すればよくなる。こうしてセレク
タ13と乗算器15がディジタル変調を表現することに
なる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】
【発明が解決しようとする課題】従来のディジタル変調
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でもCOS軸
に投影されるIchベースバンド信号とSIN軸に投影
されるQchベースバンド信号が独立にふるまう変調方
式の場合にのみ適用可能であり、π/4シフトQPSK
のようにお互いの波形に相関をもつようなディジタル位
相変調の場合には適用できないという課題があった。
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でもCOS軸
に投影されるIchベースバンド信号とSIN軸に投影
されるQchベースバンド信号が独立にふるまう変調方
式の場合にのみ適用可能であり、π/4シフトQPSK
のようにお互いの波形に相関をもつようなディジタル位
相変調の場合には適用できないという課題があった。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】
【課題を解決するための手段】この発明に係るディジタ
ル変調器は、入力信号列に対応する第1の出力信号列及
び第2の出力信号列を生成する再配列器と、上記第1及
び第2の出力信号列を波形整形する各波形整形フィルタ
と、ディジタル変調のための正弦波値を生成するデジタ
ル変調発振器と、上記各フィルタの出力と上記ディジタ
ル変調用正弦波とを乗算・加算するインターリーバ手段
とを備えた。また請求項2の発明は、請求項1の発明の
再配列器を2入力4出力にし、それ以降の構成要素を複
数にしたもので、第1、第2の入力信号列に対応する第
1、第2、第3、第4の出力信号列を生成する再配列器
と、上記第1ないし第4の出力信号列を波形整形する各
波形整形フィルタと、ディジタル変調のための複数の正
弦波値を生成するデジタル変調発振器と、上記各フィル
タの出力と上記ディジタル変調用正弦波とを乗算・加算
するインターリーバ手段とを備えた。
ル変調器は、入力信号列に対応する第1の出力信号列及
び第2の出力信号列を生成する再配列器と、上記第1及
び第2の出力信号列を波形整形する各波形整形フィルタ
と、ディジタル変調のための正弦波値を生成するデジタ
ル変調発振器と、上記各フィルタの出力と上記ディジタ
ル変調用正弦波とを乗算・加算するインターリーバ手段
とを備えた。また請求項2の発明は、請求項1の発明の
再配列器を2入力4出力にし、それ以降の構成要素を複
数にしたもので、第1、第2の入力信号列に対応する第
1、第2、第3、第4の出力信号列を生成する再配列器
と、上記第1ないし第4の出力信号列を波形整形する各
波形整形フィルタと、ディジタル変調のための複数の正
弦波値を生成するデジタル変調発振器と、上記各フィル
タの出力と上記ディジタル変調用正弦波とを乗算・加算
するインターリーバ手段とを備えた。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】
【作用】この発明におけるディジタル変調器は、再配列
器において入力値に対応する出力信号列値がIch、Q
chから出力され、それぞれ波形整形フィルタに与えら
れる。波形整形フィルタ出力はディジタル変調・加算さ
れて(実際にはディジタル変調値が選択されて)、出力
としてD/A変換器に与えられる。
器において入力値に対応する出力信号列値がIch、Q
chから出力され、それぞれ波形整形フィルタに与えら
れる。波形整形フィルタ出力はディジタル変調・加算さ
れて(実際にはディジタル変調値が選択されて)、出力
としてD/A変換器に与えられる。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】(7)式で、Tf は波形整形フィルタ回路
の動作周期、kは整数を示す。一般にTs/Tf は2以
上の数値が選ばれる。図9に波形整形フィルタ44の構
成例を示す。図9において、60はサブ系列{an :±
1,0}の入力端子で、61はTs 周期で動作するシフ
トレジスタ、62はTs/N=Tf 周期で動作するN進
カウンタ、63は、シフトレジスタ61の出力とN進カ
ウンタ62の出力をアドレスとして、記憶しているベー
スバンド波形を出力するROMであり、24は出力端子
である。他の波形整形フィルタ45、46、47も同様
な構成で実現できる。なお、本波形整形フィルタは、通
常のFIR及びIIRで構成してもよい。波形整形され
た信号{a´K }は、補間回路25に入力される。補間
回路25は、波形整形フィルタ23出力をIF周波数の
1/(4M)倍周期(Mは整数)で補間する第1の補間回路
である。同様に、26は波形整形フィルタ24出力をI
F周波数の1/(4M)倍周期(Mは整数)で補間する第2
の補間回路である。図2は補間の状態を示す一例であ
り、オーバーサンプル4の波形整形フィルタ出力をさら
に4倍サンプルに補間している。この場合、IF周波数
はTs/4になる。ここで、a´K を補間した補間回路
28出力をAiとし、同様に、b´K を補間した出力を
Biとする。
の動作周期、kは整数を示す。一般にTs/Tf は2以
上の数値が選ばれる。図9に波形整形フィルタ44の構
成例を示す。図9において、60はサブ系列{an :±
1,0}の入力端子で、61はTs 周期で動作するシフ
トレジスタ、62はTs/N=Tf 周期で動作するN進
カウンタ、63は、シフトレジスタ61の出力とN進カ
ウンタ62の出力をアドレスとして、記憶しているベー
スバンド波形を出力するROMであり、24は出力端子
である。他の波形整形フィルタ45、46、47も同様
な構成で実現できる。なお、本波形整形フィルタは、通
常のFIR及びIIRで構成してもよい。波形整形され
た信号{a´K }は、補間回路25に入力される。補間
回路25は、波形整形フィルタ23出力をIF周波数の
1/(4M)倍周期(Mは整数)で補間する第1の補間回路
である。同様に、26は波形整形フィルタ24出力をI
F周波数の1/(4M)倍周期(Mは整数)で補間する第2
の補間回路である。図2は補間の状態を示す一例であ
り、オーバーサンプル4の波形整形フィルタ出力をさら
に4倍サンプルに補間している。この場合、IF周波数
はTs/4になる。ここで、a´K を補間した補間回路
28出力をAiとし、同様に、b´K を補間した出力を
Biとする。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】インタリーバ・反転回路27はコントロー
ル信号をうけて、2つの補間回路出力を選択・反転して
出力する。図5に各補問回路出力A(t)、B(t)出
力とインタリーバ・反転回路27の出力の一例を示す。
次に、インタリーバ・反転回路28出力値は、D/A変
換器29でD/A変換される。そして、D/A変換器2
9出力信号は、低域通過フィルタ30で高調波成分が除
去されてアナログIF変調信号になる。この時、低域通
過フィルタ30は、IF周波数の4倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図6(a)にインタリーバ・反
転回路27出力のスペクトルを、図6(b)にD/A変
換器29出力のスペクトルを、図6(c)に低域通過フ
ィルタ30出力のスペクトルを示す。なお、D/A出力
後のLPFの代りに図6(b)中のスペクトル中1本を
選択できるようなBPFを用いてもよい。
ル信号をうけて、2つの補間回路出力を選択・反転して
出力する。図5に各補問回路出力A(t)、B(t)出
力とインタリーバ・反転回路27の出力の一例を示す。
次に、インタリーバ・反転回路28出力値は、D/A変
換器29でD/A変換される。そして、D/A変換器2
9出力信号は、低域通過フィルタ30で高調波成分が除
去されてアナログIF変調信号になる。この時、低域通
過フィルタ30は、IF周波数の4倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図6(a)にインタリーバ・反
転回路27出力のスペクトルを、図6(b)にD/A変
換器29出力のスペクトルを、図6(c)に低域通過フ
ィルタ30出力のスペクトルを示す。なお、D/A出力
後のLPFの代りに図6(b)中のスペクトル中1本を
選択できるようなBPFを用いてもよい。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】さて、再配列器43は、データ系列{I
n ,Qn }を(14)式に従って、4つのサブ系列{a
n }、{bn }、{cn }、{dn }に再配列する。図
8に再配列の一例を示す。次に、再配列された4つのサ
ブ系列{an }、{bn }、{cn }、{dn }はそれ
ぞれ波形整形フィルタ44、45、46、47に入力さ
れ、(16)式表現の帯域制限された送信ベースバンド
信号{a´k }、{b´k }、{c´k }、{d´k }
に変換される。従って信号波形は(17)式で表され
る。
n ,Qn }を(14)式に従って、4つのサブ系列{a
n }、{bn }、{cn }、{dn }に再配列する。図
8に再配列の一例を示す。次に、再配列された4つのサ
ブ系列{an }、{bn }、{cn }、{dn }はそれ
ぞれ波形整形フィルタ44、45、46、47に入力さ
れ、(16)式表現の帯域制限された送信ベースバンド
信号{a´k }、{b´k }、{c´k }、{d´k }
に変換される。従って信号波形は(17)式で表され
る。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0030
【補正方法】変更
【補正内容】
【0030】ここで、Tf は波形整形フィルタ回路の動
作周期、kは整数を示す。一般にTs/Tf は2以上の
数値が選ばれる。次に、波形整形された信号{a´k }
は、補間回路48に入力される。補間回路48は、波形
整形フィルタ44出力をIF周波数の1/(8M)倍周期
(Mは整数)で補間する第1の補間回路である。同様
に、49、50、51はそれぞれ波形整形フィルタ4
5、46、47出力をIF周波数の1/(8M)倍周期(M
は整数)で補間する第2、第3、第4の補間回路であ
る。図4は補間の状態を示す一例であり、オーバーサン
プル4の波形整形フィルタ出力をさらに8倍サンプルに
補間している。この場合、IF周波数はTs/4にな
る。ここで、a´k を補間した補間回路8出力をAi、
同様に、b´k 、c´k 、d´k を補間した出力をそれ
ぞれBi、Ci、Diとする。
作周期、kは整数を示す。一般にTs/Tf は2以上の
数値が選ばれる。次に、波形整形された信号{a´k }
は、補間回路48に入力される。補間回路48は、波形
整形フィルタ44出力をIF周波数の1/(8M)倍周期
(Mは整数)で補間する第1の補間回路である。同様
に、49、50、51はそれぞれ波形整形フィルタ4
5、46、47出力をIF周波数の1/(8M)倍周期(M
は整数)で補間する第2、第3、第4の補間回路であ
る。図4は補間の状態を示す一例であり、オーバーサン
プル4の波形整形フィルタ出力をさらに8倍サンプルに
補間している。この場合、IF周波数はTs/4にな
る。ここで、a´k を補間した補間回路8出力をAi、
同様に、b´k 、c´k 、d´k を補間した出力をそれ
ぞれBi、Ci、Diとする。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】0034
【補正方法】変更
【補正内容】
【0034】つまり、ディジタルIF信号は、(21)
式のようにDi、Bi、Ci、Aiを選択して出力し、
4サンプル周期で反転させることで実現できる。即ち、
コントローラ53はインタリーバ・反転回路52に(2
1)式で与えられる動作を実現するための制御信号を送
出する。図12にコントローラ13がインタリーバ・反
転回路52に与える制御信号の一例を示す。インタリー
バ・反転回路52はコントロール信号をうけて、4つの
補間回路出力を選択・反転して出力する。図13に各補
間回路出力A(t)、B(t)、C(t)、D(t)出
力とインタリーバ・反転回路52の出力の一例を示す。
次にインタリーバ・反転回路52出力値は、D/A変換
器54でD/A変換される。そして、D/A変換器54
出力信号は、低域通過フィルタ55で高調波成分が除去
され、アナログIF変調信号になる。この時、低域通過
フィルタ55はIF周波数の4倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図14のようになる。即ち、図14(a)
にインタリーバ・反転回路52出力のスペクトルを、図
14(b)にD/A変換器54出力のスペクトルを、図
14(c)に低域通過フィルタ55出力のスペクトルを
示す。なお、D/A出力後のLPFの代りに図14
(b)中のスペクトル中1本を選択できるようなBPF
を用いてもよい。
式のようにDi、Bi、Ci、Aiを選択して出力し、
4サンプル周期で反転させることで実現できる。即ち、
コントローラ53はインタリーバ・反転回路52に(2
1)式で与えられる動作を実現するための制御信号を送
出する。図12にコントローラ13がインタリーバ・反
転回路52に与える制御信号の一例を示す。インタリー
バ・反転回路52はコントロール信号をうけて、4つの
補間回路出力を選択・反転して出力する。図13に各補
間回路出力A(t)、B(t)、C(t)、D(t)出
力とインタリーバ・反転回路52の出力の一例を示す。
次にインタリーバ・反転回路52出力値は、D/A変換
器54でD/A変換される。そして、D/A変換器54
出力信号は、低域通過フィルタ55で高調波成分が除去
され、アナログIF変調信号になる。この時、低域通過
フィルタ55はIF周波数の4倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図14のようになる。即ち、図14(a)
にインタリーバ・反転回路52出力のスペクトルを、図
14(b)にD/A変換器54出力のスペクトルを、図
14(c)に低域通過フィルタ55出力のスペクトルを
示す。なお、D/A出力後のLPFの代りに図14
(b)中のスペクトル中1本を選択できるようなBPF
を用いてもよい。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】0035
【補正方法】変更
【補正内容】
【0035】
【発明の効果】以上のようにこの発明によれば、ディジ
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの第1と第2の出力信号列を生
成する再配列器と、各波形整形フィルタと、ディジタル
変調発振器と、これらを乗算・加算するインタリーバ手
段とを備えたので、主として差動方式に多い入力信号が
Ich、Qch独立でないディジタル変調器を小規模で
実現できる効果がある。
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの第1と第2の出力信号列を生
成する再配列器と、各波形整形フィルタと、ディジタル
変調発振器と、これらを乗算・加算するインタリーバ手
段とを備えたので、主として差動方式に多い入力信号が
Ich、Qch独立でないディジタル変調器を小規模で
実現できる効果がある。
Claims (2)
- 【請求項1】 入力信号列に対応する所定の信号列を記
憶するメモリと、上記所定の信号列から第1の出力信号
列及び上記第1の出力信号列と定まった位相関係にある
第2の出力信号列を生成するスイッチで構成される再配
列器と、 上記第1及び第2の出力信号列を波形整形する各波形整
形フィルタと、 ディジタル変調のための正弦波値を生成するデジタル変
調発振器と、 上記各フィルタの出力と上記ディジタル変調用正弦波と
を乗算・加算するインターリーバ手段とを備えたディジ
タル変調器。 - 【請求項2】 第1の入力信号列に対応する第1の所定
の信号列を記憶する第1のメモリと、上記第1の所定の
信号列から第1の出力信号列及び上記第1の出力信号列
と定まった位相関係にある第2の出力信号列を生成する
第1及び第2のスイッチと、第2の入力信号列に対して
上記第1の入力信号列対応の第1、第2出力信号列と同
様な第3、第4の出力信号列を生成する第2のメモリと
第3及び第4のスイッチで構成される再配列器と、 上記第1ないし第4の出力信号列を波形整形する各波形
整形フィルタと、 ディジタル変調のための複数の正弦波値を生成するデジ
タル変調発振器と、 上記各フィルタの出力と上記ディジタル変調用正弦波と
を乗算・加算するインターリーバ手段とを備えたディジ
タル変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02528193A JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02528193A JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244882A true JPH06244882A (ja) | 1994-09-02 |
JP3192803B2 JP3192803B2 (ja) | 2001-07-30 |
Family
ID=12161644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02528193A Expired - Fee Related JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3192803B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433635B1 (ko) * | 2002-05-22 | 2004-05-31 | 한국전자통신연구원 | 댁내 데이터 통신을 위한 변조기 |
US7162213B2 (en) | 2003-02-03 | 2007-01-09 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
-
1993
- 1993-02-15 JP JP02528193A patent/JP3192803B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433635B1 (ko) * | 2002-05-22 | 2004-05-31 | 한국전자통신연구원 | 댁내 데이터 통신을 위한 변조기 |
US7162213B2 (en) | 2003-02-03 | 2007-01-09 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
US7580689B2 (en) | 2003-02-03 | 2009-08-25 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
Also Published As
Publication number | Publication date |
---|---|
JP3192803B2 (ja) | 2001-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2968350B2 (ja) | 直交変調回路 | |
US5978420A (en) | Methods and apparatus for implementing a digital modulator | |
KR100313981B1 (ko) | 디지털신호전송방법및전송용송신기 | |
JPH11261659A (ja) | ディジタル信号伝送装置 | |
JPH05292135A (ja) | デジタル変調器 | |
JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
JPH06315039A (ja) | π/4シフトDQPSK変調器 | |
GB2311915A (en) | Method and Apparatus for Generating pi/n n-DPSK Modulation Signals | |
US5942955A (en) | Quasi-GMSK modulator | |
JPH06244882A (ja) | ディジタル変調器 | |
JP2002208971A (ja) | 波形発生装置 | |
JPH06291790A (ja) | π/4シフトQPSK変調器 | |
JP2000036846A (ja) | ディジタル変調装置 | |
US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
JP2000032070A (ja) | テ―ブル駆動型変調信号発生 | |
JP3191895B2 (ja) | Ssb変調器 | |
JP2000196690A (ja) | 変調装置及び変調方法 | |
JP3864034B2 (ja) | 波形整形デジタルフィルタ回路 | |
JP3398989B2 (ja) | Psk変調装置 | |
JPH03104357A (ja) | 多値多相位相変調器 | |
JP3397840B2 (ja) | π/4シフトQPSK変調方法及び回路 | |
JPH0946387A (ja) | ディジタル変調装置および送信出力制御方法 | |
JP2740373B2 (ja) | π/4シフトQPSK直交変調器用ベースバンド信号生成器 | |
JPH07193605A (ja) | 多値変調回路 | |
JPH0888658A (ja) | ディジタル直交変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040520 |
|
LAPS | Cancellation because of no payment of annual fees |