JPH09149086A - デジタルfm系変調回路 - Google Patents
デジタルfm系変調回路Info
- Publication number
- JPH09149086A JPH09149086A JP7305444A JP30544495A JPH09149086A JP H09149086 A JPH09149086 A JP H09149086A JP 7305444 A JP7305444 A JP 7305444A JP 30544495 A JP30544495 A JP 30544495A JP H09149086 A JPH09149086 A JP H09149086A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- circuit
- sampling period
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 入力音声のA/D変換器の標本化周期を必要
以上に高くせず、高いFM変調度を得ることができ、F
M系変調波の標本化雑音を低減する。 【解決手段】 処理回路6で処理されたデジタルデータ
は割算回路20によってデジタルデータを1/Nにして
積算回路8Aに入力される。積算回路8Aでは割算回路
20からのデータを保持回路8−3で保持し、積算回路
8Aの加算器8−1の値を保持する遅延回路8−2の位
相成分と、保持回路8−3の標本化周期τ毎の位相変化
量を1/Nした位相変化分を加算器8−1で加算し、τ
/N周期の位相成分を求める。積算器8Aで求めたτ/
N周期の位相成分デジタルデータは生成回路9に入力さ
れτ/N周期の位相成分のデジタルデータに対応する余
弦信号、正弦信号を生成する。生成回路9で得られた余
弦信号はτ/N周期で動作する変換器10A−1、正弦
信号は変換器10A−2によりアナログ信号に変換され
る。
以上に高くせず、高いFM変調度を得ることができ、F
M系変調波の標本化雑音を低減する。 【解決手段】 処理回路6で処理されたデジタルデータ
は割算回路20によってデジタルデータを1/Nにして
積算回路8Aに入力される。積算回路8Aでは割算回路
20からのデータを保持回路8−3で保持し、積算回路
8Aの加算器8−1の値を保持する遅延回路8−2の位
相成分と、保持回路8−3の標本化周期τ毎の位相変化
量を1/Nした位相変化分を加算器8−1で加算し、τ
/N周期の位相成分を求める。積算器8Aで求めたτ/
N周期の位相成分デジタルデータは生成回路9に入力さ
れτ/N周期の位相成分のデジタルデータに対応する余
弦信号、正弦信号を生成する。生成回路9で得られた余
弦信号はτ/N周期で動作する変換器10A−1、正弦
信号は変換器10A−2によりアナログ信号に変換され
る。
Description
【0001】
【発明の属する技術分野】本発明は、デジタルFM系変
調回路に関し、入力アナログ信号又は入力デジタル信号
から例えば、デジタル処理による、FM系変調信号、F
SK系変調信号、PSK系変調信号などを得る回路に適
用し得るものである。
調回路に関し、入力アナログ信号又は入力デジタル信号
から例えば、デジタル処理による、FM系変調信号、F
SK系変調信号、PSK系変調信号などを得る回路に適
用し得るものである。
【0002】
【従来の技術】一般に、アナログFM変調の方法として
は、図2に示すような電圧制御発振器(VCO)を用い
た変調方法と、ディジタル信号処理を用いてFM変調信
号を積分し、位相成分を求め、求めた位相の複素位相成
分と複素搬送波成分とを乗算しさらに加算することによ
りFM変調波信号を得る直交形FM変調器がある。この
例として特開昭56−152359号公報に示されてい
る技術がある。その構成例を図3に示す。
は、図2に示すような電圧制御発振器(VCO)を用い
た変調方法と、ディジタル信号処理を用いてFM変調信
号を積分し、位相成分を求め、求めた位相の複素位相成
分と複素搬送波成分とを乗算しさらに加算することによ
りFM変調波信号を得る直交形FM変調器がある。この
例として特開昭56−152359号公報に示されてい
る技術がある。その構成例を図3に示す。
【0003】図3の例はアナログ・ディジタル共用の回
路構成であるが、ここではアナログFM変調器の動作と
して説明する。入力端子1から入力されたアナログ信号
はA/D変換器5により標本化周期τ毎にディジタルデ
ータに変換され、ディジタル波形処理回路6に入力され
る。ディジタル波形処理回路6では、入力されたディジ
タルデータの波形処理を行う。
路構成であるが、ここではアナログFM変調器の動作と
して説明する。入力端子1から入力されたアナログ信号
はA/D変換器5により標本化周期τ毎にディジタルデ
ータに変換され、ディジタル波形処理回路6に入力され
る。ディジタル波形処理回路6では、入力されたディジ
タルデータの波形処理を行う。
【0004】波形処理として帯域制限、圧伸、微分操
作、振幅制限等を行う。ディジタル波形処理回路6で処
理されたディジタルデータは、ディジタルモード・アナ
ログモードのデータ切り替え回路7を通り積算回路8に
入力される。積算回路8ではサンプル周期τ毎にディジ
タル波形処理回路6で処理されたディジタルデータを積
算しFM変調波の複素包絡線の位相成分を求める。積算
回路8で得られた複素包絡線の位相成分のディジタルデ
ータは複素包絡線生成回路9に入力される。
作、振幅制限等を行う。ディジタル波形処理回路6で処
理されたディジタルデータは、ディジタルモード・アナ
ログモードのデータ切り替え回路7を通り積算回路8に
入力される。積算回路8ではサンプル周期τ毎にディジ
タル波形処理回路6で処理されたディジタルデータを積
算しFM変調波の複素包絡線の位相成分を求める。積算
回路8で得られた複素包絡線の位相成分のディジタルデ
ータは複素包絡線生成回路9に入力される。
【0005】複素包絡線生成回路9では、位相成分のデ
ィジタルデータに対応する余弦信号、正弦信号を生成す
る。複素包絡線生成回路9で得られた余弦信号はD/A
変換器10−1、正弦信号はD/A変換器10−2によ
ってアナログ信号に変換され直交変調回路11に入力さ
れる。
ィジタルデータに対応する余弦信号、正弦信号を生成す
る。複素包絡線生成回路9で得られた余弦信号はD/A
変換器10−1、正弦信号はD/A変換器10−2によ
ってアナログ信号に変換され直交変調回路11に入力さ
れる。
【0006】直交変調回路11では搬送波が搬送波発振
器12より入力され、この搬送波と余弦信号を乗算する
乗算器11−1と、搬送波をπ/2位相器11−4で9
0度位相をシフトして得られた直交搬送波と正弦信号と
を乗算する乗算器11−2とを有し両乗算器11−1、
11−2で得られた出力を加算する加算器11−3にお
いて加算し、瞬時位相を持つFM変調波が出力端子4に
出力される。上述の直交形FM変調器はFM変調信号の
瞬時位相をディジタル処理して求めている為、変調指数
が安定しており、無調整で高精度のFM変調波が得られ
る。
器12より入力され、この搬送波と余弦信号を乗算する
乗算器11−1と、搬送波をπ/2位相器11−4で9
0度位相をシフトして得られた直交搬送波と正弦信号と
を乗算する乗算器11−2とを有し両乗算器11−1、
11−2で得られた出力を加算する加算器11−3にお
いて加算し、瞬時位相を持つFM変調波が出力端子4に
出力される。上述の直交形FM変調器はFM変調信号の
瞬時位相をディジタル処理して求めている為、変調指数
が安定しており、無調整で高精度のFM変調波が得られ
る。
【0007】一方、デジタル処理によるFM変調波を出
力する場合はデジタル信号入力端子13から入力した2
値のデジタル信号を波形生成回路14において、ディジ
タル信号入力端子13から入力するデータ符号系列をも
とに波形生成され、FM変調波の複素包絡線の位相成分
をD/A変換器10−1、10−2の標本化周期毎の位
相分デジタルデータを求めデータ切替器7を通し、アナ
ログ信号の時と同様に積算回路8で積算され複素包絡線
生成回路9に入力され位相成分のデジタルデータに対応
する余弦信号、正弦信号を生成し余弦信号はD/A変換
器10−1、正弦信号はD/A変換器10−2によって
アナログ信号に変換され直交変調回路11に入力されF
M変調される。
力する場合はデジタル信号入力端子13から入力した2
値のデジタル信号を波形生成回路14において、ディジ
タル信号入力端子13から入力するデータ符号系列をも
とに波形生成され、FM変調波の複素包絡線の位相成分
をD/A変換器10−1、10−2の標本化周期毎の位
相分デジタルデータを求めデータ切替器7を通し、アナ
ログ信号の時と同様に積算回路8で積算され複素包絡線
生成回路9に入力され位相成分のデジタルデータに対応
する余弦信号、正弦信号を生成し余弦信号はD/A変換
器10−1、正弦信号はD/A変換器10−2によって
アナログ信号に変換され直交変調回路11に入力されF
M変調される。
【0008】上述の直交形FM変調器はFM変調信号の
瞬時位相をデジタル処理して求めている為、変調指数が
安定しており、無調整で高精度のFM変調波が得られ
る。また、このような回路は、アナログFM変調波及び
デジタルデータをπ/4シフトQPSK変調波を一つの
変調器で得る方法として非常に有効である。
瞬時位相をデジタル処理して求めている為、変調指数が
安定しており、無調整で高精度のFM変調波が得られ
る。また、このような回路は、アナログFM変調波及び
デジタルデータをπ/4シフトQPSK変調波を一つの
変調器で得る方法として非常に有効である。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た構成の直交形FM変調器では、アナログ信号をA/D
変換器によって標本化し、必要な量子化数に変換してい
る。この為、FM変調波では標本化雑音、量子化雑音が
発生を低減する為にA/D変換器の標本化周波数を高く
し、量子化ビット数を多くする必要がある。
た構成の直交形FM変調器では、アナログ信号をA/D
変換器によって標本化し、必要な量子化数に変換してい
る。この為、FM変調波では標本化雑音、量子化雑音が
発生を低減する為にA/D変換器の標本化周波数を高く
し、量子化ビット数を多くする必要がある。
【0010】また、求めたFM変調信号の複素包絡線の
位相成分をD/A変換器においてアナログ信号に変換す
る際に、変調度が大きいと位相変化量が大きくなり、位
相変化量の誤差を小さくするために、A/D変換器の標
本化周波数を高くし、標本化周期毎の瞬時位相変化量を
小さくする必要があった。
位相成分をD/A変換器においてアナログ信号に変換す
る際に、変調度が大きいと位相変化量が大きくなり、位
相変化量の誤差を小さくするために、A/D変換器の標
本化周波数を高くし、標本化周期毎の瞬時位相変化量を
小さくする必要があった。
【0011】以上のようなことから、入力音声のA/D
変換器の標本化周期を必要以上に高くすることなく、F
M変調波の標本化雑音を低減し、大きなFM変調度を得
るためのデジタルFM系変調回路を提供し、且つ、入力
デジタル信号を直交形FM変調器の機能を利用して一定
の周波数偏移のFSK系変調波を得る際にデータの標本
化周期を上げることなく安定なFM系変調信号を得るこ
とができるデジタルFM系変調回路の提供が要請されて
いる。
変換器の標本化周期を必要以上に高くすることなく、F
M変調波の標本化雑音を低減し、大きなFM変調度を得
るためのデジタルFM系変調回路を提供し、且つ、入力
デジタル信号を直交形FM変調器の機能を利用して一定
の周波数偏移のFSK系変調波を得る際にデータの標本
化周期を上げることなく安定なFM系変調信号を得るこ
とができるデジタルFM系変調回路の提供が要請されて
いる。
【0012】
【課題を解決するための手段】そこで、請求項1の発明
は、入力アナログ信号をデジタル信号に変換して波形処
理を所定標本化周期τで行う『アナログ/デジタル変換
処理手段』と、『直交形変調手段』とを備えたデジタル
FM系変調回路において、以下の特徴的な構成で上述の
課題を解決するものである。
は、入力アナログ信号をデジタル信号に変換して波形処
理を所定標本化周期τで行う『アナログ/デジタル変換
処理手段』と、『直交形変調手段』とを備えたデジタル
FM系変調回路において、以下の特徴的な構成で上述の
課題を解決するものである。
【0013】即ち、請求項1記載の発明は、上記アナロ
グ/デジタル変換処理手段で所定標本化周期τで得たデ
ジタル信号値を所定値N(Nは2以上の整数)で除算し
て、得られた除算値を所定時間τ×Nだけデータ保持出
力する『除算手段』と、上記除算手段からのデータ保持
出力信号と、遅延器からの所定時間前の加算結果出力信
号とを加算器で上記所定標本化周期τのN倍の速度で加
算し、この加算結果出力信号を上記遅延器に与える『積
算手段』と、上記加算結果信号から余弦波信号と、正弦
波信号とを生成して、これらの信号をそれぞれ上記所定
標本化周期τのN倍の速度で、デジタル/アナログ変換
して複素包絡線信号を得る『複素包絡線信号生成手段』
とを備えて、この複素包絡線信号を上記直交形変調手段
に与えてFM系の信号を得るものである。
グ/デジタル変換処理手段で所定標本化周期τで得たデ
ジタル信号値を所定値N(Nは2以上の整数)で除算し
て、得られた除算値を所定時間τ×Nだけデータ保持出
力する『除算手段』と、上記除算手段からのデータ保持
出力信号と、遅延器からの所定時間前の加算結果出力信
号とを加算器で上記所定標本化周期τのN倍の速度で加
算し、この加算結果出力信号を上記遅延器に与える『積
算手段』と、上記加算結果信号から余弦波信号と、正弦
波信号とを生成して、これらの信号をそれぞれ上記所定
標本化周期τのN倍の速度で、デジタル/アナログ変換
して複素包絡線信号を得る『複素包絡線信号生成手段』
とを備えて、この複素包絡線信号を上記直交形変調手段
に与えてFM系の信号を得るものである。
【0014】このような構成を採ることによって、標本
化周期τごとに入力アナログ信号に対する位相成分を1
/Nに分割し、分割した位相成分をN倍の標本化周期で
積算手段を動作させ、加算結果によって得られた位相成
分をN倍の速度でデジタル/アナログ変換し、これをN
回繰り返すことで見かけ上の標本化周波数を上げること
ができる。
化周期τごとに入力アナログ信号に対する位相成分を1
/Nに分割し、分割した位相成分をN倍の標本化周期で
積算手段を動作させ、加算結果によって得られた位相成
分をN倍の速度でデジタル/アナログ変換し、これをN
回繰り返すことで見かけ上の標本化周波数を上げること
ができる。
【0015】また、標本化周期τ毎の位相変化量を1/
Nし、簡単な積算器で積算した結果でFM系変調波の複
素包絡線の位相を求めているのでデジタル処理量の増加
を必要最低限に抑えることが可能となる。従って、入力
音声のA/D変換器の標本化周期を必要以上に高くする
ことなく、FM系変調波の標本化雑音を低減し、大きな
FM変調度を得ることができるのである。
Nし、簡単な積算器で積算した結果でFM系変調波の複
素包絡線の位相を求めているのでデジタル処理量の増加
を必要最低限に抑えることが可能となる。従って、入力
音声のA/D変換器の標本化周期を必要以上に高くする
ことなく、FM系変調波の標本化雑音を低減し、大きな
FM変調度を得ることができるのである。
【0016】また、請求項2記載の発明は、入力デジタ
ル信号を処理し、『直交形変調手段』で直交形変調して
FSK系変調信号を得るデジタルFM系変調回路におい
て、以下の特徴的な構成で上述の課題を解決するもので
ある。
ル信号を処理し、『直交形変調手段』で直交形変調して
FSK系変調信号を得るデジタルFM系変調回路におい
て、以下の特徴的な構成で上述の課題を解決するもので
ある。
【0017】即ち、請求項2記載の発明は、上記デジタ
ル信号の論理レベルを判定し、この論理レベルに応じ
て、予め定めた周波数偏移に対応した位相変化量を所定
標本化周期τの1/N(Nは2以上の整数)で指定して
位相変化量指定信号を出力する『位相変化量生成手段』
と、上記位相変化量指定信号を所定時間τ×Nだけデー
タ保持したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのN倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える『積算手段』と、上記加算結果信号か
ら余弦波信号と、正弦波信号とを生成して、これらの信
号をそれぞれ上記所定標本化周期τのN倍の速度で、デ
ジタル/アナログ変換して複素包絡線信号を得る『複素
包絡線信号生成手段』とを備えて、この複素包絡線信号
を上記『直交形変調手段』に与えてFSK系変調信号を
得るものである。
ル信号の論理レベルを判定し、この論理レベルに応じ
て、予め定めた周波数偏移に対応した位相変化量を所定
標本化周期τの1/N(Nは2以上の整数)で指定して
位相変化量指定信号を出力する『位相変化量生成手段』
と、上記位相変化量指定信号を所定時間τ×Nだけデー
タ保持したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのN倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える『積算手段』と、上記加算結果信号か
ら余弦波信号と、正弦波信号とを生成して、これらの信
号をそれぞれ上記所定標本化周期τのN倍の速度で、デ
ジタル/アナログ変換して複素包絡線信号を得る『複素
包絡線信号生成手段』とを備えて、この複素包絡線信号
を上記『直交形変調手段』に与えてFSK系変調信号を
得るものである。
【0018】このような構成を採ることによって、デジ
タル信号をFSK変調する際にデータレート毎の
“0”、“1”に対応する周波数偏移の位相変化分の1
/N分割を固定値として持つことにより、デジタル信号
の波形生成回路が簡略化され、デジタル信号をFSK変
調する際に、1/Nの位相分をN倍の標本化周期で加算
し、加算器出力から得られた位相分をN倍の標本化周期
でデジタル/アナログ変換し、このアナログ信号に対し
て直交形変調を行うことで、必要最低限の標本化周期で
対処することができる。
タル信号をFSK変調する際にデータレート毎の
“0”、“1”に対応する周波数偏移の位相変化分の1
/N分割を固定値として持つことにより、デジタル信号
の波形生成回路が簡略化され、デジタル信号をFSK変
調する際に、1/Nの位相分をN倍の標本化周期で加算
し、加算器出力から得られた位相分をN倍の標本化周期
でデジタル/アナログ変換し、このアナログ信号に対し
て直交形変調を行うことで、必要最低限の標本化周期で
対処することができる。
【0019】且つ、デジタル信号をFSK変調する際に
は1/N周期で動作する論理回路部分である、『積算手
段』にFSKの位相変化分を入力することにより簡単に
FSK変調信号を得ることができる。
は1/N周期で動作する論理回路部分である、『積算手
段』にFSKの位相変化分を入力することにより簡単に
FSK変調信号を得ることができる。
【0020】従って、入力デジタル信号を直交形FM変
調器の機能を利用して一定の周波数偏移のFSK系変調
波を得る際にデータの標本化周期を上げることなく安定
なFSK変調信号を得ることができる。
調器の機能を利用して一定の周波数偏移のFSK系変調
波を得る際にデータの標本化周期を上げることなく安定
なFSK変調信号を得ることができる。
【0021】更に、請求項3のような構成を採ること
で、アナログ信号が入力されても、デジタル信号が入力
されても良好なFM系変調信号を得ることができるので
ある。
で、アナログ信号が入力されても、デジタル信号が入力
されても良好なFM系変調信号を得ることができるので
ある。
【0022】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。 『第1の実施の形態』:本第1の実施の形態において
は、直交形のFM変調回路を次のように構成する。即
ち、本第1の実施の形態の直交形のFM変調回路は、入
力アナログ信号を標本化周期毎にデジタル値に変換する
A/D変換器と、A/D変換器で求めたデジタル値を波
形処理する波形処理回路と、変調信号の標本化周期毎の
位相変化成分を1/Nに分割する分割回路と、1/Nに
分割した位相成分を標本化周期の1/N周期毎に積算
し、積算した位相成分を標本化周期の1/N周期毎に余
弦信号と正弦信号とを求め、サンプル周期τの1/N毎
にアナログ値に変換するD/A変換器とを具備するもの
である。
図面を用いて説明する。 『第1の実施の形態』:本第1の実施の形態において
は、直交形のFM変調回路を次のように構成する。即
ち、本第1の実施の形態の直交形のFM変調回路は、入
力アナログ信号を標本化周期毎にデジタル値に変換する
A/D変換器と、A/D変換器で求めたデジタル値を波
形処理する波形処理回路と、変調信号の標本化周期毎の
位相変化成分を1/Nに分割する分割回路と、1/Nに
分割した位相成分を標本化周期の1/N周期毎に積算
し、積算した位相成分を標本化周期の1/N周期毎に余
弦信号と正弦信号とを求め、サンプル周期τの1/N毎
にアナログ値に変換するD/A変換器とを具備するもの
である。
【0023】つまり、本第1の実施の形態の構成は、標
本化周期τ毎に求めたFM変調波の複素包絡線の位相成
分を1/Nに分割し、分割した1/Nの位相成分をN倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をN倍の標本化周期で動作するD/A
変換器から出力させ、更に求めた積算器出力と1/Nし
た位相分を再度積算し、同様にD/A変換器より出力す
る。これをN回繰り返すことによって、見かけ上の標本
化周波数を上げることを特徴としている。
本化周期τ毎に求めたFM変調波の複素包絡線の位相成
分を1/Nに分割し、分割した1/Nの位相成分をN倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をN倍の標本化周期で動作するD/A
変換器から出力させ、更に求めた積算器出力と1/Nし
た位相分を再度積算し、同様にD/A変換器より出力す
る。これをN回繰り返すことによって、見かけ上の標本
化周波数を上げることを特徴としている。
【0024】このような構成によって、従来の直交形の
FM変調回路では、A/D変換器の標本化周期を低く抑
え、D/A変換器の標本化周期を上げるための方法とし
て、A/D変換器で得たデジタルデータをインタポレー
ション(内挿)を行って標本化周期を上げる方法がある
が、この方法はインタポレーションによって生ずる折り
返し周波数成分をロウパスフィルタLPFによって取り
除く必要があり標本化周期毎のデジタル処理量が増加す
る。
FM変調回路では、A/D変換器の標本化周期を低く抑
え、D/A変換器の標本化周期を上げるための方法とし
て、A/D変換器で得たデジタルデータをインタポレー
ション(内挿)を行って標本化周期を上げる方法がある
が、この方法はインタポレーションによって生ずる折り
返し周波数成分をロウパスフィルタLPFによって取り
除く必要があり標本化周期毎のデジタル処理量が増加す
る。
【0025】しかしながら、本第1の実施の形態では、
『標本化周期τ毎の位相変化量を1/Nにし、簡単な積
算器で積算した結果でFM変調波の複素包絡線の位相を
求めている』のでデジタル処理量の増加を必要最低限に
抑えることが可能となる。
『標本化周期τ毎の位相変化量を1/Nにし、簡単な積
算器で積算した結果でFM変調波の複素包絡線の位相を
求めている』のでデジタル処理量の増加を必要最低限に
抑えることが可能となる。
【0026】図1は、本第1の実施の形態のデジタルF
M変調回路の機能構成図である。この図1において、デ
ジタルFM変調回路は、A/D変換器5と、デジタル波
形処理回路6と、データ切替回路7と、割算回路20
と、積算回路8Aと、複素包絡線生成回路9と、D/A
変換器10A−1、10A−2と、直交型変調回路11
と、搬送波発生回路12とから構成されている。
M変調回路の機能構成図である。この図1において、デ
ジタルFM変調回路は、A/D変換器5と、デジタル波
形処理回路6と、データ切替回路7と、割算回路20
と、積算回路8Aと、複素包絡線生成回路9と、D/A
変換器10A−1、10A−2と、直交型変調回路11
と、搬送波発生回路12とから構成されている。
【0027】ここで、本第1の実施の形態において、特
徴的な構成は、割算回路20と、改良した積算回路8A
と、D/A変換器10A−1、10A−2とを備えてい
ることである。改良した積算回路8Aは、加算器8−1
と、遅延回路8−2と、データ保持回路8−3とから構
成される。このデータ保持回路8−3は新規に備えたも
のである。
徴的な構成は、割算回路20と、改良した積算回路8A
と、D/A変換器10A−1、10A−2とを備えてい
ることである。改良した積算回路8Aは、加算器8−1
と、遅延回路8−2と、データ保持回路8−3とから構
成される。このデータ保持回路8−3は新規に備えたも
のである。
【0028】図1の構成において、A/D変換器5、デ
ジタル処理回路6、データ切替回路7、割算回路20は
標本化周期τで動作する。一方、積算回路8A、複素包
絡線生成回路9、D/A変換器10A−1、10A−2
は、標本化周期τ×Nで動作する。
ジタル処理回路6、データ切替回路7、割算回路20は
標本化周期τで動作する。一方、積算回路8A、複素包
絡線生成回路9、D/A変換器10A−1、10A−2
は、標本化周期τ×Nで動作する。
【0029】割算回路20は、データ切替回路からのデ
ジタルデータを1/Nにして積算回路8Aに与える。デ
ータ保持回路8−3は、割算回路20からのデータを保
持し、積算回路8の加算器8−1の値を保持し、加算器
8−1に与える。加算器8−1は、加算器8−1の1サ
ンプル前の加算結果値を保持している遅延回路8−2の
位相成分と、データ保持回路8−3の標本化周期τ毎の
位相変化量を1/Nした位相変化分を加算器8−1で加
算し、τ/N周期の位相成分を求める。D/A変換器1
0A−1、10A−2は、標本化周期τのN倍でD/A
変換を行い、余弦信号と正弦信号とを直交形変調回路1
1に与えるのである。
ジタルデータを1/Nにして積算回路8Aに与える。デ
ータ保持回路8−3は、割算回路20からのデータを保
持し、積算回路8の加算器8−1の値を保持し、加算器
8−1に与える。加算器8−1は、加算器8−1の1サ
ンプル前の加算結果値を保持している遅延回路8−2の
位相成分と、データ保持回路8−3の標本化周期τ毎の
位相変化量を1/Nした位相変化分を加算器8−1で加
算し、τ/N周期の位相成分を求める。D/A変換器1
0A−1、10A−2は、標本化周期τのN倍でD/A
変換を行い、余弦信号と正弦信号とを直交形変調回路1
1に与えるのである。
【0030】(第1の実施の形態の回路動作): 次
に図1の動作を説明する。アナログ入力端子1から入力
されたアナログ信号はA/D変換器5によって標本化周
期τ毎にデジタルデータに変換され、デジタル波形処理
回路6に入力される。デジタル波形処理回路6では、入
力されたデジタルデータを波形処理を行う。波形処理と
して帯域制限、圧伸、微分操作、振幅制限等を行う。
に図1の動作を説明する。アナログ入力端子1から入力
されたアナログ信号はA/D変換器5によって標本化周
期τ毎にデジタルデータに変換され、デジタル波形処理
回路6に入力される。デジタル波形処理回路6では、入
力されたデジタルデータを波形処理を行う。波形処理と
して帯域制限、圧伸、微分操作、振幅制限等を行う。
【0031】デジタル波形処理回路6で処理されたデジ
タルデータは割算回路20によってデジタルデータを1
/Nにして積算回路8Aに入力される。積算回路8Aで
は割算回路20からのデータをデータ保持回路8−3で
保持し、積算回路8Aの加算器8−1の値を保持する遅
延回路8−2の位相成分と、データ保持回路8−3の標
本化周期τ毎の位相変化量を1/Nした位相変化分を加
算器8−1で加算し、τ/N周期の位相成分を求める。
タルデータは割算回路20によってデジタルデータを1
/Nにして積算回路8Aに入力される。積算回路8Aで
は割算回路20からのデータをデータ保持回路8−3で
保持し、積算回路8Aの加算器8−1の値を保持する遅
延回路8−2の位相成分と、データ保持回路8−3の標
本化周期τ毎の位相変化量を1/Nした位相変化分を加
算器8−1で加算し、τ/N周期の位相成分を求める。
【0032】積算器8Aで求めたτ/N周期の位相成分
デジタルデータは複素包絡線生成回路9に入力されτ/
N周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路9で得ら
れた余弦信号はτ/N周期で動作するD/A変換器10
−1、正弦信号はD/A変換器10−2によりアナログ
信号に変換され直交形変調回路11に入力される。
デジタルデータは複素包絡線生成回路9に入力されτ/
N周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路9で得ら
れた余弦信号はτ/N周期で動作するD/A変換器10
−1、正弦信号はD/A変換器10−2によりアナログ
信号に変換され直交形変調回路11に入力される。
【0033】同様にτ/N周期で動作する積算回路8A
からD/A変換器10−1、10−2の動作をN回繰り
返すことによって、標本化周期τの位相成分の複素包絡
線が得られる。直交変調回路11では搬送波が搬送波発
振器12より入力され、この搬送波と余弦信号を乗算す
る乗算器11−1と、搬送波を位相器11−4で90度
位相をシフトして得られた直交搬送波と正弦信号を乗算
する乗算器11−2とを有し両乗算器11−1、11−
2で得られた出力を加算する加算器11−3にて加算
し、瞬時位相を持つFM変調波が出力端子4より出力す
る。
からD/A変換器10−1、10−2の動作をN回繰り
返すことによって、標本化周期τの位相成分の複素包絡
線が得られる。直交変調回路11では搬送波が搬送波発
振器12より入力され、この搬送波と余弦信号を乗算す
る乗算器11−1と、搬送波を位相器11−4で90度
位相をシフトして得られた直交搬送波と正弦信号を乗算
する乗算器11−2とを有し両乗算器11−1、11−
2で得られた出力を加算する加算器11−3にて加算
し、瞬時位相を持つFM変調波が出力端子4より出力す
る。
【0034】このような動作の原理を説明すると次のよ
うになる。即ち、入力変調信号の周波数をfmとして変
調信号をV(t)=Vcos(2πfmt)とし、搬送
波発振器12の搬送波をEc=Acos(2πfct+
θ)とすると、A/D変換器5によって標本化周期τで
デジタルデータに変換された変調信号はV(nτ)=V
cos(2πfm(nτ))で表される。
うになる。即ち、入力変調信号の周波数をfmとして変
調信号をV(t)=Vcos(2πfmt)とし、搬送
波発振器12の搬送波をEc=Acos(2πfct+
θ)とすると、A/D変換器5によって標本化周期τで
デジタルデータに変換された変調信号はV(nτ)=V
cos(2πfm(nτ))で表される。
【0035】この変調信号に対してデジタル波形処理回
路6において微分などの波形処理を施す。このデジタル
波形処理回路6で処理された波形はβsin(2πfm
(nτ))で表される。但し、βは変調指数である。従
来の方法では、処理したデジタルデータを積分回路8A
によって積分し、標本化周期τ毎の位相変化分φ(τ)
の位相軌跡を求め、複素包絡線生成回路9から余弦信号
cosφ(nτ)、正弦信号sinφ(nτ)をD/A
変換器10A−1、10A−2に与える。
路6において微分などの波形処理を施す。このデジタル
波形処理回路6で処理された波形はβsin(2πfm
(nτ))で表される。但し、βは変調指数である。従
来の方法では、処理したデジタルデータを積分回路8A
によって積分し、標本化周期τ毎の位相変化分φ(τ)
の位相軌跡を求め、複素包絡線生成回路9から余弦信号
cosφ(nτ)、正弦信号sinφ(nτ)をD/A
変換器10A−1、10A−2に与える。
【0036】すると、直交形変調回路11では搬送波発
振器12からの搬送波Ec=cos(2πfct+θ)
と、π/2位相器11−4でπ/2位相ずらした搬送波
とを用いて、乗算器11−1、11−2及び加算器11
−3を用いて次のようなFM変調信号Efmを得る。即
ち、 Efm=cos(2πfct)・cosφ(t) −sin(2πfct)・sinφ(t) =cos(2πfct+φ(t)) を得る。
振器12からの搬送波Ec=cos(2πfct+θ)
と、π/2位相器11−4でπ/2位相ずらした搬送波
とを用いて、乗算器11−1、11−2及び加算器11
−3を用いて次のようなFM変調信号Efmを得る。即
ち、 Efm=cos(2πfct)・cosφ(t) −sin(2πfct)・sinφ(t) =cos(2πfct+φ(t)) を得る。
【0037】この場合、変調指数βが大きくなると標本
化周期τの位相変化分φ(τ)の変化量が大きくなり、
複素包絡線の軌跡をベクトル円で見るとベクトル軌跡が
ベクトル円の内部に大きく入りこんでしまう。この状態
を図4(a)のベクトル円(図4の点41→42→43
への変化)に示している。尚、この図4では、N=4と
して、位相変化をτ/4としている。
化周期τの位相変化分φ(τ)の変化量が大きくなり、
複素包絡線の軌跡をベクトル円で見るとベクトル軌跡が
ベクトル円の内部に大きく入りこんでしまう。この状態
を図4(a)のベクトル円(図4の点41→42→43
への変化)に示している。尚、この図4では、N=4と
して、位相変化をτ/4としている。
【0038】そこで、上述のベクトル軌跡がベクトル円
の内部に大きく入りこんでいる状態を改善するため本第
1の実施の形態では、割り算回路20で標本化周期τで
の位相変化分φ(τ)をφ(τ)/N(尚、N=4)に
し、積算回路8Aのデータ保持回路8−3においてφ
(τ)/Nを保持し、Σφ(τt)の値を保持する積算
回路8の遅延回路8−2の位相成分と、データ保持回路
8−3の標本化周期τ毎の位相変化量を1/Nした位相
変化分φ(τ)/Nとを加算器8−1で加算し、τ/N
周期の位相成分(Σφ(τt−1)+φ(τ)/Nを求
める。
の内部に大きく入りこんでいる状態を改善するため本第
1の実施の形態では、割り算回路20で標本化周期τで
の位相変化分φ(τ)をφ(τ)/N(尚、N=4)に
し、積算回路8Aのデータ保持回路8−3においてφ
(τ)/Nを保持し、Σφ(τt)の値を保持する積算
回路8の遅延回路8−2の位相成分と、データ保持回路
8−3の標本化周期τ毎の位相変化量を1/Nした位相
変化分φ(τ)/Nとを加算器8−1で加算し、τ/N
周期の位相成分(Σφ(τt−1)+φ(τ)/Nを求
める。
【0039】積算器8で求めたτt+τ/N周期の位相
成分デジタルデータは複素包絡線生成回路9に入力さ
れ、τ/N周期の位相成分のデジタルデータに対応する
余弦信号と、正弦信号とを生成する。複素包絡線生成回
路9で得られた余弦信号はτ/N周期で動作するD/A
変換器10A−1と、正弦信号はD/A変換器10A−
2とによってアナログ信号に変換され、直交形変調回路
11に入力される。同様にτ/N周期で動作する積算回
路8AからD/A変換器10A−1、10A−2の動作
をN回繰り返すことによって、標本化周期τの位相成分
(φ(τ)=φ(τ)/N×N)が得られる。
成分デジタルデータは複素包絡線生成回路9に入力さ
れ、τ/N周期の位相成分のデジタルデータに対応する
余弦信号と、正弦信号とを生成する。複素包絡線生成回
路9で得られた余弦信号はτ/N周期で動作するD/A
変換器10A−1と、正弦信号はD/A変換器10A−
2とによってアナログ信号に変換され、直交形変調回路
11に入力される。同様にτ/N周期で動作する積算回
路8AからD/A変換器10A−1、10A−2の動作
をN回繰り返すことによって、標本化周期τの位相成分
(φ(τ)=φ(τ)/N×N)が得られる。
【0040】図4(b)では、D/A変換器10A−
1、10A−2のD/A変換出力信号の波形を表してお
り、標本化周期τでの変化は、点41→42→43で表
しており、本第1実施例での標本化周期τ/4位相での
変化は、41→41a→41b→41c→42…などで
表している。従って、標本化周期τ/4で位相成分を生
成することで、精度良く滑らかな余弦信号と正弦信号と
を生成することができるのである。
1、10A−2のD/A変換出力信号の波形を表してお
り、標本化周期τでの変化は、点41→42→43で表
しており、本第1実施例での標本化周期τ/4位相での
変化は、41→41a→41b→41c→42…などで
表している。従って、標本化周期τ/4で位相成分を生
成することで、精度良く滑らかな余弦信号と正弦信号と
を生成することができるのである。
【0041】また、デジタル入力端子13に与えられた
デジタル信号は、波形整形回路14でガウシャンフィル
タなどで波形整形されて、データ切替回路7に与えら
れ、ここから割算回路20に与えられる。割算回路20
では、上述と同様にして、割算回路20によってデジタ
ルデータを1/Nにして積算回路8Aに入力される。積
算回路8Aでは割算回路20からのデータをデータ保持
回路8−3で保持し、積算回路8Aの加算器8−1の値
を保持する遅延回路8−2の位相成分と、データ保持回
路8−3の標本化周期τ毎の位相変化量を1/Nした位
相変化分を加算器8−1で加算し、τ/N周期の位相成
分を求める。
デジタル信号は、波形整形回路14でガウシャンフィル
タなどで波形整形されて、データ切替回路7に与えら
れ、ここから割算回路20に与えられる。割算回路20
では、上述と同様にして、割算回路20によってデジタ
ルデータを1/Nにして積算回路8Aに入力される。積
算回路8Aでは割算回路20からのデータをデータ保持
回路8−3で保持し、積算回路8Aの加算器8−1の値
を保持する遅延回路8−2の位相成分と、データ保持回
路8−3の標本化周期τ毎の位相変化量を1/Nした位
相変化分を加算器8−1で加算し、τ/N周期の位相成
分を求める。
【0042】積算器8Aで求めたτ/N周期の位相成分
デジタルデータは複素包絡線生成回路9に入力されτ/
N周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路9で得ら
れた余弦信号はτ/N周期で動作するD/A変換器10
−1、正弦信号はD/A変換器10−2によりアナログ
信号に変換され直交形変調回路11に入力される。
デジタルデータは複素包絡線生成回路9に入力されτ/
N周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路9で得ら
れた余弦信号はτ/N周期で動作するD/A変換器10
−1、正弦信号はD/A変換器10−2によりアナログ
信号に変換され直交形変調回路11に入力される。
【0043】同様にτ/N周期で動作する積算回路8A
からD/A変換器10−1、10−2の動作をN回繰り
返すことにより、標本化周期τの位相成分の複素包絡線
が得られる。直交変調回路11では搬送波が搬送波発振
器12より入力され、この搬送波と余弦信号を乗算する
乗算器11−1と、搬送波を位相器11−4で90度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器11−2とを有し両乗算器11−1、11−2
で得られた出力を加算する加算器11−3にて加算し、
瞬時位相を持つFM変調波が出力端子4より出力するの
である。
からD/A変換器10−1、10−2の動作をN回繰り
返すことにより、標本化周期τの位相成分の複素包絡線
が得られる。直交変調回路11では搬送波が搬送波発振
器12より入力され、この搬送波と余弦信号を乗算する
乗算器11−1と、搬送波を位相器11−4で90度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器11−2とを有し両乗算器11−1、11−2
で得られた出力を加算する加算器11−3にて加算し、
瞬時位相を持つFM変調波が出力端子4より出力するの
である。
【0044】通常、上述した直交形のFM変調回路のA
/D変換器5からD/A変換器10A−1、10A−2
までの処理はデジタル・シグナル・プロセッサ(DS
P)によってデジタル信号処理し、余弦信号と、正弦信
号とを求めているが、割算回路20以降の処理をロジッ
ク回路に置き換えて処理することによって、更に、デジ
タル・シグナル・プロセッサ(DSP)の処理の中で、
標本化周期τのN倍で行う処理部分が低減されるのであ
る。
/D変換器5からD/A変換器10A−1、10A−2
までの処理はデジタル・シグナル・プロセッサ(DS
P)によってデジタル信号処理し、余弦信号と、正弦信
号とを求めているが、割算回路20以降の処理をロジッ
ク回路に置き換えて処理することによって、更に、デジ
タル・シグナル・プロセッサ(DSP)の処理の中で、
標本化周期τのN倍で行う処理部分が低減されるのであ
る。
【0045】(本発明の第1の実施の形態の効果):
以上の本発明の第1の実施の形態によれば、安定度が
高く変調精度に優れた直交形FM変調信号が、入力アナ
ログ音声信号の標本化周期を必要以上に上げることなく
得ることができ、デジタル・シグナル・プロセッサの処
理量の低減が可能である。またロジック回路部分は容易
にIC化可能であり、小型化・低消費電力化が要求され
る移動用無線機等に使用することにより装置の小型化・
低消費電力化に貢献できる。例えば、AMPS(Adv
anced Mobile Phone Servic
e)方式などの携帯電話機などに適用した場合に好適で
ある。
以上の本発明の第1の実施の形態によれば、安定度が
高く変調精度に優れた直交形FM変調信号が、入力アナ
ログ音声信号の標本化周期を必要以上に上げることなく
得ることができ、デジタル・シグナル・プロセッサの処
理量の低減が可能である。またロジック回路部分は容易
にIC化可能であり、小型化・低消費電力化が要求され
る移動用無線機等に使用することにより装置の小型化・
低消費電力化に貢献できる。例えば、AMPS(Adv
anced Mobile Phone Servic
e)方式などの携帯電話機などに適用した場合に好適で
ある。
【0046】即ち、デジタル入力端子13には10KH
z程度のワイドバンドデータ(FACCH、SACCH
など)を印加し、アナログ入力端子1には音声信号を取
り込んでFM変調することができるのである。
z程度のワイドバンドデータ(FACCH、SACCH
など)を印加し、アナログ入力端子1には音声信号を取
り込んでFM変調することができるのである。
【0047】また、割算回路20における分割数Nは、
デジタルFM変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Nを多く
すると、図4(a)のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Nを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
デジタルFM変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Nを多く
すると、図4(a)のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Nを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
【0048】『第2の実施の形態』:本第2の実施の形
態においては、直交形のFM変調回路を次のように構成
する。即ち、本第2の実施の形態のFM直交変調器は、
FM変調信号を標本化周期毎にデジタル値に変換するA
/D変換器と、A/D変換器で求めたデジタル値を波形
処理する波形処理回路と、変調信号の標本化周期毎の位
相変化成分を1/Nに分割する分割回路と、デジタル信
号をFSK変調するためのデータレート毎の“0”、
“1”を判定する回路と、データの“0”、“1”によ
って指定される周波数偏移に対応する位相成分をデジタ
ルデータの標本化周期の1/Nに分割し出力する回路
と、前記アナログ信号の1/Nした位相成分とデジタル
信号の1/Nした位相成分とを切り替えるデータ切替器
と、1/Nに分割した位相成分を標本化周期の1/N周
期毎に積算する回路と、積算した位相成分を標本化周期
の1/N周期毎に余弦信号と正弦信号とを求める回路
と、サンプル周期の1/N毎にアナログ値に変換するD
/A変換器とを具備するものである。
態においては、直交形のFM変調回路を次のように構成
する。即ち、本第2の実施の形態のFM直交変調器は、
FM変調信号を標本化周期毎にデジタル値に変換するA
/D変換器と、A/D変換器で求めたデジタル値を波形
処理する波形処理回路と、変調信号の標本化周期毎の位
相変化成分を1/Nに分割する分割回路と、デジタル信
号をFSK変調するためのデータレート毎の“0”、
“1”を判定する回路と、データの“0”、“1”によ
って指定される周波数偏移に対応する位相成分をデジタ
ルデータの標本化周期の1/Nに分割し出力する回路
と、前記アナログ信号の1/Nした位相成分とデジタル
信号の1/Nした位相成分とを切り替えるデータ切替器
と、1/Nに分割した位相成分を標本化周期の1/N周
期毎に積算する回路と、積算した位相成分を標本化周期
の1/N周期毎に余弦信号と正弦信号とを求める回路
と、サンプル周期の1/N毎にアナログ値に変換するD
/A変換器とを具備するものである。
【0049】つまり、本第2の実施の形態の構成は、入
力アナログ信号をA/D変換器で標本化し、標本化周期
毎に求めたFM変調波の複素包絡線の位相成分を1/N
に分割し、分割した1/Nの位相成分をN倍の標本化周
期で動作する積算器に加算し、積算器出力から得られた
位相分をN倍の標本化周期で動作するD/A変換器から
出力させ、さらに求めた積算器出力と1/Nした位相分
を再度積算し同様にD/A変換器から出力する。
力アナログ信号をA/D変換器で標本化し、標本化周期
毎に求めたFM変調波の複素包絡線の位相成分を1/N
に分割し、分割した1/Nの位相成分をN倍の標本化周
期で動作する積算器に加算し、積算器出力から得られた
位相分をN倍の標本化周期で動作するD/A変換器から
出力させ、さらに求めた積算器出力と1/Nした位相分
を再度積算し同様にD/A変換器から出力する。
【0050】同様に、入力デジタル信号をFSK変調す
るために、データレート毎の“0”、“1”に対応する
周波数偏移の位相変化分を1/N分割し、アナログ信号
と同様に分割した1/Nの位相分をN倍の標本化周期で
動作する積算器に加算し、積算器出力から得られた位相
分をN倍の標本化周期で動作するD/A変換器から出力
させ、更に求めた積算器出力と1/Nした位相分を再度
積算し同様にD/A変換器より出力する。これをN回繰
り返すことによって、見かけ上の標本化周波数を上げ、
標本化に対する雑音の低減を図ることを特徴としてい
る。
るために、データレート毎の“0”、“1”に対応する
周波数偏移の位相変化分を1/N分割し、アナログ信号
と同様に分割した1/Nの位相分をN倍の標本化周期で
動作する積算器に加算し、積算器出力から得られた位相
分をN倍の標本化周期で動作するD/A変換器から出力
させ、更に求めた積算器出力と1/Nした位相分を再度
積算し同様にD/A変換器より出力する。これをN回繰
り返すことによって、見かけ上の標本化周波数を上げ、
標本化に対する雑音の低減を図ることを特徴としてい
る。
【0051】このような構成によって、従来の直交形の
FM変調回路では、A/D変換器の標本化周期を低く抑
え、D/A変換器の標本化周期を上げるための方法とし
て、A/D変換器で得たディジタルデータをインタポレ
ーションを行って標本化周期を上げる方法があるが、こ
の方法はインタポレーションによって生ずる折り返し周
波数成分をロウパスフィルタLPFによって取り除く必
要があり標本化周期毎のデジタル処理量が増加するが、
本発明は標本化周期毎の位相変化量を1/Nにし、簡単
な積算器で積算した結果でFM変調波の複素包絡線の位
相を求めているのでデジタル処理量の増加を必要最低限
に抑えることが可能となる。
FM変調回路では、A/D変換器の標本化周期を低く抑
え、D/A変換器の標本化周期を上げるための方法とし
て、A/D変換器で得たディジタルデータをインタポレ
ーションを行って標本化周期を上げる方法があるが、こ
の方法はインタポレーションによって生ずる折り返し周
波数成分をロウパスフィルタLPFによって取り除く必
要があり標本化周期毎のデジタル処理量が増加するが、
本発明は標本化周期毎の位相変化量を1/Nにし、簡単
な積算器で積算した結果でFM変調波の複素包絡線の位
相を求めているのでデジタル処理量の増加を必要最低限
に抑えることが可能となる。
【0052】更に、デジタル信号をFSK変調する際に
データレート毎の“0”、“1”に対応する周波数偏移
の位相変化分の1/N分割を固定値として持つことによ
って、デジタル信号の波形生成回路が簡略化され、デジ
タル信号をFSK変調する際に、1/Nの位相分をN倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をN倍の標本化周期で動作するD/A
変換器から出力させ、更に求めた積算器出力と1/Nし
た位相分を再度積算し、同様にD/A変換器より出力す
る部分を論理回路で構成することにより、アナログ信号
をデジタル信号処理するが、必要最低限の標本化周期で
対処することができる。
データレート毎の“0”、“1”に対応する周波数偏移
の位相変化分の1/N分割を固定値として持つことによ
って、デジタル信号の波形生成回路が簡略化され、デジ
タル信号をFSK変調する際に、1/Nの位相分をN倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をN倍の標本化周期で動作するD/A
変換器から出力させ、更に求めた積算器出力と1/Nし
た位相分を再度積算し、同様にD/A変換器より出力す
る部分を論理回路で構成することにより、アナログ信号
をデジタル信号処理するが、必要最低限の標本化周期で
対処することができる。
【0053】且つ、『デジタル信号をFSK変調する際
には1/N周期で動作する論理回路部分にFSKの位相
変化分を入力することにより簡単にFSK変調信号を得
ることができる』。
には1/N周期で動作する論理回路部分にFSKの位相
変化分を入力することにより簡単にFSK変調信号を得
ることができる』。
【0054】図5は、本第2の実施の形態の直交形のF
M変調回路の機能構成図である。この図5において、直
交形のFM変調回路は、A/D変換器5と、デジタル波
形処理回路6と、割算回路20と、データ切替回路7
と、積算回路8Aと、複素包絡線生成回路9と、D/A
変換器10A−1、10A−2と、直交形変調回路11
と、搬送波発振器12と、[1]−[0]ビット判定回
路15と、位相量設定回路16とから構成されている。
M変調回路の機能構成図である。この図5において、直
交形のFM変調回路は、A/D変換器5と、デジタル波
形処理回路6と、割算回路20と、データ切替回路7
と、積算回路8Aと、複素包絡線生成回路9と、D/A
変換器10A−1、10A−2と、直交形変調回路11
と、搬送波発振器12と、[1]−[0]ビット判定回
路15と、位相量設定回路16とから構成されている。
【0055】この第2の実施の形態の構成において、特
徴的なことは、デジタル入力端子13から入力されるデ
ジタル信号の処理を行うための、[1]−[0]ビット
判定回路15と、位相量設定回路16とを備えているこ
とである。
徴的なことは、デジタル入力端子13から入力されるデ
ジタル信号の処理を行うための、[1]−[0]ビット
判定回路15と、位相量設定回路16とを備えているこ
とである。
【0056】更に、図5において、A/D変換器5、デ
ジタル波形処理回路6、割算回路20、データ切替回路
7とは、標本化周期τで処理を行い、積算回路8A、複
素包絡線生成回路9、D/A変換器10A−1、10A
−2とは、標本化周期τ×Nで処理が行われる。
ジタル波形処理回路6、割算回路20、データ切替回路
7とは、標本化周期τで処理を行い、積算回路8A、複
素包絡線生成回路9、D/A変換器10A−1、10A
−2とは、標本化周期τ×Nで処理が行われる。
【0057】[1]−[0]ビット判定回路15は、デ
ジタル入力端子13に印加された2値のデジタル信号に
対してデータレート毎の“1”、“0”の判定を行い、
判定した結果を位相量設定回路16に与える。即ち、図
6に示すように、[1]−[0]ビット判定回路15
は、内部にアドレスレコーダ15−1を備えていて、入
力デジタル信号がハイレベルの場合は、1を表すポイン
タを出力し、入力デジタル信号がロウレベルの場合は、
0を表すポインタを出力して位相量設定回路16に与え
る。
ジタル入力端子13に印加された2値のデジタル信号に
対してデータレート毎の“1”、“0”の判定を行い、
判定した結果を位相量設定回路16に与える。即ち、図
6に示すように、[1]−[0]ビット判定回路15
は、内部にアドレスレコーダ15−1を備えていて、入
力デジタル信号がハイレベルの場合は、1を表すポイン
タを出力し、入力デジタル信号がロウレベルの場合は、
0を表すポインタを出力して位相量設定回路16に与え
る。
【0058】位相量設定回路16は、ビット判定結果
“1”、“0”に対応する位相変化量(例えば、N=4
のとき、±τ/4)を設定しておき、ビット判定の
“1”、“0”に応じて位相量をデータ切替回路7へ与
える。即ち、図6に示すように、位相量設定回路16
は、1、0に応じてFSK変調のための位相情報を設定
しておくものであり、例えば、1の場合は+τ/4位相
を表す位相変化量信号を出力し、0の場合は−τ/4位
相を表す位相変化量信号を出力して、データ切替回路7
へ与える。
“1”、“0”に対応する位相変化量(例えば、N=4
のとき、±τ/4)を設定しておき、ビット判定の
“1”、“0”に応じて位相量をデータ切替回路7へ与
える。即ち、図6に示すように、位相量設定回路16
は、1、0に応じてFSK変調のための位相情報を設定
しておくものであり、例えば、1の場合は+τ/4位相
を表す位相変化量信号を出力し、0の場合は−τ/4位
相を表す位相変化量信号を出力して、データ切替回路7
へ与える。
【0059】(第2の実施の形態の回路動作): 次
に図5のデジタルFM変調回路の動作を説明する。先
ず、アナログ入力端子1に印加されたアナログ信号は、
A/D変換器5によって、標本化周期τ毎にデジタルデ
ータに変換され、デジタル波形処理回路6に入力され
る。デジタル波形処理回路6では、入力されたデジタル
データを波形処理を行う。波形処理として帯域制限、圧
伸、微分操作、振幅制限等を行う。
に図5のデジタルFM変調回路の動作を説明する。先
ず、アナログ入力端子1に印加されたアナログ信号は、
A/D変換器5によって、標本化周期τ毎にデジタルデ
ータに変換され、デジタル波形処理回路6に入力され
る。デジタル波形処理回路6では、入力されたデジタル
データを波形処理を行う。波形処理として帯域制限、圧
伸、微分操作、振幅制限等を行う。
【0060】デジタル波形処理回路6で処理されたデジ
タルデータは割り算回路20によってデジタルデータを
1/Nにして、データ切替回路7を通じて積算回路8A
に入力される。積算回路8Aでは割算回路20からのデ
ータをデータ保持回路8−3で保持し、積算回路8Aの
加算器8−1の値を保持する遅延回路8−2の位相成分
と、データ保持回路8−3の標本化周期τ毎の位相変化
量を1/Nした位相変化分を加算器8−1で加算し、τ
/N周期の位相成分を求める。
タルデータは割り算回路20によってデジタルデータを
1/Nにして、データ切替回路7を通じて積算回路8A
に入力される。積算回路8Aでは割算回路20からのデ
ータをデータ保持回路8−3で保持し、積算回路8Aの
加算器8−1の値を保持する遅延回路8−2の位相成分
と、データ保持回路8−3の標本化周期τ毎の位相変化
量を1/Nした位相変化分を加算器8−1で加算し、τ
/N周期の位相成分を求める。
【0061】積算器8aで求めたτ/N周期の位相成分
ディジタルデータは複素包絡線生成回路9に入力されτ
/N周期の位相成分のディジタルデータに対応する余弦
信号、正弦信号を生成する。複素包絡線生成回路9で得
られた余弦信号はτ/N周期で動作するD/A変換器1
0−1、正弦信号はD/A変換器10A−2によりアナ
ログ信号に変換され直交変調回路11に入力される。同
様にτ/N周期で動作する積算回路8AからD/A変換
器10A−1、10A−2の動作をN回繰り返す事によ
り、標本化周期τの位相成分の複素包絡線が得られる。
ディジタルデータは複素包絡線生成回路9に入力されτ
/N周期の位相成分のディジタルデータに対応する余弦
信号、正弦信号を生成する。複素包絡線生成回路9で得
られた余弦信号はτ/N周期で動作するD/A変換器1
0−1、正弦信号はD/A変換器10A−2によりアナ
ログ信号に変換され直交変調回路11に入力される。同
様にτ/N周期で動作する積算回路8AからD/A変換
器10A−1、10A−2の動作をN回繰り返す事によ
り、標本化周期τの位相成分の複素包絡線が得られる。
【0062】直交形変調回路11では搬送波が搬送波発
振器12より入力され、この搬送波と余弦信号を乗算す
る乗算器11−1と搬送波を位相器11−4で90度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器11−2を有し両乗算器11−1、11−2で
得られた出力を加算する加算器11−3にて加算し瞬時
位相を持つFM変調波を出力端子4から出力するのであ
る。
振器12より入力され、この搬送波と余弦信号を乗算す
る乗算器11−1と搬送波を位相器11−4で90度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器11−2を有し両乗算器11−1、11−2で
得られた出力を加算する加算器11−3にて加算し瞬時
位相を持つFM変調波を出力端子4から出力するのであ
る。
【0063】デジタル信号の入力の場合、デジタル信号
入力端子13より入力したデジタルデータは[1]−
[0]ビット判定回路15において、データレート毎の
“1”、“0”の判定を行い、判定した結果を位相量設
定回路16におくり、位相量設定回路16では“1”、
“0”に対応する位相変化量(例えば、N=4のとき、
±τ/4)を設定しておき、ビット判定の“1”、
“0”に応じて位相量をデータ切替回路7を通して積算
回路8のデータ保持回路8−3に与える。
入力端子13より入力したデジタルデータは[1]−
[0]ビット判定回路15において、データレート毎の
“1”、“0”の判定を行い、判定した結果を位相量設
定回路16におくり、位相量設定回路16では“1”、
“0”に対応する位相変化量(例えば、N=4のとき、
±τ/4)を設定しておき、ビット判定の“1”、
“0”に応じて位相量をデータ切替回路7を通して積算
回路8のデータ保持回路8−3に与える。
【0064】このとき、積算回路8A、複素包絡線生成
回路9、D/A変換器10A−1、10A−2の動作を
データレートの周期の1/Nで動作させるときは、
“0”、“1”に対応する周波数偏移の位相変化分を1
/N分割し、アナログ信号と同様に分割した1/Nの位
相分をN倍の標本化周期で動作している積算回路8で加
算し、積算回路8で得られた位相分をN倍の標本化周期
で動作する複素包絡線生成回路9に入力し余弦信号、正
弦信号をそれぞれD/A変換器10A−1、10A−2
から出力する。これをN回繰り返すことによって見かけ
上の標本化周波数を上げ標本化に対する雑音の低減をは
かることを特徴としている。
回路9、D/A変換器10A−1、10A−2の動作を
データレートの周期の1/Nで動作させるときは、
“0”、“1”に対応する周波数偏移の位相変化分を1
/N分割し、アナログ信号と同様に分割した1/Nの位
相分をN倍の標本化周期で動作している積算回路8で加
算し、積算回路8で得られた位相分をN倍の標本化周期
で動作する複素包絡線生成回路9に入力し余弦信号、正
弦信号をそれぞれD/A変換器10A−1、10A−2
から出力する。これをN回繰り返すことによって見かけ
上の標本化周波数を上げ標本化に対する雑音の低減をは
かることを特徴としている。
【0065】尚、本第2の実施の形態においても、図4
(a)、(b)に示すような位相変化を行わせて、位相
歪みを軽減することができるようになるのである。
(a)、(b)に示すような位相変化を行わせて、位相
歪みを軽減することができるようになるのである。
【0066】また、デジタル信号をFSK変調する場合
において、アナログ音声のデジタル波形処理回路6、割
り算回路20は動作する必要がない場合には、DSPに
よる信号処理を停止し、ディジタル信号入力側の[1]
−[0]ビット判定回路15、位相量設定回路16をロ
ジック回路に置き換えることによってFSK変調回路は
すべてロジック回路によって容易に実現することができ
るのである。
において、アナログ音声のデジタル波形処理回路6、割
り算回路20は動作する必要がない場合には、DSPに
よる信号処理を停止し、ディジタル信号入力側の[1]
−[0]ビット判定回路15、位相量設定回路16をロ
ジック回路に置き換えることによってFSK変調回路は
すべてロジック回路によって容易に実現することができ
るのである。
【0067】図6は、[1]−[0]ビット判定回路1
5、位相量設定回路16をロジック回路で構成したもの
で、デジタル信号入力端子13より入力したディジタル
データは[1]−[0]ビット判定回路15のアドレス
レコーダ15−1でデータレート毎に“0”、“1”を
判定し、位相量設定回路16のROMデータ16−1、
16−2をセレクトする。
5、位相量設定回路16をロジック回路で構成したもの
で、デジタル信号入力端子13より入力したディジタル
データは[1]−[0]ビット判定回路15のアドレス
レコーダ15−1でデータレート毎に“0”、“1”を
判定し、位相量設定回路16のROMデータ16−1、
16−2をセレクトする。
【0068】位相量設定回路16ではアドレスレコーダ
15−1より選択されたROMデータ16−1又は16
−2をセレクトし、データ切替器7を通して積算回路8
Aのデータ保持回路8−3にデータレート毎に書き込ま
れる。この時、積算回路8AからD/A変換器10A−
1、10A−2の動作がデータレート周期の1/Nの周
期で動作する場合には、位相量設定回路16からのRO
Mデータは1/Nの位相量にし、積算回路8Aのデータ
保持回路8−3に設定する。その後の動作は前述したよ
うに積算回路8Aで積算され、積算回路8Aから得られ
た位相分をN倍の標本化周期で動作する複素包絡線生成
回路9に入力し、余弦信号、正弦信号をそれぞれD/A
変換器10A−1、10A−2から出力するのである。
15−1より選択されたROMデータ16−1又は16
−2をセレクトし、データ切替器7を通して積算回路8
Aのデータ保持回路8−3にデータレート毎に書き込ま
れる。この時、積算回路8AからD/A変換器10A−
1、10A−2の動作がデータレート周期の1/Nの周
期で動作する場合には、位相量設定回路16からのRO
Mデータは1/Nの位相量にし、積算回路8Aのデータ
保持回路8−3に設定する。その後の動作は前述したよ
うに積算回路8Aで積算され、積算回路8Aから得られ
た位相分をN倍の標本化周期で動作する複素包絡線生成
回路9に入力し、余弦信号、正弦信号をそれぞれD/A
変換器10A−1、10A−2から出力するのである。
【0069】(第2の実施の形態の効果): 以上の
本発明の第2の実施の形態によれば、安定度が高く変調
精度に優れた直交形FM変調信号を、入力アナログ音声
信号に対する標本化周期を必要以上に上げることなく得
ることができ、ディジタル・シグナル・プロセッサの処
理量の低減が可能である。また、入力デジタル信号もビ
ット判定回路15と、位相量設定回路16とを備えたこ
とで、従来に比べ簡単なハードウエア構成でFSK変調
信号を精度良く得ることができる。
本発明の第2の実施の形態によれば、安定度が高く変調
精度に優れた直交形FM変調信号を、入力アナログ音声
信号に対する標本化周期を必要以上に上げることなく得
ることができ、ディジタル・シグナル・プロセッサの処
理量の低減が可能である。また、入力デジタル信号もビ
ット判定回路15と、位相量設定回路16とを備えたこ
とで、従来に比べ簡単なハードウエア構成でFSK変調
信号を精度良く得ることができる。
【0070】更に、ロジック回路部分は容易にIC化可
能であり、小型化・低消費電力化が要求される移動用無
線機等に使用することにより装置の小型化・低消費電力
化に貢献できる。例えば、AMPS方式などの携帯電話
機などに適用した場合に好適である。
能であり、小型化・低消費電力化が要求される移動用無
線機等に使用することにより装置の小型化・低消費電力
化に貢献できる。例えば、AMPS方式などの携帯電話
機などに適用した場合に好適である。
【0071】即ち、デジタル入力端子13には10KH
z程度のワイドバンドデータ(FACCH、SACCH
など)を印加し、アナログ入力端子1には音声信号を取
り込んでFM変調することができるのである。
z程度のワイドバンドデータ(FACCH、SACCH
など)を印加し、アナログ入力端子1には音声信号を取
り込んでFM変調することができるのである。
【0072】また、割算回路20における分割数Nは、
デジタルFM変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Nを多く
すると、図4(a)のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Nを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
デジタルFM変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Nを多く
すると、図4(a)のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Nを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
【0073】(他の実施の形態): (1)尚、以上
の実施の形態においては、直交形のFM変調回路とし
て、FSK変調も説明したが、他に具体的には、PSK
変調回路や、MSK変調回路、GMSK変調回路などに
も適用することができる。このような意味において、デ
ジタルFM『系』変調回路として発明を構成している。
また、P(位相)M変調信号を生成する回路といっても
良い(同じである)。
の実施の形態においては、直交形のFM変調回路とし
て、FSK変調も説明したが、他に具体的には、PSK
変調回路や、MSK変調回路、GMSK変調回路などに
も適用することができる。このような意味において、デ
ジタルFM『系』変調回路として発明を構成している。
また、P(位相)M変調信号を生成する回路といっても
良い(同じである)。
【0074】(2)また、A/D変換器は、線形変換だ
けでなく、非線形変換のものでも良い。
けでなく、非線形変換のものでも良い。
【0075】
【発明の効果】以上述べた様に請求項1記載の発明は、
アナログ/デジタル変換処理手段で所定標本化周期τで
得たデジタル信号値を所定値N(Nは2以上の整数)で
除算して、得られた除算値を所定時間τ×Nだけデータ
保持出力する除算手段と、除算手段からのデータ保持出
力信号と、遅延器からの所定時間前の加算結果出力信号
とを加算器で上記所定標本化周期τのN倍の速度で加算
し、この加算結果出力信号を上記遅延器に与える積算手
段と、加算結果信号から余弦波信号と、正弦波信号とを
生成して、これらの信号をそれぞれ上記所定標本化周期
τのN倍の速度で、デジタル/アナログ変換して複素包
絡線信号を得る複素包絡線信号生成手段とを備えて、こ
の複素包絡線信号を上記直交形変調手段に与えてFM系
の信号を得るものである。
アナログ/デジタル変換処理手段で所定標本化周期τで
得たデジタル信号値を所定値N(Nは2以上の整数)で
除算して、得られた除算値を所定時間τ×Nだけデータ
保持出力する除算手段と、除算手段からのデータ保持出
力信号と、遅延器からの所定時間前の加算結果出力信号
とを加算器で上記所定標本化周期τのN倍の速度で加算
し、この加算結果出力信号を上記遅延器に与える積算手
段と、加算結果信号から余弦波信号と、正弦波信号とを
生成して、これらの信号をそれぞれ上記所定標本化周期
τのN倍の速度で、デジタル/アナログ変換して複素包
絡線信号を得る複素包絡線信号生成手段とを備えて、こ
の複素包絡線信号を上記直交形変調手段に与えてFM系
の信号を得るものである。
【0076】このような構成を採ることで、入力音声の
A/D変換器の標本化周期を必要以上に高くすることな
く、FM系変調波の標本化雑音を低減し、大きな変調度
を得るためのデジタルFM系変調回路を実現することが
できる。
A/D変換器の標本化周期を必要以上に高くすることな
く、FM系変調波の標本化雑音を低減し、大きな変調度
を得るためのデジタルFM系変調回路を実現することが
できる。
【0077】また、請求項2の発明は、デジタル信号の
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの1/N(Nは2以上の整数)で指定して位相変化量
指定信号を出力する位相変化量生成手段と、位相変化量
指定信号を所定時間τ×Nだけデータ保持出力したデー
タ保持出力信号と、遅延器からの所定時間前の加算結果
出力信号とを加算器で上記所定標本化周期τのN倍の速
度で加算し、この加算結果出力信号を上記遅延器に与え
る積算手段と、加算結果信号から余弦波信号と、正弦波
信号とを生成して、これらの信号をそれぞれ上記所定標
本化周期τのN倍の速度で、デジタル/アナログ変換し
て複素包絡線信号を得る複素包絡線信号生成手段とを備
えて、この複素包絡線信号を上記直交形変調手段に与え
てFSK系変調信号を得るものである。
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの1/N(Nは2以上の整数)で指定して位相変化量
指定信号を出力する位相変化量生成手段と、位相変化量
指定信号を所定時間τ×Nだけデータ保持出力したデー
タ保持出力信号と、遅延器からの所定時間前の加算結果
出力信号とを加算器で上記所定標本化周期τのN倍の速
度で加算し、この加算結果出力信号を上記遅延器に与え
る積算手段と、加算結果信号から余弦波信号と、正弦波
信号とを生成して、これらの信号をそれぞれ上記所定標
本化周期τのN倍の速度で、デジタル/アナログ変換し
て複素包絡線信号を得る複素包絡線信号生成手段とを備
えて、この複素包絡線信号を上記直交形変調手段に与え
てFSK系変調信号を得るものである。
【0078】このような構成を採ることで、デジタル信
号から一定の周波数偏移のFSK系変調波を得る際にデ
ータの標本化周期を上げることなく安定なFSK系変調
信号を得るデジタルFM系変調回路を実現することがで
きる。
号から一定の周波数偏移のFSK系変調波を得る際にデ
ータの標本化周期を上げることなく安定なFSK系変調
信号を得るデジタルFM系変調回路を実現することがで
きる。
【図1】本発明の第1の実施の形態のデジタルFM変調
回路の機能構成図である。
回路の機能構成図である。
【図2】従来例のVCOを用いたFM変調器の構成例の
図である。
図である。
【図3】従来例のアナログ・デジタル共用の直交形FM
変調器の構成例の図である。
変調器の構成例の図である。
【図4】第1の実施の形態のベクトル図(a)と、D/
A変換出力波形図(b)とである。
A変換出力波形図(b)とである。
【図5】本発明の第2の実施の形態のデジタルFM変調
回路の機能構成図である。
回路の機能構成図である。
【図6】第2の実施の形態のデジタルFM変調回路にお
ける[1]−[0]ビット判定回路と、位相量設定回路
の詳細構成図である。
ける[1]−[0]ビット判定回路と、位相量設定回路
の詳細構成図である。
1…アナログ信号入力端子、5…A/D変換器、6…デ
ジタル波形処理回路、7…データ切替回路、8A…積算
回路、8−1…加算器、8−2…遅延回路、8−3…デ
ータ保持回路、9…複素包絡線生成回路、10A…D/
A変換器、11…直交形変調回路、12…搬送波発振
器、15…[1]−[0]ビット判定回路、16…位相
量設定回路、20…割算回路。
ジタル波形処理回路、7…データ切替回路、8A…積算
回路、8−1…加算器、8−2…遅延回路、8−3…デ
ータ保持回路、9…複素包絡線生成回路、10A…D/
A変換器、11…直交形変調回路、12…搬送波発振
器、15…[1]−[0]ビット判定回路、16…位相
量設定回路、20…割算回路。
Claims (3)
- 【請求項1】 入力アナログ信号をデジタル信号に変換
して波形処理を所定標本化周期τで行うアナログ/デジ
タル変換処理手段と、直交形変調手段とを備えたデジタ
ルFM系変調回路において、 上記アナログ/デジタル変換処理手段で所定標本化周期
τで得たデジタル信号値を所定値N(Nは2以上の整
数)で除算して、得られた除算値を所定時間τ×Nだけ
データ保持出力する除算手段と、 上記除算手段からのデータ保持出力信号と、遅延器から
の所定時間前の加算結果出力信号とを加算器で上記所定
標本化周期τのN倍の速度で加算し、この加算結果出力
信号を上記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のN倍の速度で、デジタル/アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えてFM
系の信号を得ることを特徴とするデジタルFM系変調回
路。 - 【請求項2】 入力デジタル信号を処理し、直交形変調
手段で直交形変調してFSK系変調信号を得るデジタル
FM系変調回路において、 上記入力デジタル信号の論理レベルを判定し、この論理
レベルに応じて、予め定めた周波数偏移に対応した位相
変化量を所定標本化周期τの1/N(Nは2以上の整
数)で指定して位相変化量指定信号を出力する位相変化
量生成手段と、 上記位相変化量指定信号を所定時間τ×Nだけデータ保
持出力したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのN倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のN倍の速度で、デジタル/アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えてFS
K系変調信号を得ることを特徴とするデジタルFM系変
調回路。 - 【請求項3】 入力アナログ信号をデジタル信号に変換
して波形処理を所定標本化周期τで行うアナログ/デジ
タル変換処理手段と、入力デジタル信号を処理する入力
デジタル信号処理手段と、直交形変調手段とを備えて、
FM系変調信号を得るデジタルFM系変調回路におい
て、 上記アナログ/デジタル変換処理手段で所定標本化周期
τで得たデジタル信号値を所定値N(Nは2以上の整
数)で除算して、得られた除算値信号を出力する除算手
段を備え、 上記入力デジタル信号処理手段は、上記デジタル信号の
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの1/N(Nは2以上の整数)で指定して位相変化量
指定信号を出力する位相変化量生成手段を備え、 上記除算手段からの除算値信号と、上記位相変化量指定
信号とのいずれかを選択し、選択した信号を所定時間τ
×Nだけデータ保持し、このデータ保持信号と、遅延器
からの所定時間前の加算結果出力信号とを加算器で上記
所定標本化周期τのN倍の速度で加算し、この加算結果
出力信号を上記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のN倍の速度で、デジタル/アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えて、F
M系の信号を得ることを特徴とするデジタルFM系変調
回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7305444A JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルfm系変調回路 |
US08/755,016 US5751198A (en) | 1995-11-24 | 1996-11-22 | Angular modulator with a phase variation divided and integrated |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7305444A JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルfm系変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09149086A true JPH09149086A (ja) | 1997-06-06 |
Family
ID=17945220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7305444A Pending JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルfm系変調回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5751198A (ja) |
JP (1) | JPH09149086A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110268A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | Fm変調装置及びその方法並びにそれを用いた通信装置 |
JP2007243950A (ja) * | 2006-03-09 | 2007-09-20 | Princeton Technology Corp | デジタル方式のガウス周波数偏移/周波数偏移変調回路及び関連方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905413A (en) * | 1996-11-22 | 1999-05-18 | Oki Electric Industry Co., Ltd. | Angular modulator with a phase variation divided and integrated |
US6178316B1 (en) * | 1997-04-29 | 2001-01-23 | Meta-C Corporation | Radio frequency modulation employing a periodic transformation system |
KR100539929B1 (ko) * | 2001-12-15 | 2005-12-28 | 삼성전자주식회사 | 디지털 주파수 변조기 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56152359A (en) * | 1980-04-25 | 1981-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Orthogonal modulator for fm |
US4562414A (en) * | 1983-12-27 | 1985-12-31 | Motorola, Inc. | Digital frequency modulation system and method |
KR940005374B1 (ko) * | 1989-04-07 | 1994-06-17 | 샤프 가부시끼가이샤 | Fm 변조기 |
US5224119A (en) * | 1991-10-17 | 1993-06-29 | Novatel Communications Ltd. | Vector FM modulator |
US5412352A (en) * | 1994-04-18 | 1995-05-02 | Stanford Telecommunications, Inc. | Modulator having direct digital synthesis for broadband RF transmission |
-
1995
- 1995-11-24 JP JP7305444A patent/JPH09149086A/ja active Pending
-
1996
- 1996-11-22 US US08/755,016 patent/US5751198A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110268A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | Fm変調装置及びその方法並びにそれを用いた通信装置 |
JP2007243950A (ja) * | 2006-03-09 | 2007-09-20 | Princeton Technology Corp | デジタル方式のガウス周波数偏移/周波数偏移変調回路及び関連方法 |
US7933358B2 (en) | 2006-03-09 | 2011-04-26 | Princeton Technology Corporation | GFSK/FSK modulation circuit and related method implemented in a digital manner |
Also Published As
Publication number | Publication date |
---|---|
US5751198A (en) | 1998-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3419484B2 (ja) | 変調器、送信器 | |
JP2926615B2 (ja) | Ssb信号発生器 | |
JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
Riley et al. | A simplified continuous phase modulator technique | |
JP3410671B2 (ja) | デジタル・ベースバンド変調器 | |
JPS60112344A (ja) | 無線受信機及び復調方法 | |
JP2728114B2 (ja) | Fm変調回路 | |
KR20010040927A (ko) | 송신기 | |
JPH07162383A (ja) | Fmステレオ放送装置 | |
JPH09149086A (ja) | デジタルfm系変調回路 | |
JP3147000B2 (ja) | 疑似gmsk変調装置 | |
US5512865A (en) | Digital oversampled quadrature modulator | |
US5905413A (en) | Angular modulator with a phase variation divided and integrated | |
US5077757A (en) | System for synthesizing a modulated signal | |
US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
US20050157816A1 (en) | Circuit and method for binary modulation | |
JPH10304000A (ja) | 直交振幅変調装置 | |
JPS6387808A (ja) | チヤ−プ信号発生回路 | |
JP3984377B2 (ja) | ディジタル変調装置 | |
JP2823716B2 (ja) | 並列msk変調システム | |
JPH066394A (ja) | 符号化変調装置 | |
KR940004196B1 (ko) | Gmsk디지틀 변조장치 및 방법 | |
JP2002190839A (ja) | Gfsk直交変調器と変調方法 | |
JPH0758796A (ja) | 直交振幅変調器 |