JPH09149086A - デジタルｆｍ系変調回路 - Google Patents
デジタルｆｍ系変調回路Info
- Publication number
- JPH09149086A JPH09149086A JP7305444A JP30544495A JPH09149086A JP H09149086 A JPH09149086 A JP H09149086A JP 7305444 A JP7305444 A JP 7305444A JP 30544495 A JP30544495 A JP 30544495A JP H09149086 A JPH09149086 A JP H09149086A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- circuit
- sampling period
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 入力音声のＡ／Ｄ変換器の標本化周期を必要
以上に高くせず、高いＦＭ変調度を得ることができ、Ｆ
Ｍ系変調波の標本化雑音を低減する。 【解決手段】 処理回路６で処理されたデジタルデータ
は割算回路２０によってデジタルデータを１／Ｎにして
積算回路８Ａに入力される。積算回路８Ａでは割算回路
２０からのデータを保持回路８−３で保持し、積算回路
８Ａの加算器８−１の値を保持する遅延回路８−２の位
相成分と、保持回路８−３の標本化周期τ毎の位相変化
量を１／Ｎした位相変化分を加算器８−１で加算し、τ
／Ｎ周期の位相成分を求める。積算器８Ａで求めたτ／
Ｎ周期の位相成分デジタルデータは生成回路９に入力さ
れτ／Ｎ周期の位相成分のデジタルデータに対応する余
弦信号、正弦信号を生成する。生成回路９で得られた余
弦信号はτ／Ｎ周期で動作する変換器１０Ａ−１、正弦
信号は変換器１０Ａ−２によりアナログ信号に変換され
る。
以上に高くせず、高いＦＭ変調度を得ることができ、Ｆ
Ｍ系変調波の標本化雑音を低減する。 【解決手段】 処理回路６で処理されたデジタルデータ
は割算回路２０によってデジタルデータを１／Ｎにして
積算回路８Ａに入力される。積算回路８Ａでは割算回路
２０からのデータを保持回路８−３で保持し、積算回路
８Ａの加算器８−１の値を保持する遅延回路８−２の位
相成分と、保持回路８−３の標本化周期τ毎の位相変化
量を１／Ｎした位相変化分を加算器８−１で加算し、τ
／Ｎ周期の位相成分を求める。積算器８Ａで求めたτ／
Ｎ周期の位相成分デジタルデータは生成回路９に入力さ
れτ／Ｎ周期の位相成分のデジタルデータに対応する余
弦信号、正弦信号を生成する。生成回路９で得られた余
弦信号はτ／Ｎ周期で動作する変換器１０Ａ−１、正弦
信号は変換器１０Ａ−２によりアナログ信号に変換され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルＦＭ系変
調回路に関し、入力アナログ信号又は入力デジタル信号
から例えば、デジタル処理による、ＦＭ系変調信号、Ｆ
ＳＫ系変調信号、ＰＳＫ系変調信号などを得る回路に適
用し得るものである。
調回路に関し、入力アナログ信号又は入力デジタル信号
から例えば、デジタル処理による、ＦＭ系変調信号、Ｆ
ＳＫ系変調信号、ＰＳＫ系変調信号などを得る回路に適
用し得るものである。
【０００２】
【従来の技術】一般に、アナログＦＭ変調の方法として
は、図２に示すような電圧制御発振器（ＶＣＯ）を用い
た変調方法と、ディジタル信号処理を用いてＦＭ変調信
号を積分し、位相成分を求め、求めた位相の複素位相成
分と複素搬送波成分とを乗算しさらに加算することによ
りＦＭ変調波信号を得る直交形ＦＭ変調器がある。この
例として特開昭５６−１５２３５９号公報に示されてい
る技術がある。その構成例を図３に示す。
は、図２に示すような電圧制御発振器（ＶＣＯ）を用い
た変調方法と、ディジタル信号処理を用いてＦＭ変調信
号を積分し、位相成分を求め、求めた位相の複素位相成
分と複素搬送波成分とを乗算しさらに加算することによ
りＦＭ変調波信号を得る直交形ＦＭ変調器がある。この
例として特開昭５６−１５２３５９号公報に示されてい
る技術がある。その構成例を図３に示す。
【０００３】図３の例はアナログ・ディジタル共用の回
路構成であるが、ここではアナログＦＭ変調器の動作と
して説明する。入力端子１から入力されたアナログ信号
はＡ／Ｄ変換器５により標本化周期τ毎にディジタルデ
ータに変換され、ディジタル波形処理回路６に入力され
る。ディジタル波形処理回路６では、入力されたディジ
タルデータの波形処理を行う。
路構成であるが、ここではアナログＦＭ変調器の動作と
して説明する。入力端子１から入力されたアナログ信号
はＡ／Ｄ変換器５により標本化周期τ毎にディジタルデ
ータに変換され、ディジタル波形処理回路６に入力され
る。ディジタル波形処理回路６では、入力されたディジ
タルデータの波形処理を行う。
【０００４】波形処理として帯域制限、圧伸、微分操
作、振幅制限等を行う。ディジタル波形処理回路６で処
理されたディジタルデータは、ディジタルモード・アナ
ログモードのデータ切り替え回路７を通り積算回路８に
入力される。積算回路８ではサンプル周期τ毎にディジ
タル波形処理回路６で処理されたディジタルデータを積
算しＦＭ変調波の複素包絡線の位相成分を求める。積算
回路８で得られた複素包絡線の位相成分のディジタルデ
ータは複素包絡線生成回路９に入力される。
作、振幅制限等を行う。ディジタル波形処理回路６で処
理されたディジタルデータは、ディジタルモード・アナ
ログモードのデータ切り替え回路７を通り積算回路８に
入力される。積算回路８ではサンプル周期τ毎にディジ
タル波形処理回路６で処理されたディジタルデータを積
算しＦＭ変調波の複素包絡線の位相成分を求める。積算
回路８で得られた複素包絡線の位相成分のディジタルデ
ータは複素包絡線生成回路９に入力される。
【０００５】複素包絡線生成回路９では、位相成分のデ
ィジタルデータに対応する余弦信号、正弦信号を生成す
る。複素包絡線生成回路９で得られた余弦信号はＤ／Ａ
変換器１０−１、正弦信号はＤ／Ａ変換器１０−２によ
ってアナログ信号に変換され直交変調回路１１に入力さ
れる。
ィジタルデータに対応する余弦信号、正弦信号を生成す
る。複素包絡線生成回路９で得られた余弦信号はＤ／Ａ
変換器１０−１、正弦信号はＤ／Ａ変換器１０−２によ
ってアナログ信号に変換され直交変調回路１１に入力さ
れる。
【０００６】直交変調回路１１では搬送波が搬送波発振
器１２より入力され、この搬送波と余弦信号を乗算する
乗算器１１−１と、搬送波をπ／２位相器１１−４で９
０度位相をシフトして得られた直交搬送波と正弦信号と
を乗算する乗算器１１−２とを有し両乗算器１１−１、
１１−２で得られた出力を加算する加算器１１−３にお
いて加算し、瞬時位相を持つＦＭ変調波が出力端子４に
出力される。上述の直交形ＦＭ変調器はＦＭ変調信号の
瞬時位相をディジタル処理して求めている為、変調指数
が安定しており、無調整で高精度のＦＭ変調波が得られ
る。
器１２より入力され、この搬送波と余弦信号を乗算する
乗算器１１−１と、搬送波をπ／２位相器１１−４で９
０度位相をシフトして得られた直交搬送波と正弦信号と
を乗算する乗算器１１−２とを有し両乗算器１１−１、
１１−２で得られた出力を加算する加算器１１−３にお
いて加算し、瞬時位相を持つＦＭ変調波が出力端子４に
出力される。上述の直交形ＦＭ変調器はＦＭ変調信号の
瞬時位相をディジタル処理して求めている為、変調指数
が安定しており、無調整で高精度のＦＭ変調波が得られ
る。
【０００７】一方、デジタル処理によるＦＭ変調波を出
力する場合はデジタル信号入力端子１３から入力した２
値のデジタル信号を波形生成回路１４において、ディジ
タル信号入力端子１３から入力するデータ符号系列をも
とに波形生成され、ＦＭ変調波の複素包絡線の位相成分
をＤ／Ａ変換器１０−１、１０−２の標本化周期毎の位
相分デジタルデータを求めデータ切替器７を通し、アナ
ログ信号の時と同様に積算回路８で積算され複素包絡線
生成回路９に入力され位相成分のデジタルデータに対応
する余弦信号、正弦信号を生成し余弦信号はＤ／Ａ変換
器１０−１、正弦信号はＤ／Ａ変換器１０−２によって
アナログ信号に変換され直交変調回路１１に入力されＦ
Ｍ変調される。
力する場合はデジタル信号入力端子１３から入力した２
値のデジタル信号を波形生成回路１４において、ディジ
タル信号入力端子１３から入力するデータ符号系列をも
とに波形生成され、ＦＭ変調波の複素包絡線の位相成分
をＤ／Ａ変換器１０−１、１０−２の標本化周期毎の位
相分デジタルデータを求めデータ切替器７を通し、アナ
ログ信号の時と同様に積算回路８で積算され複素包絡線
生成回路９に入力され位相成分のデジタルデータに対応
する余弦信号、正弦信号を生成し余弦信号はＤ／Ａ変換
器１０−１、正弦信号はＤ／Ａ変換器１０−２によって
アナログ信号に変換され直交変調回路１１に入力されＦ
Ｍ変調される。
【０００８】上述の直交形ＦＭ変調器はＦＭ変調信号の
瞬時位相をデジタル処理して求めている為、変調指数が
安定しており、無調整で高精度のＦＭ変調波が得られ
る。また、このような回路は、アナログＦＭ変調波及び
デジタルデータをπ／４シフトＱＰＳＫ変調波を一つの
変調器で得る方法として非常に有効である。
瞬時位相をデジタル処理して求めている為、変調指数が
安定しており、無調整で高精度のＦＭ変調波が得られ
る。また、このような回路は、アナログＦＭ変調波及び
デジタルデータをπ／４シフトＱＰＳＫ変調波を一つの
変調器で得る方法として非常に有効である。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た構成の直交形ＦＭ変調器では、アナログ信号をＡ／Ｄ
変換器によって標本化し、必要な量子化数に変換してい
る。この為、ＦＭ変調波では標本化雑音、量子化雑音が
発生を低減する為にＡ／Ｄ変換器の標本化周波数を高く
し、量子化ビット数を多くする必要がある。
た構成の直交形ＦＭ変調器では、アナログ信号をＡ／Ｄ
変換器によって標本化し、必要な量子化数に変換してい
る。この為、ＦＭ変調波では標本化雑音、量子化雑音が
発生を低減する為にＡ／Ｄ変換器の標本化周波数を高く
し、量子化ビット数を多くする必要がある。
【００１０】また、求めたＦＭ変調信号の複素包絡線の
位相成分をＤ／Ａ変換器においてアナログ信号に変換す
る際に、変調度が大きいと位相変化量が大きくなり、位
相変化量の誤差を小さくするために、Ａ／Ｄ変換器の標
本化周波数を高くし、標本化周期毎の瞬時位相変化量を
小さくする必要があった。
位相成分をＤ／Ａ変換器においてアナログ信号に変換す
る際に、変調度が大きいと位相変化量が大きくなり、位
相変化量の誤差を小さくするために、Ａ／Ｄ変換器の標
本化周波数を高くし、標本化周期毎の瞬時位相変化量を
小さくする必要があった。
【００１１】以上のようなことから、入力音声のＡ／Ｄ
変換器の標本化周期を必要以上に高くすることなく、Ｆ
Ｍ変調波の標本化雑音を低減し、大きなＦＭ変調度を得
るためのデジタルＦＭ系変調回路を提供し、且つ、入力
デジタル信号を直交形ＦＭ変調器の機能を利用して一定
の周波数偏移のＦＳＫ系変調波を得る際にデータの標本
化周期を上げることなく安定なＦＭ系変調信号を得るこ
とができるデジタルＦＭ系変調回路の提供が要請されて
いる。
変換器の標本化周期を必要以上に高くすることなく、Ｆ
Ｍ変調波の標本化雑音を低減し、大きなＦＭ変調度を得
るためのデジタルＦＭ系変調回路を提供し、且つ、入力
デジタル信号を直交形ＦＭ変調器の機能を利用して一定
の周波数偏移のＦＳＫ系変調波を得る際にデータの標本
化周期を上げることなく安定なＦＭ系変調信号を得るこ
とができるデジタルＦＭ系変調回路の提供が要請されて
いる。
【００１２】
【課題を解決するための手段】そこで、請求項１の発明
は、入力アナログ信号をデジタル信号に変換して波形処
理を所定標本化周期τで行う『アナログ／デジタル変換
処理手段』と、『直交形変調手段』とを備えたデジタル
ＦＭ系変調回路において、以下の特徴的な構成で上述の
課題を解決するものである。
は、入力アナログ信号をデジタル信号に変換して波形処
理を所定標本化周期τで行う『アナログ／デジタル変換
処理手段』と、『直交形変調手段』とを備えたデジタル
ＦＭ系変調回路において、以下の特徴的な構成で上述の
課題を解決するものである。
【００１３】即ち、請求項１記載の発明は、上記アナロ
グ／デジタル変換処理手段で所定標本化周期τで得たデ
ジタル信号値を所定値Ｎ（Ｎは２以上の整数）で除算し
て、得られた除算値を所定時間τ×Ｎだけデータ保持出
力する『除算手段』と、上記除算手段からのデータ保持
出力信号と、遅延器からの所定時間前の加算結果出力信
号とを加算器で上記所定標本化周期τのＮ倍の速度で加
算し、この加算結果出力信号を上記遅延器に与える『積
算手段』と、上記加算結果信号から余弦波信号と、正弦
波信号とを生成して、これらの信号をそれぞれ上記所定
標本化周期τのＮ倍の速度で、デジタル／アナログ変換
して複素包絡線信号を得る『複素包絡線信号生成手段』
とを備えて、この複素包絡線信号を上記直交形変調手段
に与えてＦＭ系の信号を得るものである。
グ／デジタル変換処理手段で所定標本化周期τで得たデ
ジタル信号値を所定値Ｎ（Ｎは２以上の整数）で除算し
て、得られた除算値を所定時間τ×Ｎだけデータ保持出
力する『除算手段』と、上記除算手段からのデータ保持
出力信号と、遅延器からの所定時間前の加算結果出力信
号とを加算器で上記所定標本化周期τのＮ倍の速度で加
算し、この加算結果出力信号を上記遅延器に与える『積
算手段』と、上記加算結果信号から余弦波信号と、正弦
波信号とを生成して、これらの信号をそれぞれ上記所定
標本化周期τのＮ倍の速度で、デジタル／アナログ変換
して複素包絡線信号を得る『複素包絡線信号生成手段』
とを備えて、この複素包絡線信号を上記直交形変調手段
に与えてＦＭ系の信号を得るものである。
【００１４】このような構成を採ることによって、標本
化周期τごとに入力アナログ信号に対する位相成分を１
／Ｎに分割し、分割した位相成分をＮ倍の標本化周期で
積算手段を動作させ、加算結果によって得られた位相成
分をＮ倍の速度でデジタル／アナログ変換し、これをＮ
回繰り返すことで見かけ上の標本化周波数を上げること
ができる。
化周期τごとに入力アナログ信号に対する位相成分を１
／Ｎに分割し、分割した位相成分をＮ倍の標本化周期で
積算手段を動作させ、加算結果によって得られた位相成
分をＮ倍の速度でデジタル／アナログ変換し、これをＮ
回繰り返すことで見かけ上の標本化周波数を上げること
ができる。
【００１５】また、標本化周期τ毎の位相変化量を１／
Ｎし、簡単な積算器で積算した結果でＦＭ系変調波の複
素包絡線の位相を求めているのでデジタル処理量の増加
を必要最低限に抑えることが可能となる。従って、入力
音声のＡ／Ｄ変換器の標本化周期を必要以上に高くする
ことなく、ＦＭ系変調波の標本化雑音を低減し、大きな
ＦＭ変調度を得ることができるのである。
Ｎし、簡単な積算器で積算した結果でＦＭ系変調波の複
素包絡線の位相を求めているのでデジタル処理量の増加
を必要最低限に抑えることが可能となる。従って、入力
音声のＡ／Ｄ変換器の標本化周期を必要以上に高くする
ことなく、ＦＭ系変調波の標本化雑音を低減し、大きな
ＦＭ変調度を得ることができるのである。
【００１６】また、請求項２記載の発明は、入力デジタ
ル信号を処理し、『直交形変調手段』で直交形変調して
ＦＳＫ系変調信号を得るデジタルＦＭ系変調回路におい
て、以下の特徴的な構成で上述の課題を解決するもので
ある。
ル信号を処理し、『直交形変調手段』で直交形変調して
ＦＳＫ系変調信号を得るデジタルＦＭ系変調回路におい
て、以下の特徴的な構成で上述の課題を解決するもので
ある。
【００１７】即ち、請求項２記載の発明は、上記デジタ
ル信号の論理レベルを判定し、この論理レベルに応じ
て、予め定めた周波数偏移に対応した位相変化量を所定
標本化周期τの１／Ｎ（Ｎは２以上の整数）で指定して
位相変化量指定信号を出力する『位相変化量生成手段』
と、上記位相変化量指定信号を所定時間τ×Ｎだけデー
タ保持したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのＮ倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える『積算手段』と、上記加算結果信号か
ら余弦波信号と、正弦波信号とを生成して、これらの信
号をそれぞれ上記所定標本化周期τのＮ倍の速度で、デ
ジタル／アナログ変換して複素包絡線信号を得る『複素
包絡線信号生成手段』とを備えて、この複素包絡線信号
を上記『直交形変調手段』に与えてＦＳＫ系変調信号を
得るものである。
ル信号の論理レベルを判定し、この論理レベルに応じ
て、予め定めた周波数偏移に対応した位相変化量を所定
標本化周期τの１／Ｎ（Ｎは２以上の整数）で指定して
位相変化量指定信号を出力する『位相変化量生成手段』
と、上記位相変化量指定信号を所定時間τ×Ｎだけデー
タ保持したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのＮ倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える『積算手段』と、上記加算結果信号か
ら余弦波信号と、正弦波信号とを生成して、これらの信
号をそれぞれ上記所定標本化周期τのＮ倍の速度で、デ
ジタル／アナログ変換して複素包絡線信号を得る『複素
包絡線信号生成手段』とを備えて、この複素包絡線信号
を上記『直交形変調手段』に与えてＦＳＫ系変調信号を
得るものである。
【００１８】このような構成を採ることによって、デジ
タル信号をＦＳＫ変調する際にデータレート毎の
“０”、“１”に対応する周波数偏移の位相変化分の１
／Ｎ分割を固定値として持つことにより、デジタル信号
の波形生成回路が簡略化され、デジタル信号をＦＳＫ変
調する際に、１／Ｎの位相分をＮ倍の標本化周期で加算
し、加算器出力から得られた位相分をＮ倍の標本化周期
でデジタル／アナログ変換し、このアナログ信号に対し
て直交形変調を行うことで、必要最低限の標本化周期で
対処することができる。
タル信号をＦＳＫ変調する際にデータレート毎の
“０”、“１”に対応する周波数偏移の位相変化分の１
／Ｎ分割を固定値として持つことにより、デジタル信号
の波形生成回路が簡略化され、デジタル信号をＦＳＫ変
調する際に、１／Ｎの位相分をＮ倍の標本化周期で加算
し、加算器出力から得られた位相分をＮ倍の標本化周期
でデジタル／アナログ変換し、このアナログ信号に対し
て直交形変調を行うことで、必要最低限の標本化周期で
対処することができる。
【００１９】且つ、デジタル信号をＦＳＫ変調する際に
は１／Ｎ周期で動作する論理回路部分である、『積算手
段』にＦＳＫの位相変化分を入力することにより簡単に
ＦＳＫ変調信号を得ることができる。
は１／Ｎ周期で動作する論理回路部分である、『積算手
段』にＦＳＫの位相変化分を入力することにより簡単に
ＦＳＫ変調信号を得ることができる。
【００２０】従って、入力デジタル信号を直交形ＦＭ変
調器の機能を利用して一定の周波数偏移のＦＳＫ系変調
波を得る際にデータの標本化周期を上げることなく安定
なＦＳＫ変調信号を得ることができる。
調器の機能を利用して一定の周波数偏移のＦＳＫ系変調
波を得る際にデータの標本化周期を上げることなく安定
なＦＳＫ変調信号を得ることができる。
【００２１】更に、請求項３のような構成を採ること
で、アナログ信号が入力されても、デジタル信号が入力
されても良好なＦＭ系変調信号を得ることができるので
ある。
で、アナログ信号が入力されても、デジタル信号が入力
されても良好なＦＭ系変調信号を得ることができるので
ある。
【００２２】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。 『第１の実施の形態』：本第１の実施の形態において
は、直交形のＦＭ変調回路を次のように構成する。即
ち、本第１の実施の形態の直交形のＦＭ変調回路は、入
力アナログ信号を標本化周期毎にデジタル値に変換する
Ａ／Ｄ変換器と、Ａ／Ｄ変換器で求めたデジタル値を波
形処理する波形処理回路と、変調信号の標本化周期毎の
位相変化成分を１／Ｎに分割する分割回路と、１／Ｎに
分割した位相成分を標本化周期の１／Ｎ周期毎に積算
し、積算した位相成分を標本化周期の１／Ｎ周期毎に余
弦信号と正弦信号とを求め、サンプル周期τの１／Ｎ毎
にアナログ値に変換するＤ／Ａ変換器とを具備するもの
である。
図面を用いて説明する。 『第１の実施の形態』：本第１の実施の形態において
は、直交形のＦＭ変調回路を次のように構成する。即
ち、本第１の実施の形態の直交形のＦＭ変調回路は、入
力アナログ信号を標本化周期毎にデジタル値に変換する
Ａ／Ｄ変換器と、Ａ／Ｄ変換器で求めたデジタル値を波
形処理する波形処理回路と、変調信号の標本化周期毎の
位相変化成分を１／Ｎに分割する分割回路と、１／Ｎに
分割した位相成分を標本化周期の１／Ｎ周期毎に積算
し、積算した位相成分を標本化周期の１／Ｎ周期毎に余
弦信号と正弦信号とを求め、サンプル周期τの１／Ｎ毎
にアナログ値に変換するＤ／Ａ変換器とを具備するもの
である。
【００２３】つまり、本第１の実施の形態の構成は、標
本化周期τ毎に求めたＦＭ変調波の複素包絡線の位相成
分を１／Ｎに分割し、分割した１／Ｎの位相成分をＮ倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をＮ倍の標本化周期で動作するＤ／Ａ
変換器から出力させ、更に求めた積算器出力と１／Ｎし
た位相分を再度積算し、同様にＤ／Ａ変換器より出力す
る。これをＮ回繰り返すことによって、見かけ上の標本
化周波数を上げることを特徴としている。
本化周期τ毎に求めたＦＭ変調波の複素包絡線の位相成
分を１／Ｎに分割し、分割した１／Ｎの位相成分をＮ倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をＮ倍の標本化周期で動作するＤ／Ａ
変換器から出力させ、更に求めた積算器出力と１／Ｎし
た位相分を再度積算し、同様にＤ／Ａ変換器より出力す
る。これをＮ回繰り返すことによって、見かけ上の標本
化周波数を上げることを特徴としている。
【００２４】このような構成によって、従来の直交形の
ＦＭ変調回路では、Ａ／Ｄ変換器の標本化周期を低く抑
え、Ｄ／Ａ変換器の標本化周期を上げるための方法とし
て、Ａ／Ｄ変換器で得たデジタルデータをインタポレー
ション（内挿）を行って標本化周期を上げる方法がある
が、この方法はインタポレーションによって生ずる折り
返し周波数成分をロウパスフィルタＬＰＦによって取り
除く必要があり標本化周期毎のデジタル処理量が増加す
る。
ＦＭ変調回路では、Ａ／Ｄ変換器の標本化周期を低く抑
え、Ｄ／Ａ変換器の標本化周期を上げるための方法とし
て、Ａ／Ｄ変換器で得たデジタルデータをインタポレー
ション（内挿）を行って標本化周期を上げる方法がある
が、この方法はインタポレーションによって生ずる折り
返し周波数成分をロウパスフィルタＬＰＦによって取り
除く必要があり標本化周期毎のデジタル処理量が増加す
る。
【００２５】しかしながら、本第１の実施の形態では、
『標本化周期τ毎の位相変化量を１／Ｎにし、簡単な積
算器で積算した結果でＦＭ変調波の複素包絡線の位相を
求めている』のでデジタル処理量の増加を必要最低限に
抑えることが可能となる。
『標本化周期τ毎の位相変化量を１／Ｎにし、簡単な積
算器で積算した結果でＦＭ変調波の複素包絡線の位相を
求めている』のでデジタル処理量の増加を必要最低限に
抑えることが可能となる。
【００２６】図１は、本第１の実施の形態のデジタルＦ
Ｍ変調回路の機能構成図である。この図１において、デ
ジタルＦＭ変調回路は、Ａ／Ｄ変換器５と、デジタル波
形処理回路６と、データ切替回路７と、割算回路２０
と、積算回路８Ａと、複素包絡線生成回路９と、Ｄ／Ａ
変換器１０Ａ−１、１０Ａ−２と、直交型変調回路１１
と、搬送波発生回路１２とから構成されている。
Ｍ変調回路の機能構成図である。この図１において、デ
ジタルＦＭ変調回路は、Ａ／Ｄ変換器５と、デジタル波
形処理回路６と、データ切替回路７と、割算回路２０
と、積算回路８Ａと、複素包絡線生成回路９と、Ｄ／Ａ
変換器１０Ａ−１、１０Ａ−２と、直交型変調回路１１
と、搬送波発生回路１２とから構成されている。
【００２７】ここで、本第１の実施の形態において、特
徴的な構成は、割算回路２０と、改良した積算回路８Ａ
と、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２とを備えてい
ることである。改良した積算回路８Ａは、加算器８−１
と、遅延回路８−２と、データ保持回路８−３とから構
成される。このデータ保持回路８−３は新規に備えたも
のである。
徴的な構成は、割算回路２０と、改良した積算回路８Ａ
と、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２とを備えてい
ることである。改良した積算回路８Ａは、加算器８−１
と、遅延回路８−２と、データ保持回路８−３とから構
成される。このデータ保持回路８−３は新規に備えたも
のである。
【００２８】図１の構成において、Ａ／Ｄ変換器５、デ
ジタル処理回路６、データ切替回路７、割算回路２０は
標本化周期τで動作する。一方、積算回路８Ａ、複素包
絡線生成回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２
は、標本化周期τ×Ｎで動作する。
ジタル処理回路６、データ切替回路７、割算回路２０は
標本化周期τで動作する。一方、積算回路８Ａ、複素包
絡線生成回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２
は、標本化周期τ×Ｎで動作する。
【００２９】割算回路２０は、データ切替回路からのデ
ジタルデータを１／Ｎにして積算回路８Ａに与える。デ
ータ保持回路８−３は、割算回路２０からのデータを保
持し、積算回路８の加算器８−１の値を保持し、加算器
８−１に与える。加算器８−１は、加算器８−１の１サ
ンプル前の加算結果値を保持している遅延回路８−２の
位相成分と、データ保持回路８−３の標本化周期τ毎の
位相変化量を１／Ｎした位相変化分を加算器８−１で加
算し、τ／Ｎ周期の位相成分を求める。Ｄ／Ａ変換器１
０Ａ−１、１０Ａ−２は、標本化周期τのＮ倍でＤ／Ａ
変換を行い、余弦信号と正弦信号とを直交形変調回路１
１に与えるのである。
ジタルデータを１／Ｎにして積算回路８Ａに与える。デ
ータ保持回路８−３は、割算回路２０からのデータを保
持し、積算回路８の加算器８−１の値を保持し、加算器
８−１に与える。加算器８−１は、加算器８−１の１サ
ンプル前の加算結果値を保持している遅延回路８−２の
位相成分と、データ保持回路８−３の標本化周期τ毎の
位相変化量を１／Ｎした位相変化分を加算器８−１で加
算し、τ／Ｎ周期の位相成分を求める。Ｄ／Ａ変換器１
０Ａ−１、１０Ａ−２は、標本化周期τのＮ倍でＤ／Ａ
変換を行い、余弦信号と正弦信号とを直交形変調回路１
１に与えるのである。
【００３０】（第１の実施の形態の回路動作）： 次
に図１の動作を説明する。アナログ入力端子１から入力
されたアナログ信号はＡ／Ｄ変換器５によって標本化周
期τ毎にデジタルデータに変換され、デジタル波形処理
回路６に入力される。デジタル波形処理回路６では、入
力されたデジタルデータを波形処理を行う。波形処理と
して帯域制限、圧伸、微分操作、振幅制限等を行う。
に図１の動作を説明する。アナログ入力端子１から入力
されたアナログ信号はＡ／Ｄ変換器５によって標本化周
期τ毎にデジタルデータに変換され、デジタル波形処理
回路６に入力される。デジタル波形処理回路６では、入
力されたデジタルデータを波形処理を行う。波形処理と
して帯域制限、圧伸、微分操作、振幅制限等を行う。
【００３１】デジタル波形処理回路６で処理されたデジ
タルデータは割算回路２０によってデジタルデータを１
／Ｎにして積算回路８Ａに入力される。積算回路８Ａで
は割算回路２０からのデータをデータ保持回路８−３で
保持し、積算回路８Ａの加算器８−１の値を保持する遅
延回路８−２の位相成分と、データ保持回路８−３の標
本化周期τ毎の位相変化量を１／Ｎした位相変化分を加
算器８−１で加算し、τ／Ｎ周期の位相成分を求める。
タルデータは割算回路２０によってデジタルデータを１
／Ｎにして積算回路８Ａに入力される。積算回路８Ａで
は割算回路２０からのデータをデータ保持回路８−３で
保持し、積算回路８Ａの加算器８−１の値を保持する遅
延回路８−２の位相成分と、データ保持回路８−３の標
本化周期τ毎の位相変化量を１／Ｎした位相変化分を加
算器８−１で加算し、τ／Ｎ周期の位相成分を求める。
【００３２】積算器８Ａで求めたτ／Ｎ周期の位相成分
デジタルデータは複素包絡線生成回路９に入力されτ／
Ｎ周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路９で得ら
れた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１０
−１、正弦信号はＤ／Ａ変換器１０−２によりアナログ
信号に変換され直交形変調回路１１に入力される。
デジタルデータは複素包絡線生成回路９に入力されτ／
Ｎ周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路９で得ら
れた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１０
−１、正弦信号はＤ／Ａ変換器１０−２によりアナログ
信号に変換され直交形変調回路１１に入力される。
【００３３】同様にτ／Ｎ周期で動作する積算回路８Ａ
からＤ／Ａ変換器１０−１、１０−２の動作をＮ回繰り
返すことによって、標本化周期τの位相成分の複素包絡
線が得られる。直交変調回路１１では搬送波が搬送波発
振器１２より入力され、この搬送波と余弦信号を乗算す
る乗算器１１−１と、搬送波を位相器１１−４で９０度
位相をシフトして得られた直交搬送波と正弦信号を乗算
する乗算器１１−２とを有し両乗算器１１−１、１１−
２で得られた出力を加算する加算器１１−３にて加算
し、瞬時位相を持つＦＭ変調波が出力端子４より出力す
る。
からＤ／Ａ変換器１０−１、１０−２の動作をＮ回繰り
返すことによって、標本化周期τの位相成分の複素包絡
線が得られる。直交変調回路１１では搬送波が搬送波発
振器１２より入力され、この搬送波と余弦信号を乗算す
る乗算器１１−１と、搬送波を位相器１１−４で９０度
位相をシフトして得られた直交搬送波と正弦信号を乗算
する乗算器１１−２とを有し両乗算器１１−１、１１−
２で得られた出力を加算する加算器１１−３にて加算
し、瞬時位相を持つＦＭ変調波が出力端子４より出力す
る。
【００３４】このような動作の原理を説明すると次のよ
うになる。即ち、入力変調信号の周波数をｆｍとして変
調信号をＶ（ｔ）＝Ｖｃｏｓ（２πｆｍｔ）とし、搬送
波発振器１２の搬送波をＥｃ＝Ａｃｏｓ（２πｆｃｔ＋
θ）とすると、Ａ／Ｄ変換器５によって標本化周期τで
デジタルデータに変換された変調信号はＶ（ｎτ）＝Ｖ
ｃｏｓ（２πｆｍ（ｎτ））で表される。
うになる。即ち、入力変調信号の周波数をｆｍとして変
調信号をＶ（ｔ）＝Ｖｃｏｓ（２πｆｍｔ）とし、搬送
波発振器１２の搬送波をＥｃ＝Ａｃｏｓ（２πｆｃｔ＋
θ）とすると、Ａ／Ｄ変換器５によって標本化周期τで
デジタルデータに変換された変調信号はＶ（ｎτ）＝Ｖ
ｃｏｓ（２πｆｍ（ｎτ））で表される。
【００３５】この変調信号に対してデジタル波形処理回
路６において微分などの波形処理を施す。このデジタル
波形処理回路６で処理された波形はβｓｉｎ（２πｆｍ
（ｎτ））で表される。但し、βは変調指数である。従
来の方法では、処理したデジタルデータを積分回路８Ａ
によって積分し、標本化周期τ毎の位相変化分φ（τ）
の位相軌跡を求め、複素包絡線生成回路９から余弦信号
ｃｏｓφ（ｎτ）、正弦信号ｓｉｎφ（ｎτ）をＤ／Ａ
変換器１０Ａ−１、１０Ａ−２に与える。
路６において微分などの波形処理を施す。このデジタル
波形処理回路６で処理された波形はβｓｉｎ（２πｆｍ
（ｎτ））で表される。但し、βは変調指数である。従
来の方法では、処理したデジタルデータを積分回路８Ａ
によって積分し、標本化周期τ毎の位相変化分φ（τ）
の位相軌跡を求め、複素包絡線生成回路９から余弦信号
ｃｏｓφ（ｎτ）、正弦信号ｓｉｎφ（ｎτ）をＤ／Ａ
変換器１０Ａ−１、１０Ａ−２に与える。
【００３６】すると、直交形変調回路１１では搬送波発
振器１２からの搬送波Ｅｃ＝ｃｏｓ（２πｆｃｔ＋θ）
と、π／２位相器１１−４でπ／２位相ずらした搬送波
とを用いて、乗算器１１−１、１１−２及び加算器１１
−３を用いて次のようなＦＭ変調信号Ｅｆｍを得る。即
ち、 Ｅｆｍ＝ｃｏｓ（２πｆｃｔ）・ｃｏｓφ（ｔ） −ｓｉｎ（２πｆｃｔ）・ｓｉｎφ（ｔ） ＝ｃｏｓ（２πｆｃｔ＋φ（ｔ）） を得る。
振器１２からの搬送波Ｅｃ＝ｃｏｓ（２πｆｃｔ＋θ）
と、π／２位相器１１−４でπ／２位相ずらした搬送波
とを用いて、乗算器１１−１、１１−２及び加算器１１
−３を用いて次のようなＦＭ変調信号Ｅｆｍを得る。即
ち、 Ｅｆｍ＝ｃｏｓ（２πｆｃｔ）・ｃｏｓφ（ｔ） −ｓｉｎ（２πｆｃｔ）・ｓｉｎφ（ｔ） ＝ｃｏｓ（２πｆｃｔ＋φ（ｔ）） を得る。
【００３７】この場合、変調指数βが大きくなると標本
化周期τの位相変化分φ（τ）の変化量が大きくなり、
複素包絡線の軌跡をベクトル円で見るとベクトル軌跡が
ベクトル円の内部に大きく入りこんでしまう。この状態
を図４（ａ）のベクトル円（図４の点４１→４２→４３
への変化）に示している。尚、この図４では、Ｎ＝４と
して、位相変化をτ／４としている。
化周期τの位相変化分φ（τ）の変化量が大きくなり、
複素包絡線の軌跡をベクトル円で見るとベクトル軌跡が
ベクトル円の内部に大きく入りこんでしまう。この状態
を図４（ａ）のベクトル円（図４の点４１→４２→４３
への変化）に示している。尚、この図４では、Ｎ＝４と
して、位相変化をτ／４としている。
【００３８】そこで、上述のベクトル軌跡がベクトル円
の内部に大きく入りこんでいる状態を改善するため本第
１の実施の形態では、割り算回路２０で標本化周期τで
の位相変化分φ（τ）をφ（τ）／Ｎ（尚、Ｎ＝４）に
し、積算回路８Ａのデータ保持回路８−３においてφ
（τ）／Ｎを保持し、Σφ（τｔ）の値を保持する積算
回路８の遅延回路８−２の位相成分と、データ保持回路
８−３の標本化周期τ毎の位相変化量を１／Ｎした位相
変化分φ（τ）／Ｎとを加算器８−１で加算し、τ／Ｎ
周期の位相成分（Σφ（τｔ−１）＋φ（τ）／Ｎを求
める。
の内部に大きく入りこんでいる状態を改善するため本第
１の実施の形態では、割り算回路２０で標本化周期τで
の位相変化分φ（τ）をφ（τ）／Ｎ（尚、Ｎ＝４）に
し、積算回路８Ａのデータ保持回路８−３においてφ
（τ）／Ｎを保持し、Σφ（τｔ）の値を保持する積算
回路８の遅延回路８−２の位相成分と、データ保持回路
８−３の標本化周期τ毎の位相変化量を１／Ｎした位相
変化分φ（τ）／Ｎとを加算器８−１で加算し、τ／Ｎ
周期の位相成分（Σφ（τｔ−１）＋φ（τ）／Ｎを求
める。
【００３９】積算器８で求めたτｔ＋τ／Ｎ周期の位相
成分デジタルデータは複素包絡線生成回路９に入力さ
れ、τ／Ｎ周期の位相成分のデジタルデータに対応する
余弦信号と、正弦信号とを生成する。複素包絡線生成回
路９で得られた余弦信号はτ／Ｎ周期で動作するＤ／Ａ
変換器１０Ａ−１と、正弦信号はＤ／Ａ変換器１０Ａ−
２とによってアナログ信号に変換され、直交形変調回路
１１に入力される。同様にτ／Ｎ周期で動作する積算回
路８ＡからＤ／Ａ変換器１０Ａ−１、１０Ａ−２の動作
をＮ回繰り返すことによって、標本化周期τの位相成分
（φ（τ）＝φ（τ）／Ｎ×Ｎ）が得られる。
成分デジタルデータは複素包絡線生成回路９に入力さ
れ、τ／Ｎ周期の位相成分のデジタルデータに対応する
余弦信号と、正弦信号とを生成する。複素包絡線生成回
路９で得られた余弦信号はτ／Ｎ周期で動作するＤ／Ａ
変換器１０Ａ−１と、正弦信号はＤ／Ａ変換器１０Ａ−
２とによってアナログ信号に変換され、直交形変調回路
１１に入力される。同様にτ／Ｎ周期で動作する積算回
路８ＡからＤ／Ａ変換器１０Ａ−１、１０Ａ−２の動作
をＮ回繰り返すことによって、標本化周期τの位相成分
（φ（τ）＝φ（τ）／Ｎ×Ｎ）が得られる。
【００４０】図４（ｂ）では、Ｄ／Ａ変換器１０Ａ−
１、１０Ａ−２のＤ／Ａ変換出力信号の波形を表してお
り、標本化周期τでの変化は、点４１→４２→４３で表
しており、本第１実施例での標本化周期τ／４位相での
変化は、４１→４１ａ→４１ｂ→４１ｃ→４２…などで
表している。従って、標本化周期τ／４で位相成分を生
成することで、精度良く滑らかな余弦信号と正弦信号と
を生成することができるのである。
１、１０Ａ−２のＤ／Ａ変換出力信号の波形を表してお
り、標本化周期τでの変化は、点４１→４２→４３で表
しており、本第１実施例での標本化周期τ／４位相での
変化は、４１→４１ａ→４１ｂ→４１ｃ→４２…などで
表している。従って、標本化周期τ／４で位相成分を生
成することで、精度良く滑らかな余弦信号と正弦信号と
を生成することができるのである。
【００４１】また、デジタル入力端子１３に与えられた
デジタル信号は、波形整形回路１４でガウシャンフィル
タなどで波形整形されて、データ切替回路７に与えら
れ、ここから割算回路２０に与えられる。割算回路２０
では、上述と同様にして、割算回路２０によってデジタ
ルデータを１／Ｎにして積算回路８Ａに入力される。積
算回路８Ａでは割算回路２０からのデータをデータ保持
回路８−３で保持し、積算回路８Ａの加算器８−１の値
を保持する遅延回路８−２の位相成分と、データ保持回
路８−３の標本化周期τ毎の位相変化量を１／Ｎした位
相変化分を加算器８−１で加算し、τ／Ｎ周期の位相成
分を求める。
デジタル信号は、波形整形回路１４でガウシャンフィル
タなどで波形整形されて、データ切替回路７に与えら
れ、ここから割算回路２０に与えられる。割算回路２０
では、上述と同様にして、割算回路２０によってデジタ
ルデータを１／Ｎにして積算回路８Ａに入力される。積
算回路８Ａでは割算回路２０からのデータをデータ保持
回路８−３で保持し、積算回路８Ａの加算器８−１の値
を保持する遅延回路８−２の位相成分と、データ保持回
路８−３の標本化周期τ毎の位相変化量を１／Ｎした位
相変化分を加算器８−１で加算し、τ／Ｎ周期の位相成
分を求める。
【００４２】積算器８Ａで求めたτ／Ｎ周期の位相成分
デジタルデータは複素包絡線生成回路９に入力されτ／
Ｎ周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路９で得ら
れた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１０
−１、正弦信号はＤ／Ａ変換器１０−２によりアナログ
信号に変換され直交形変調回路１１に入力される。
デジタルデータは複素包絡線生成回路９に入力されτ／
Ｎ周期の位相成分のデジタルデータに対応する余弦信
号、正弦信号を生成する。複素包絡線生成回路９で得ら
れた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１０
−１、正弦信号はＤ／Ａ変換器１０−２によりアナログ
信号に変換され直交形変調回路１１に入力される。
【００４３】同様にτ／Ｎ周期で動作する積算回路８Ａ
からＤ／Ａ変換器１０−１、１０−２の動作をＮ回繰り
返すことにより、標本化周期τの位相成分の複素包絡線
が得られる。直交変調回路１１では搬送波が搬送波発振
器１２より入力され、この搬送波と余弦信号を乗算する
乗算器１１−１と、搬送波を位相器１１−４で９０度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器１１−２とを有し両乗算器１１−１、１１−２
で得られた出力を加算する加算器１１−３にて加算し、
瞬時位相を持つＦＭ変調波が出力端子４より出力するの
である。
からＤ／Ａ変換器１０−１、１０−２の動作をＮ回繰り
返すことにより、標本化周期τの位相成分の複素包絡線
が得られる。直交変調回路１１では搬送波が搬送波発振
器１２より入力され、この搬送波と余弦信号を乗算する
乗算器１１−１と、搬送波を位相器１１−４で９０度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器１１−２とを有し両乗算器１１−１、１１−２
で得られた出力を加算する加算器１１−３にて加算し、
瞬時位相を持つＦＭ変調波が出力端子４より出力するの
である。
【００４４】通常、上述した直交形のＦＭ変調回路のＡ
／Ｄ変換器５からＤ／Ａ変換器１０Ａ−１、１０Ａ−２
までの処理はデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）によってデジタル信号処理し、余弦信号と、正弦信
号とを求めているが、割算回路２０以降の処理をロジッ
ク回路に置き換えて処理することによって、更に、デジ
タル・シグナル・プロセッサ（ＤＳＰ）の処理の中で、
標本化周期τのＮ倍で行う処理部分が低減されるのであ
る。
／Ｄ変換器５からＤ／Ａ変換器１０Ａ−１、１０Ａ−２
までの処理はデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）によってデジタル信号処理し、余弦信号と、正弦信
号とを求めているが、割算回路２０以降の処理をロジッ
ク回路に置き換えて処理することによって、更に、デジ
タル・シグナル・プロセッサ（ＤＳＰ）の処理の中で、
標本化周期τのＮ倍で行う処理部分が低減されるのであ
る。
【００４５】（本発明の第１の実施の形態の効果）：
以上の本発明の第１の実施の形態によれば、安定度が
高く変調精度に優れた直交形ＦＭ変調信号が、入力アナ
ログ音声信号の標本化周期を必要以上に上げることなく
得ることができ、デジタル・シグナル・プロセッサの処
理量の低減が可能である。またロジック回路部分は容易
にＩＣ化可能であり、小型化・低消費電力化が要求され
る移動用無線機等に使用することにより装置の小型化・
低消費電力化に貢献できる。例えば、ＡＭＰＳ（Ａｄｖ
ａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ）方式などの携帯電話機などに適用した場合に好適で
ある。
以上の本発明の第１の実施の形態によれば、安定度が
高く変調精度に優れた直交形ＦＭ変調信号が、入力アナ
ログ音声信号の標本化周期を必要以上に上げることなく
得ることができ、デジタル・シグナル・プロセッサの処
理量の低減が可能である。またロジック回路部分は容易
にＩＣ化可能であり、小型化・低消費電力化が要求され
る移動用無線機等に使用することにより装置の小型化・
低消費電力化に貢献できる。例えば、ＡＭＰＳ（Ａｄｖ
ａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ）方式などの携帯電話機などに適用した場合に好適で
ある。
【００４６】即ち、デジタル入力端子１３には１０ＫＨ
ｚ程度のワイドバンドデータ（ＦＡＣＣＨ、ＳＡＣＣＨ
など）を印加し、アナログ入力端子１には音声信号を取
り込んでＦＭ変調することができるのである。
ｚ程度のワイドバンドデータ（ＦＡＣＣＨ、ＳＡＣＣＨ
など）を印加し、アナログ入力端子１には音声信号を取
り込んでＦＭ変調することができるのである。
【００４７】また、割算回路２０における分割数Ｎは、
デジタルＦＭ変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Ｎを多く
すると、図４（ａ）のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Ｎを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
デジタルＦＭ変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Ｎを多く
すると、図４（ａ）のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Ｎを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
【００４８】『第２の実施の形態』：本第２の実施の形
態においては、直交形のＦＭ変調回路を次のように構成
する。即ち、本第２の実施の形態のＦＭ直交変調器は、
ＦＭ変調信号を標本化周期毎にデジタル値に変換するＡ
／Ｄ変換器と、Ａ／Ｄ変換器で求めたデジタル値を波形
処理する波形処理回路と、変調信号の標本化周期毎の位
相変化成分を１／Ｎに分割する分割回路と、デジタル信
号をＦＳＫ変調するためのデータレート毎の“０”、
“１”を判定する回路と、データの“０”、“１”によ
って指定される周波数偏移に対応する位相成分をデジタ
ルデータの標本化周期の１／Ｎに分割し出力する回路
と、前記アナログ信号の１／Ｎした位相成分とデジタル
信号の１／Ｎした位相成分とを切り替えるデータ切替器
と、１／Ｎに分割した位相成分を標本化周期の１／Ｎ周
期毎に積算する回路と、積算した位相成分を標本化周期
の１／Ｎ周期毎に余弦信号と正弦信号とを求める回路
と、サンプル周期の１／Ｎ毎にアナログ値に変換するＤ
／Ａ変換器とを具備するものである。
態においては、直交形のＦＭ変調回路を次のように構成
する。即ち、本第２の実施の形態のＦＭ直交変調器は、
ＦＭ変調信号を標本化周期毎にデジタル値に変換するＡ
／Ｄ変換器と、Ａ／Ｄ変換器で求めたデジタル値を波形
処理する波形処理回路と、変調信号の標本化周期毎の位
相変化成分を１／Ｎに分割する分割回路と、デジタル信
号をＦＳＫ変調するためのデータレート毎の“０”、
“１”を判定する回路と、データの“０”、“１”によ
って指定される周波数偏移に対応する位相成分をデジタ
ルデータの標本化周期の１／Ｎに分割し出力する回路
と、前記アナログ信号の１／Ｎした位相成分とデジタル
信号の１／Ｎした位相成分とを切り替えるデータ切替器
と、１／Ｎに分割した位相成分を標本化周期の１／Ｎ周
期毎に積算する回路と、積算した位相成分を標本化周期
の１／Ｎ周期毎に余弦信号と正弦信号とを求める回路
と、サンプル周期の１／Ｎ毎にアナログ値に変換するＤ
／Ａ変換器とを具備するものである。
【００４９】つまり、本第２の実施の形態の構成は、入
力アナログ信号をＡ／Ｄ変換器で標本化し、標本化周期
毎に求めたＦＭ変調波の複素包絡線の位相成分を１／Ｎ
に分割し、分割した１／Ｎの位相成分をＮ倍の標本化周
期で動作する積算器に加算し、積算器出力から得られた
位相分をＮ倍の標本化周期で動作するＤ／Ａ変換器から
出力させ、さらに求めた積算器出力と１／Ｎした位相分
を再度積算し同様にＤ／Ａ変換器から出力する。
力アナログ信号をＡ／Ｄ変換器で標本化し、標本化周期
毎に求めたＦＭ変調波の複素包絡線の位相成分を１／Ｎ
に分割し、分割した１／Ｎの位相成分をＮ倍の標本化周
期で動作する積算器に加算し、積算器出力から得られた
位相分をＮ倍の標本化周期で動作するＤ／Ａ変換器から
出力させ、さらに求めた積算器出力と１／Ｎした位相分
を再度積算し同様にＤ／Ａ変換器から出力する。
【００５０】同様に、入力デジタル信号をＦＳＫ変調す
るために、データレート毎の“０”、“１”に対応する
周波数偏移の位相変化分を１／Ｎ分割し、アナログ信号
と同様に分割した１／Ｎの位相分をＮ倍の標本化周期で
動作する積算器に加算し、積算器出力から得られた位相
分をＮ倍の標本化周期で動作するＤ／Ａ変換器から出力
させ、更に求めた積算器出力と１／Ｎした位相分を再度
積算し同様にＤ／Ａ変換器より出力する。これをＮ回繰
り返すことによって、見かけ上の標本化周波数を上げ、
標本化に対する雑音の低減を図ることを特徴としてい
る。
るために、データレート毎の“０”、“１”に対応する
周波数偏移の位相変化分を１／Ｎ分割し、アナログ信号
と同様に分割した１／Ｎの位相分をＮ倍の標本化周期で
動作する積算器に加算し、積算器出力から得られた位相
分をＮ倍の標本化周期で動作するＤ／Ａ変換器から出力
させ、更に求めた積算器出力と１／Ｎした位相分を再度
積算し同様にＤ／Ａ変換器より出力する。これをＮ回繰
り返すことによって、見かけ上の標本化周波数を上げ、
標本化に対する雑音の低減を図ることを特徴としてい
る。
【００５１】このような構成によって、従来の直交形の
ＦＭ変調回路では、Ａ／Ｄ変換器の標本化周期を低く抑
え、Ｄ／Ａ変換器の標本化周期を上げるための方法とし
て、Ａ／Ｄ変換器で得たディジタルデータをインタポレ
ーションを行って標本化周期を上げる方法があるが、こ
の方法はインタポレーションによって生ずる折り返し周
波数成分をロウパスフィルタＬＰＦによって取り除く必
要があり標本化周期毎のデジタル処理量が増加するが、
本発明は標本化周期毎の位相変化量を１／Ｎにし、簡単
な積算器で積算した結果でＦＭ変調波の複素包絡線の位
相を求めているのでデジタル処理量の増加を必要最低限
に抑えることが可能となる。
ＦＭ変調回路では、Ａ／Ｄ変換器の標本化周期を低く抑
え、Ｄ／Ａ変換器の標本化周期を上げるための方法とし
て、Ａ／Ｄ変換器で得たディジタルデータをインタポレ
ーションを行って標本化周期を上げる方法があるが、こ
の方法はインタポレーションによって生ずる折り返し周
波数成分をロウパスフィルタＬＰＦによって取り除く必
要があり標本化周期毎のデジタル処理量が増加するが、
本発明は標本化周期毎の位相変化量を１／Ｎにし、簡単
な積算器で積算した結果でＦＭ変調波の複素包絡線の位
相を求めているのでデジタル処理量の増加を必要最低限
に抑えることが可能となる。
【００５２】更に、デジタル信号をＦＳＫ変調する際に
データレート毎の“０”、“１”に対応する周波数偏移
の位相変化分の１／Ｎ分割を固定値として持つことによ
って、デジタル信号の波形生成回路が簡略化され、デジ
タル信号をＦＳＫ変調する際に、１／Ｎの位相分をＮ倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をＮ倍の標本化周期で動作するＤ／Ａ
変換器から出力させ、更に求めた積算器出力と１／Ｎし
た位相分を再度積算し、同様にＤ／Ａ変換器より出力す
る部分を論理回路で構成することにより、アナログ信号
をデジタル信号処理するが、必要最低限の標本化周期で
対処することができる。
データレート毎の“０”、“１”に対応する周波数偏移
の位相変化分の１／Ｎ分割を固定値として持つことによ
って、デジタル信号の波形生成回路が簡略化され、デジ
タル信号をＦＳＫ変調する際に、１／Ｎの位相分をＮ倍
の標本化周期で動作する積算器に加算し、積算器出力か
ら得られた位相分をＮ倍の標本化周期で動作するＤ／Ａ
変換器から出力させ、更に求めた積算器出力と１／Ｎし
た位相分を再度積算し、同様にＤ／Ａ変換器より出力す
る部分を論理回路で構成することにより、アナログ信号
をデジタル信号処理するが、必要最低限の標本化周期で
対処することができる。
【００５３】且つ、『デジタル信号をＦＳＫ変調する際
には１／Ｎ周期で動作する論理回路部分にＦＳＫの位相
変化分を入力することにより簡単にＦＳＫ変調信号を得
ることができる』。
には１／Ｎ周期で動作する論理回路部分にＦＳＫの位相
変化分を入力することにより簡単にＦＳＫ変調信号を得
ることができる』。
【００５４】図５は、本第２の実施の形態の直交形のＦ
Ｍ変調回路の機能構成図である。この図５において、直
交形のＦＭ変調回路は、Ａ／Ｄ変換器５と、デジタル波
形処理回路６と、割算回路２０と、データ切替回路７
と、積算回路８Ａと、複素包絡線生成回路９と、Ｄ／Ａ
変換器１０Ａ−１、１０Ａ−２と、直交形変調回路１１
と、搬送波発振器１２と、［１］−［０］ビット判定回
路１５と、位相量設定回路１６とから構成されている。
Ｍ変調回路の機能構成図である。この図５において、直
交形のＦＭ変調回路は、Ａ／Ｄ変換器５と、デジタル波
形処理回路６と、割算回路２０と、データ切替回路７
と、積算回路８Ａと、複素包絡線生成回路９と、Ｄ／Ａ
変換器１０Ａ−１、１０Ａ−２と、直交形変調回路１１
と、搬送波発振器１２と、［１］−［０］ビット判定回
路１５と、位相量設定回路１６とから構成されている。
【００５５】この第２の実施の形態の構成において、特
徴的なことは、デジタル入力端子１３から入力されるデ
ジタル信号の処理を行うための、［１］−［０］ビット
判定回路１５と、位相量設定回路１６とを備えているこ
とである。
徴的なことは、デジタル入力端子１３から入力されるデ
ジタル信号の処理を行うための、［１］−［０］ビット
判定回路１５と、位相量設定回路１６とを備えているこ
とである。
【００５６】更に、図５において、Ａ／Ｄ変換器５、デ
ジタル波形処理回路６、割算回路２０、データ切替回路
７とは、標本化周期τで処理を行い、積算回路８Ａ、複
素包絡線生成回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ
−２とは、標本化周期τ×Ｎで処理が行われる。
ジタル波形処理回路６、割算回路２０、データ切替回路
７とは、標本化周期τで処理を行い、積算回路８Ａ、複
素包絡線生成回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ
−２とは、標本化周期τ×Ｎで処理が行われる。
【００５７】［１］−［０］ビット判定回路１５は、デ
ジタル入力端子１３に印加された２値のデジタル信号に
対してデータレート毎の“１”、“０”の判定を行い、
判定した結果を位相量設定回路１６に与える。即ち、図
６に示すように、［１］−［０］ビット判定回路１５
は、内部にアドレスレコーダ１５−１を備えていて、入
力デジタル信号がハイレベルの場合は、１を表すポイン
タを出力し、入力デジタル信号がロウレベルの場合は、
０を表すポインタを出力して位相量設定回路１６に与え
る。
ジタル入力端子１３に印加された２値のデジタル信号に
対してデータレート毎の“１”、“０”の判定を行い、
判定した結果を位相量設定回路１６に与える。即ち、図
６に示すように、［１］−［０］ビット判定回路１５
は、内部にアドレスレコーダ１５−１を備えていて、入
力デジタル信号がハイレベルの場合は、１を表すポイン
タを出力し、入力デジタル信号がロウレベルの場合は、
０を表すポインタを出力して位相量設定回路１６に与え
る。
【００５８】位相量設定回路１６は、ビット判定結果
“１”、“０”に対応する位相変化量（例えば、Ｎ＝４
のとき、±τ／４）を設定しておき、ビット判定の
“１”、“０”に応じて位相量をデータ切替回路７へ与
える。即ち、図６に示すように、位相量設定回路１６
は、１、０に応じてＦＳＫ変調のための位相情報を設定
しておくものであり、例えば、１の場合は＋τ／４位相
を表す位相変化量信号を出力し、０の場合は−τ／４位
相を表す位相変化量信号を出力して、データ切替回路７
へ与える。
“１”、“０”に対応する位相変化量（例えば、Ｎ＝４
のとき、±τ／４）を設定しておき、ビット判定の
“１”、“０”に応じて位相量をデータ切替回路７へ与
える。即ち、図６に示すように、位相量設定回路１６
は、１、０に応じてＦＳＫ変調のための位相情報を設定
しておくものであり、例えば、１の場合は＋τ／４位相
を表す位相変化量信号を出力し、０の場合は−τ／４位
相を表す位相変化量信号を出力して、データ切替回路７
へ与える。
【００５９】（第２の実施の形態の回路動作）： 次
に図５のデジタルＦＭ変調回路の動作を説明する。先
ず、アナログ入力端子１に印加されたアナログ信号は、
Ａ／Ｄ変換器５によって、標本化周期τ毎にデジタルデ
ータに変換され、デジタル波形処理回路６に入力され
る。デジタル波形処理回路６では、入力されたデジタル
データを波形処理を行う。波形処理として帯域制限、圧
伸、微分操作、振幅制限等を行う。
に図５のデジタルＦＭ変調回路の動作を説明する。先
ず、アナログ入力端子１に印加されたアナログ信号は、
Ａ／Ｄ変換器５によって、標本化周期τ毎にデジタルデ
ータに変換され、デジタル波形処理回路６に入力され
る。デジタル波形処理回路６では、入力されたデジタル
データを波形処理を行う。波形処理として帯域制限、圧
伸、微分操作、振幅制限等を行う。
【００６０】デジタル波形処理回路６で処理されたデジ
タルデータは割り算回路２０によってデジタルデータを
１／Ｎにして、データ切替回路７を通じて積算回路８Ａ
に入力される。積算回路８Ａでは割算回路２０からのデ
ータをデータ保持回路８−３で保持し、積算回路８Ａの
加算器８−１の値を保持する遅延回路８−２の位相成分
と、データ保持回路８−３の標本化周期τ毎の位相変化
量を１／Ｎした位相変化分を加算器８−１で加算し、τ
／Ｎ周期の位相成分を求める。
タルデータは割り算回路２０によってデジタルデータを
１／Ｎにして、データ切替回路７を通じて積算回路８Ａ
に入力される。積算回路８Ａでは割算回路２０からのデ
ータをデータ保持回路８−３で保持し、積算回路８Ａの
加算器８−１の値を保持する遅延回路８−２の位相成分
と、データ保持回路８−３の標本化周期τ毎の位相変化
量を１／Ｎした位相変化分を加算器８−１で加算し、τ
／Ｎ周期の位相成分を求める。
【００６１】積算器８ａで求めたτ／Ｎ周期の位相成分
ディジタルデータは複素包絡線生成回路９に入力されτ
／Ｎ周期の位相成分のディジタルデータに対応する余弦
信号、正弦信号を生成する。複素包絡線生成回路９で得
られた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１
０−１、正弦信号はＤ／Ａ変換器１０Ａ−２によりアナ
ログ信号に変換され直交変調回路１１に入力される。同
様にτ／Ｎ周期で動作する積算回路８ＡからＤ／Ａ変換
器１０Ａ−１、１０Ａ−２の動作をＮ回繰り返す事によ
り、標本化周期τの位相成分の複素包絡線が得られる。
ディジタルデータは複素包絡線生成回路９に入力されτ
／Ｎ周期の位相成分のディジタルデータに対応する余弦
信号、正弦信号を生成する。複素包絡線生成回路９で得
られた余弦信号はτ／Ｎ周期で動作するＤ／Ａ変換器１
０−１、正弦信号はＤ／Ａ変換器１０Ａ−２によりアナ
ログ信号に変換され直交変調回路１１に入力される。同
様にτ／Ｎ周期で動作する積算回路８ＡからＤ／Ａ変換
器１０Ａ−１、１０Ａ−２の動作をＮ回繰り返す事によ
り、標本化周期τの位相成分の複素包絡線が得られる。
【００６２】直交形変調回路１１では搬送波が搬送波発
振器１２より入力され、この搬送波と余弦信号を乗算す
る乗算器１１−１と搬送波を位相器１１−４で９０度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器１１−２を有し両乗算器１１−１、１１−２で
得られた出力を加算する加算器１１−３にて加算し瞬時
位相を持つＦＭ変調波を出力端子４から出力するのであ
る。
振器１２より入力され、この搬送波と余弦信号を乗算す
る乗算器１１−１と搬送波を位相器１１−４で９０度位
相をシフトして得られた直交搬送波と正弦信号を乗算す
る乗算器１１−２を有し両乗算器１１−１、１１−２で
得られた出力を加算する加算器１１−３にて加算し瞬時
位相を持つＦＭ変調波を出力端子４から出力するのであ
る。
【００６３】デジタル信号の入力の場合、デジタル信号
入力端子１３より入力したデジタルデータは［１］−
［０］ビット判定回路１５において、データレート毎の
“１”、“０”の判定を行い、判定した結果を位相量設
定回路１６におくり、位相量設定回路１６では“１”、
“０”に対応する位相変化量（例えば、Ｎ＝４のとき、
±τ／４）を設定しておき、ビット判定の“１”、
“０”に応じて位相量をデータ切替回路７を通して積算
回路８のデータ保持回路８−３に与える。
入力端子１３より入力したデジタルデータは［１］−
［０］ビット判定回路１５において、データレート毎の
“１”、“０”の判定を行い、判定した結果を位相量設
定回路１６におくり、位相量設定回路１６では“１”、
“０”に対応する位相変化量（例えば、Ｎ＝４のとき、
±τ／４）を設定しておき、ビット判定の“１”、
“０”に応じて位相量をデータ切替回路７を通して積算
回路８のデータ保持回路８−３に与える。
【００６４】このとき、積算回路８Ａ、複素包絡線生成
回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２の動作を
データレートの周期の１／Ｎで動作させるときは、
“０”、“１”に対応する周波数偏移の位相変化分を１
／Ｎ分割し、アナログ信号と同様に分割した１／Ｎの位
相分をＮ倍の標本化周期で動作している積算回路８で加
算し、積算回路８で得られた位相分をＮ倍の標本化周期
で動作する複素包絡線生成回路９に入力し余弦信号、正
弦信号をそれぞれＤ／Ａ変換器１０Ａ−１、１０Ａ−２
から出力する。これをＮ回繰り返すことによって見かけ
上の標本化周波数を上げ標本化に対する雑音の低減をは
かることを特徴としている。
回路９、Ｄ／Ａ変換器１０Ａ−１、１０Ａ−２の動作を
データレートの周期の１／Ｎで動作させるときは、
“０”、“１”に対応する周波数偏移の位相変化分を１
／Ｎ分割し、アナログ信号と同様に分割した１／Ｎの位
相分をＮ倍の標本化周期で動作している積算回路８で加
算し、積算回路８で得られた位相分をＮ倍の標本化周期
で動作する複素包絡線生成回路９に入力し余弦信号、正
弦信号をそれぞれＤ／Ａ変換器１０Ａ−１、１０Ａ−２
から出力する。これをＮ回繰り返すことによって見かけ
上の標本化周波数を上げ標本化に対する雑音の低減をは
かることを特徴としている。
【００６５】尚、本第２の実施の形態においても、図４
（ａ）、（ｂ）に示すような位相変化を行わせて、位相
歪みを軽減することができるようになるのである。
（ａ）、（ｂ）に示すような位相変化を行わせて、位相
歪みを軽減することができるようになるのである。
【００６６】また、デジタル信号をＦＳＫ変調する場合
において、アナログ音声のデジタル波形処理回路６、割
り算回路２０は動作する必要がない場合には、ＤＳＰに
よる信号処理を停止し、ディジタル信号入力側の［１］
−［０］ビット判定回路１５、位相量設定回路１６をロ
ジック回路に置き換えることによってＦＳＫ変調回路は
すべてロジック回路によって容易に実現することができ
るのである。
において、アナログ音声のデジタル波形処理回路６、割
り算回路２０は動作する必要がない場合には、ＤＳＰに
よる信号処理を停止し、ディジタル信号入力側の［１］
−［０］ビット判定回路１５、位相量設定回路１６をロ
ジック回路に置き換えることによってＦＳＫ変調回路は
すべてロジック回路によって容易に実現することができ
るのである。
【００６７】図６は、［１］−［０］ビット判定回路１
５、位相量設定回路１６をロジック回路で構成したもの
で、デジタル信号入力端子１３より入力したディジタル
データは［１］−［０］ビット判定回路１５のアドレス
レコーダ１５−１でデータレート毎に“０”、“１”を
判定し、位相量設定回路１６のＲＯＭデータ１６−１、
１６−２をセレクトする。
５、位相量設定回路１６をロジック回路で構成したもの
で、デジタル信号入力端子１３より入力したディジタル
データは［１］−［０］ビット判定回路１５のアドレス
レコーダ１５−１でデータレート毎に“０”、“１”を
判定し、位相量設定回路１６のＲＯＭデータ１６−１、
１６−２をセレクトする。
【００６８】位相量設定回路１６ではアドレスレコーダ
１５−１より選択されたＲＯＭデータ１６−１又は１６
−２をセレクトし、データ切替器７を通して積算回路８
Ａのデータ保持回路８−３にデータレート毎に書き込ま
れる。この時、積算回路８ＡからＤ／Ａ変換器１０Ａ−
１、１０Ａ−２の動作がデータレート周期の１／Ｎの周
期で動作する場合には、位相量設定回路１６からのＲＯ
Ｍデータは１／Ｎの位相量にし、積算回路８Ａのデータ
保持回路８−３に設定する。その後の動作は前述したよ
うに積算回路８Ａで積算され、積算回路８Ａから得られ
た位相分をＮ倍の標本化周期で動作する複素包絡線生成
回路９に入力し、余弦信号、正弦信号をそれぞれＤ／Ａ
変換器１０Ａ−１、１０Ａ−２から出力するのである。
１５−１より選択されたＲＯＭデータ１６−１又は１６
−２をセレクトし、データ切替器７を通して積算回路８
Ａのデータ保持回路８−３にデータレート毎に書き込ま
れる。この時、積算回路８ＡからＤ／Ａ変換器１０Ａ−
１、１０Ａ−２の動作がデータレート周期の１／Ｎの周
期で動作する場合には、位相量設定回路１６からのＲＯ
Ｍデータは１／Ｎの位相量にし、積算回路８Ａのデータ
保持回路８−３に設定する。その後の動作は前述したよ
うに積算回路８Ａで積算され、積算回路８Ａから得られ
た位相分をＮ倍の標本化周期で動作する複素包絡線生成
回路９に入力し、余弦信号、正弦信号をそれぞれＤ／Ａ
変換器１０Ａ−１、１０Ａ−２から出力するのである。
【００６９】（第２の実施の形態の効果）： 以上の
本発明の第２の実施の形態によれば、安定度が高く変調
精度に優れた直交形ＦＭ変調信号を、入力アナログ音声
信号に対する標本化周期を必要以上に上げることなく得
ることができ、ディジタル・シグナル・プロセッサの処
理量の低減が可能である。また、入力デジタル信号もビ
ット判定回路１５と、位相量設定回路１６とを備えたこ
とで、従来に比べ簡単なハードウエア構成でＦＳＫ変調
信号を精度良く得ることができる。
本発明の第２の実施の形態によれば、安定度が高く変調
精度に優れた直交形ＦＭ変調信号を、入力アナログ音声
信号に対する標本化周期を必要以上に上げることなく得
ることができ、ディジタル・シグナル・プロセッサの処
理量の低減が可能である。また、入力デジタル信号もビ
ット判定回路１５と、位相量設定回路１６とを備えたこ
とで、従来に比べ簡単なハードウエア構成でＦＳＫ変調
信号を精度良く得ることができる。
【００７０】更に、ロジック回路部分は容易にＩＣ化可
能であり、小型化・低消費電力化が要求される移動用無
線機等に使用することにより装置の小型化・低消費電力
化に貢献できる。例えば、ＡＭＰＳ方式などの携帯電話
機などに適用した場合に好適である。
能であり、小型化・低消費電力化が要求される移動用無
線機等に使用することにより装置の小型化・低消費電力
化に貢献できる。例えば、ＡＭＰＳ方式などの携帯電話
機などに適用した場合に好適である。
【００７１】即ち、デジタル入力端子１３には１０ＫＨ
ｚ程度のワイドバンドデータ（ＦＡＣＣＨ、ＳＡＣＣＨ
など）を印加し、アナログ入力端子１には音声信号を取
り込んでＦＭ変調することができるのである。
ｚ程度のワイドバンドデータ（ＦＡＣＣＨ、ＳＡＣＣＨ
など）を印加し、アナログ入力端子１には音声信号を取
り込んでＦＭ変調することができるのである。
【００７２】また、割算回路２０における分割数Ｎは、
デジタルＦＭ変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Ｎを多く
すると、図４（ａ）のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Ｎを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
デジタルＦＭ変調回路に要求される要求される性能に応
じて最適に決定されるべきであるが、例えば、Ｎを多く
すると、図４（ａ）のベクトル図からも明らかなよう
に、ベクトル円にそった変化となり、位相変化が細かく
なり、位相変化不連続性が軽減されるが、処理量が大き
くなり、処理遅延も長くなる。一方、分割数Ｎを少なく
すると、ベクトル円をまたがるような変化となり、位相
変化が粗くなり、位相変化不連続性が大きくなるが、処
理量が少なくなり、処理遅延も軽減されるのである。
【００７３】（他の実施の形態）： （１）尚、以上
の実施の形態においては、直交形のＦＭ変調回路とし
て、ＦＳＫ変調も説明したが、他に具体的には、ＰＳＫ
変調回路や、ＭＳＫ変調回路、ＧＭＳＫ変調回路などに
も適用することができる。このような意味において、デ
ジタルＦＭ『系』変調回路として発明を構成している。
また、Ｐ（位相）Ｍ変調信号を生成する回路といっても
良い（同じである）。
の実施の形態においては、直交形のＦＭ変調回路とし
て、ＦＳＫ変調も説明したが、他に具体的には、ＰＳＫ
変調回路や、ＭＳＫ変調回路、ＧＭＳＫ変調回路などに
も適用することができる。このような意味において、デ
ジタルＦＭ『系』変調回路として発明を構成している。
また、Ｐ（位相）Ｍ変調信号を生成する回路といっても
良い（同じである）。
【００７４】（２）また、Ａ／Ｄ変換器は、線形変換だ
けでなく、非線形変換のものでも良い。
けでなく、非線形変換のものでも良い。
【００７５】
【発明の効果】以上述べた様に請求項１記載の発明は、
アナログ／デジタル変換処理手段で所定標本化周期τで
得たデジタル信号値を所定値Ｎ（Ｎは２以上の整数）で
除算して、得られた除算値を所定時間τ×Ｎだけデータ
保持出力する除算手段と、除算手段からのデータ保持出
力信号と、遅延器からの所定時間前の加算結果出力信号
とを加算器で上記所定標本化周期τのＮ倍の速度で加算
し、この加算結果出力信号を上記遅延器に与える積算手
段と、加算結果信号から余弦波信号と、正弦波信号とを
生成して、これらの信号をそれぞれ上記所定標本化周期
τのＮ倍の速度で、デジタル／アナログ変換して複素包
絡線信号を得る複素包絡線信号生成手段とを備えて、こ
の複素包絡線信号を上記直交形変調手段に与えてＦＭ系
の信号を得るものである。
アナログ／デジタル変換処理手段で所定標本化周期τで
得たデジタル信号値を所定値Ｎ（Ｎは２以上の整数）で
除算して、得られた除算値を所定時間τ×Ｎだけデータ
保持出力する除算手段と、除算手段からのデータ保持出
力信号と、遅延器からの所定時間前の加算結果出力信号
とを加算器で上記所定標本化周期τのＮ倍の速度で加算
し、この加算結果出力信号を上記遅延器に与える積算手
段と、加算結果信号から余弦波信号と、正弦波信号とを
生成して、これらの信号をそれぞれ上記所定標本化周期
τのＮ倍の速度で、デジタル／アナログ変換して複素包
絡線信号を得る複素包絡線信号生成手段とを備えて、こ
の複素包絡線信号を上記直交形変調手段に与えてＦＭ系
の信号を得るものである。
【００７６】このような構成を採ることで、入力音声の
Ａ／Ｄ変換器の標本化周期を必要以上に高くすることな
く、ＦＭ系変調波の標本化雑音を低減し、大きな変調度
を得るためのデジタルＦＭ系変調回路を実現することが
できる。
Ａ／Ｄ変換器の標本化周期を必要以上に高くすることな
く、ＦＭ系変調波の標本化雑音を低減し、大きな変調度
を得るためのデジタルＦＭ系変調回路を実現することが
できる。
【００７７】また、請求項２の発明は、デジタル信号の
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの１／Ｎ（Ｎは２以上の整数）で指定して位相変化量
指定信号を出力する位相変化量生成手段と、位相変化量
指定信号を所定時間τ×Ｎだけデータ保持出力したデー
タ保持出力信号と、遅延器からの所定時間前の加算結果
出力信号とを加算器で上記所定標本化周期τのＮ倍の速
度で加算し、この加算結果出力信号を上記遅延器に与え
る積算手段と、加算結果信号から余弦波信号と、正弦波
信号とを生成して、これらの信号をそれぞれ上記所定標
本化周期τのＮ倍の速度で、デジタル／アナログ変換し
て複素包絡線信号を得る複素包絡線信号生成手段とを備
えて、この複素包絡線信号を上記直交形変調手段に与え
てＦＳＫ系変調信号を得るものである。
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの１／Ｎ（Ｎは２以上の整数）で指定して位相変化量
指定信号を出力する位相変化量生成手段と、位相変化量
指定信号を所定時間τ×Ｎだけデータ保持出力したデー
タ保持出力信号と、遅延器からの所定時間前の加算結果
出力信号とを加算器で上記所定標本化周期τのＮ倍の速
度で加算し、この加算結果出力信号を上記遅延器に与え
る積算手段と、加算結果信号から余弦波信号と、正弦波
信号とを生成して、これらの信号をそれぞれ上記所定標
本化周期τのＮ倍の速度で、デジタル／アナログ変換し
て複素包絡線信号を得る複素包絡線信号生成手段とを備
えて、この複素包絡線信号を上記直交形変調手段に与え
てＦＳＫ系変調信号を得るものである。
【００７８】このような構成を採ることで、デジタル信
号から一定の周波数偏移のＦＳＫ系変調波を得る際にデ
ータの標本化周期を上げることなく安定なＦＳＫ系変調
信号を得るデジタルＦＭ系変調回路を実現することがで
きる。
号から一定の周波数偏移のＦＳＫ系変調波を得る際にデ
ータの標本化周期を上げることなく安定なＦＳＫ系変調
信号を得るデジタルＦＭ系変調回路を実現することがで
きる。
【図１】本発明の第１の実施の形態のデジタルＦＭ変調
回路の機能構成図である。
回路の機能構成図である。
【図２】従来例のＶＣＯを用いたＦＭ変調器の構成例の
図である。
図である。
【図３】従来例のアナログ・デジタル共用の直交形ＦＭ
変調器の構成例の図である。
変調器の構成例の図である。
【図４】第１の実施の形態のベクトル図（ａ）と、Ｄ／
Ａ変換出力波形図（ｂ）とである。
Ａ変換出力波形図（ｂ）とである。
【図５】本発明の第２の実施の形態のデジタルＦＭ変調
回路の機能構成図である。
回路の機能構成図である。
【図６】第２の実施の形態のデジタルＦＭ変調回路にお
ける［１］−［０］ビット判定回路と、位相量設定回路
の詳細構成図である。
ける［１］−［０］ビット判定回路と、位相量設定回路
の詳細構成図である。
１…アナログ信号入力端子、５…Ａ／Ｄ変換器、６…デ
ジタル波形処理回路、７…データ切替回路、８Ａ…積算
回路、８−１…加算器、８−２…遅延回路、８−３…デ
ータ保持回路、９…複素包絡線生成回路、１０Ａ…Ｄ／
Ａ変換器、１１…直交形変調回路、１２…搬送波発振
器、１５…［１］−［０］ビット判定回路、１６…位相
量設定回路、２０…割算回路。
ジタル波形処理回路、７…データ切替回路、８Ａ…積算
回路、８−１…加算器、８−２…遅延回路、８−３…デ
ータ保持回路、９…複素包絡線生成回路、１０Ａ…Ｄ／
Ａ変換器、１１…直交形変調回路、１２…搬送波発振
器、１５…［１］−［０］ビット判定回路、１６…位相
量設定回路、２０…割算回路。
Claims (3)
- 【請求項１】 入力アナログ信号をデジタル信号に変換
して波形処理を所定標本化周期τで行うアナログ／デジ
タル変換処理手段と、直交形変調手段とを備えたデジタ
ルＦＭ系変調回路において、 上記アナログ／デジタル変換処理手段で所定標本化周期
τで得たデジタル信号値を所定値Ｎ（Ｎは２以上の整
数）で除算して、得られた除算値を所定時間τ×Ｎだけ
データ保持出力する除算手段と、 上記除算手段からのデータ保持出力信号と、遅延器から
の所定時間前の加算結果出力信号とを加算器で上記所定
標本化周期τのＮ倍の速度で加算し、この加算結果出力
信号を上記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のＮ倍の速度で、デジタル／アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えてＦＭ
系の信号を得ることを特徴とするデジタルＦＭ系変調回
路。 - 【請求項２】 入力デジタル信号を処理し、直交形変調
手段で直交形変調してＦＳＫ系変調信号を得るデジタル
ＦＭ系変調回路において、 上記入力デジタル信号の論理レベルを判定し、この論理
レベルに応じて、予め定めた周波数偏移に対応した位相
変化量を所定標本化周期τの１／Ｎ（Ｎは２以上の整
数）で指定して位相変化量指定信号を出力する位相変化
量生成手段と、 上記位相変化量指定信号を所定時間τ×Ｎだけデータ保
持出力したデータ保持出力信号と、遅延器からの所定時
間前の加算結果出力信号とを加算器で上記所定標本化周
期τのＮ倍の速度で加算し、この加算結果出力信号を上
記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のＮ倍の速度で、デジタル／アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えてＦＳ
Ｋ系変調信号を得ることを特徴とするデジタルＦＭ系変
調回路。 - 【請求項３】 入力アナログ信号をデジタル信号に変換
して波形処理を所定標本化周期τで行うアナログ／デジ
タル変換処理手段と、入力デジタル信号を処理する入力
デジタル信号処理手段と、直交形変調手段とを備えて、
ＦＭ系変調信号を得るデジタルＦＭ系変調回路におい
て、 上記アナログ／デジタル変換処理手段で所定標本化周期
τで得たデジタル信号値を所定値Ｎ（Ｎは２以上の整
数）で除算して、得られた除算値信号を出力する除算手
段を備え、 上記入力デジタル信号処理手段は、上記デジタル信号の
論理レベルを判定し、この論理レベルに応じて、予め定
めた周波数偏移に対応した位相変化量を所定標本化周期
τの１／Ｎ（Ｎは２以上の整数）で指定して位相変化量
指定信号を出力する位相変化量生成手段を備え、 上記除算手段からの除算値信号と、上記位相変化量指定
信号とのいずれかを選択し、選択した信号を所定時間τ
×Ｎだけデータ保持し、このデータ保持信号と、遅延器
からの所定時間前の加算結果出力信号とを加算器で上記
所定標本化周期τのＮ倍の速度で加算し、この加算結果
出力信号を上記遅延器に与える積算手段と、 上記加算結果信号から余弦波信号と、正弦波信号とを生
成して、これらの信号をそれぞれ上記所定標本化周期τ
のＮ倍の速度で、デジタル／アナログ変換して複素包絡
線信号を得る複素包絡線信号生成手段とを備えて、 この複素包絡線信号を上記直交形変調手段に与えて、Ｆ
Ｍ系の信号を得ることを特徴とするデジタルＦＭ系変調
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305444A JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルｆｍ系変調回路 |
| US08/755,016 US5751198A (en) | 1995-11-24 | 1996-11-22 | Angular modulator with a phase variation divided and integrated |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305444A JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルｆｍ系変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09149086A true JPH09149086A (ja) | 1997-06-06 |
Family
ID=17945220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7305444A Pending JPH09149086A (ja) | 1995-11-24 | 1995-11-24 | デジタルｆｍ系変調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5751198A (ja) |
| JP (1) | JPH09149086A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110268A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | Ｆｍ変調装置及びその方法並びにそれを用いた通信装置 |
| JP2007243950A (ja) * | 2006-03-09 | 2007-09-20 | Princeton Technology Corp | デジタル方式のガウス周波数偏移／周波数偏移変調回路及び関連方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905413A (en) * | 1996-11-22 | 1999-05-18 | Oki Electric Industry Co., Ltd. | Angular modulator with a phase variation divided and integrated |
| US6178316B1 (en) * | 1997-04-29 | 2001-01-23 | Meta-C Corporation | Radio frequency modulation employing a periodic transformation system |
| KR100539929B1 (ko) * | 2001-12-15 | 2005-12-28 | 삼성전자주식회사 | 디지털 주파수 변조기 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152359A (en) * | 1980-04-25 | 1981-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Orthogonal modulator for fm |
| US4562414A (en) * | 1983-12-27 | 1985-12-31 | Motorola, Inc. | Digital frequency modulation system and method |
| KR940005374B1 (ko) * | 1989-04-07 | 1994-06-17 | 샤프 가부시끼가이샤 | Fm 변조기 |
| US5224119A (en) * | 1991-10-17 | 1993-06-29 | Novatel Communications Ltd. | Vector FM modulator |
| US5412352A (en) * | 1994-04-18 | 1995-05-02 | Stanford Telecommunications, Inc. | Modulator having direct digital synthesis for broadband RF transmission |
-
1995
- 1995-11-24 JP JP7305444A patent/JPH09149086A/ja active Pending
-
1996
- 1996-11-22 US US08/755,016 patent/US5751198A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110268A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | Ｆｍ変調装置及びその方法並びにそれを用いた通信装置 |
| JP2007243950A (ja) * | 2006-03-09 | 2007-09-20 | Princeton Technology Corp | デジタル方式のガウス周波数偏移／周波数偏移変調回路及び関連方法 |
| US7933358B2 (en) | 2006-03-09 | 2011-04-26 | Princeton Technology Corporation | GFSK/FSK modulation circuit and related method implemented in a digital manner |
Also Published As
| Publication number | Publication date |
|---|---|
| US5751198A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
| Riley et al. | A simplified continuous phase modulator technique | |
| JP3410671B2 (ja) | デジタル・ベースバンド変調器 | |
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| KR20010040927A (ko) | 송신기 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| US5512865A (en) | Digital oversampled quadrature modulator | |
| US5905413A (en) | Angular modulator with a phase variation divided and integrated | |
| US5077757A (en) | System for synthesizing a modulated signal | |
| US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| US20050157816A1 (en) | Circuit and method for binary modulation | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| JP3984377B2 (ja) | ディジタル変調装置 | |
| JP2823716B2 (ja) | 並列ｍｓｋ変調システム | |
| JPH066394A (ja) | 符号化変調装置 | |
| KR940004196B1 (ko) | Gmsk디지틀 변조장치 및 방법 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JPH0758796A (ja) | 直交振幅変調器 |