JPH0477006A - Ab級プッシュプルドライブ回路 - Google Patents
Ab級プッシュプルドライブ回路Info
- Publication number
- JPH0477006A JPH0477006A JP2189908A JP18990890A JPH0477006A JP H0477006 A JPH0477006 A JP H0477006A JP 2189908 A JP2189908 A JP 2189908A JP 18990890 A JP18990890 A JP 18990890A JP H0477006 A JPH0477006 A JP H0477006A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- conversion circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 48
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 108020002326 glutamine synthetase Proteins 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
め要約のデータは記録されません。
Description
ュプルドライブ回路に関し、特にその出力電圧の動作範
囲の拡大に関する。
である。図示のように、入力端一1はNチャネルMOS
トランンスタQ1oのケートに接続されている。トラン
ジスタQ1oのソースは接地され、ドレインはPチャネ
ルMOSトランンスタQlのゲートに接続されるととも
に、ゲート・トレイン共通のPチャネルMOSトランジ
スタQ9のトレインに接続されている。トランジスタQ
9のソースはNチャネルMOSトランジスタQ8のソー
スに接続されている。トランジスタQBのドレインはN
チャネルMO5)ランジスタQ2のゲートに接続される
とともに抵抗R3の一端に接続され、ゲートは抵抗R3
の他端に接続されている。
側に接続されている。直流電源3の負側は接地されてい
る。トランジスタQ、のソースは出力端子2に接続され
、ドレインは接地されている。
、ドレインは直流電源3の正側に接続されている。
、トランジスタQ9のケート・ソースS8 間電圧を■ 、トランジスタQ 、Q のトレG
S9 8 9 イン電流をI 1 !・ランジスタQ2のゲート・ソ−
ス間電圧をv 1 ドレイン電流を11 トラGS2
D2 ンジスタQ のケート・ソース間電圧をvGsドレイン
電流をID1とすれは、次式が成立する。
トランジスタQ9の形状で決まる定数β :トラン7ス
タQ2の形状で決まる定表2βl ;トランジスタQ1
の形状で決まる定(QVTIION ”チャネルトラン
シフ 9 )閾(1’i’H電IIVTIIOr” ”
チャネルトランジスタの閾11rI屯圧である。
3のケート間の電位差に関し次のlj程式か成立する。
GS2 GSI GS8
GS9 3 84・・(5) なお、Rは抵抗Rの抵抗値、1114は定電流19、I
4からのバイアス電流である。
R3’B4を適当に設定することにより、トランジスタ
Q 、Q のゲート間電位差は當に一定値に保たれ
る。
すると次式か成立する。
ンジスタQ のトレインから1〜ラシ、スタQのトレイ
ンに向かって流れる電流を1 <!:ずれi d I
(! ば、この時1=I=I であるから次式か1dle
!N 1)2 (6)式において、I は定電流源I3から供給される
一定のバイアス電流である。よって (6)式の右辺は
出力段のトランジスタQ 、、Q2のドレイン電流1
、I に依存しない一定値となる。しIN
l)2 二の電流値は抵抗値R3を大きくする二とによ−。
εl かある時(こは、トランジスタQ2のメI0
Uree ト・ソース間電圧■ か大きくなる。二の場自S2 でも、 (5)式に示すように、トラン7スタQ2のゲ
ートとトランジスタQ1の)y” l・間の電圧+、
r −定であるから、トランジスタQ1のケート・ラス
間電圧V は小さくなり、結果として、トラSI ン/スタQ のトレイン電流ID1は小さくなる。
を無視して、出力端子2の上昇し得る最高電圧■ を
求めると、次の様になる。
2max G32 3 B4なお、Eは直
流電源3のに電圧値である。
では、■ は0.8V程度である。またl0N r扉】Tは、トランジスタQ2に充分 な電流を流そうとすれば、0.5V程度は必要である。
最高電圧V は、電源電圧Eより1.3■max 差し引いた値以下の電圧となってしまう。
ある時には、トランジスタQ1のケートs+nk ・ソース間電圧V か大きくなる。この場合でGSI も、 (5)式に示すように、トランジスタQ2のノr
トとトランジスタQ、のケート間の電圧は一定であるか
ら、トランジスタQ2のケート・ソース間電圧V は
小さくなり、結果として、トランS2 ンスタQ のトレイ−電流]D2は小さくなる。
を無視して、出力端子2のドかり111る最低電圧V
、を求めると、次の様になる。
’ ”〉ところで、通常のエンハンスメントタイプCλ
1O8構造では、■ は0.8 V程度である。また
T 110 P ハ]ink” 1は、トラン、スタQ1に充分な電流を
流そうとすれば、0.5 V程度は必要である。
i’、jる最低電圧V 、は、1.3■以上の電圧とな
って2n++n しまう。
(1〃成されており、出力端子2からの出力電圧のとり
11する最大価か(E−1,3)V、最小値か1.3
Vとなり、出力電圧の動作範囲か狭いという問題点かあ
った。
なされたちので、出力電圧の動作範囲の広いAB級ブノ
ンユブルトライブ回路を得ることを1−1的とする。
なる第1.第2の電源電位をそれぞれlj。
れぞれりえられる入力および出力端子と、一方電極か出
力端子、他方電極が第1の電源端子に接続されるととも
に、制御電極が入力端子に連結されて該制御電極に入力
信号の電圧に応じた電圧かljえられ、制御電極・他方
電極間の電位差に応じてその導通か制御される第1のト
ランジスタと、一方電極か出力端r、他方電極か第2の
電源端子に接続され、制御電極・他Jj電極間の電位差
に応じてその導通か制御される第1のトランジスタと反
λj極性の第2のトランジスタと、入力端rに連結され
、入力信号の電圧に応じた電流を生成する電圧−電流変
換回路と、この電圧−電流変換回路の出力と第2のトラ
ンジスタの制御電極との間に接続され、前記電流を電圧
に変換して第2のトランジスタの制御電極に与える電流
−”IJ圧変換回路とを備え、電圧−電流変換回路およ
び電流−電圧変換回路の変換特性は、第1.第2のトラ
ンジスタの制御電極間の電位差か入力信号の電圧にかか
わらず一定となるように設定されて構成されている。
対極性で、制御電極・他方電極間の電位差に応じてその
導通か制御され、かつ各他力電極は第1.第2の電源端
r−に接続されているので、第1.第2のトランジスタ
導通時の出力端rの電位のn上り、沈み込みが少なくて
済む。また電圧−電流変換回路、電流−電圧変換回路の
変換特性は、第1.第2のトランジスタの制御電極間の
電位差が入力信号の電圧にかかわらず一定となるように
設定されているので、入力信号に応し第1゜第2のトラ
ンジスタによるプッシュプルドライブ動作が実現される
。
回路の一実施例を示す回路図である。このAB級プッシ
ュプルドライブ回路は、バッファ回路]1.−電圧一電
流変換回路12および電流電圧変換回路13を含む。
、PチャネルMO5I−ランジスタQ4および定電
流源I より成る。トランジスタQ3のゲートは入力端
子1に接続され、ソースはトランジスタQ4のソースに
接続され、トレインは直流電源3の正側に接続されてい
る。トランジスタQ4のケーI・・ドレインは共通に接
地され、その共・通のゲート・ドレインはNチャネルM
O5)ランジスタQ1□のゲートに接続されるとともに
、定電流源1.を介して接地されている。
ンジスタQ および抵抗R1より成る。トランジスタQ
のゲートはハノ7ア回路]1内のトランジスタQ3の
ソースに接続され、ソース1は抵抗R,を介して接地さ
れている。
ジスタQ 、Q 、定電流19、■2および抵抗R
より成る。トランジスタQ6のソースは直流電源3の正
側に接続され、ドレインはPチ→、ネルMOSトランジ
スタQ12のケートおよび抵抗R2の一端に接続されて
いる。抵抗R2の他端は、トランジスタQ7のケートお
よび電圧−電流A換回路12内のトランジスタQ5のト
レインに接続されるとともに、定電流源I3を介して接
地されている。トランジスタQ7のソースはトランジス
タQ6のケートに接続されるとともに、定電流源I2を
介して直流電源3の正側に接続され、トレインは接地さ
れている。
、ソースは接地されている。またトランジスタQ12の
トレインは出力端子2に接続され、ソスは直流電源3の
正側に接続されている。直流電源3の負側は接地されて
いる。
、出力端子2と直流電源3の間にPチャネル型のトラン
ジスタQ12を設けるとともに、出力端子2と接地間に
はNチャネル型のトランジスタQllを設けている。そ
して、入力端子1の入力端子にかかわらず、トランジス
タQ 、Q のべII ′+2 一ス間電位差か常に一定になるように、バッファ回路1
1.電圧−電流変換回路12および電流電圧変換回路1
3を設けている。すなわち、バッファ回路]コは高イン
ピーダンスの入力信号を低インピーダンスの信号に変換
し、トランジスタQ11のケートには、入力端子1の入
力電圧に応じた電圧かバッファ回路11から与えられる
。一方、電流−電圧変換回路12は、入力端子に応じた
電流をイ1成する。この電流は、電流−電圧変換回路1
3で1与び電圧に変換されるか、その際、電流電圧変換
回路13は、入力端子か土h’(F降)シ。
I が大きく (小さく)なった上さ、これに応してトラン
ジスタQ のケート・ソース間;−h 圧〜’ヲ12
G512小さく (大ぎく)
するような電圧を出力する。これにより、(vGSII
+vGS12’は常に一定に保たれ、トランジスタQQ
のケート間電位差II’ 12 (すなわちE−(VGs11Gs12))も11:5に
一電子 ■ に保たれる。
1 ドレイン電流をIB、(定電流J1;j I 。
ース間電圧をv 、トレイン電流をS11 ■ トランジスタQ5のケート・ソース間車I4 圧をv 1 トレイン電流をI 、l・ランノスタ
G S 5 +15Q のゲート・
ソース間電圧をV 、]・レイシフ
GS7電流をI (定電流源I2から
のバイアス電流〕トランジスタQ6のケート・ソース間
電圧をv 1 トレイン電流をI 、トランジスタQ
12G S 6
1) 6のゲート・ソース間電圧をV トレイン電
流G5I2ゝ をI とし、トランジスタQ5のケート電位を■ 、
定電流源■ からのバイアス電流をI。3とすると、次
式か成立する。
)^ GS4 G511 =V 十RI GS5 1 D5
”’(20)ここで、 β :トランジスタQ4の形状で決まる定数β ;トラ
ンジスタQIIの形状で決まる定数β ;トランジスタ
Q5の形状で決まる定数β 、トランジスタQ6の形状
で決まる定数β 、トランジスタQ7の形状で決まる定
数β :トランジスタQ12の形状で決まる定数vTI
ION ”チャネルトランジスタの閾値電圧■TIIo
P:Pチャネルトラン、スタの閾値電圧である。
(22)GSI2 GS6 GS7
2 1)6である。なお、R,R2はそれぞれ
抵抗RR2の抵抗値である。
(22)式より次式か成立する。
2 GS6 G57 (V 4−V −V )−R211(3G
SII GS4 GS5 ・−(23) 一方、(13)〜(18)式を変形すると次式となる。
は次式のように変形できる。
G5I2 GS6 GS7 GS4
+V 〜R1・ (30) 552n3 1 、l はそれぞれ定電流源1.12がら供旧
112 +給され
る一定のバイアス電流であるので、上記(24)、 (
2g>式よりV 、V は一定である。まGS
4 GS7 たll)5の変化か小さいと仮定すれば、(2B)、
(27)式よりV 、■ ちほぼ一定となる。よっ
て、GS5 GSFi R2In2を適当に設定することにより、(■G511
+vGs12)を常に一定に保つことができる。トラン
ジスタQ 、Q の/r−ト間電位差はEGSII
G5l2)であるので、(V +(V
+V GSII■G512)を
一定に保つことにより、トランジスタQ、Q、□のケー
ト間電位差を常に一定に保っこ+1 とかできる。
と、次式が成立する。
で、簡単のため前述のように、R,−R2とすれば、次
式が成立する。
(33)式の右辺はほぼ一定であるので、とおくことか
できる。
トランジスタQ2のドレインからトランジスタQ のト
レインに向かって流れる電流を’idl+、=1 −
1 である とすれif・この0与l1dle 101 D
I2から、(33)式により次式か成立する。
分少さな値に押さえることができる。
ur。8かある時には、トランジスタQ12のケート・
ソース間電圧■G5I2が大きくなる。この場合、(3
0)式に示すように、トランジスタQ 、Q の月
12 ゲート間電位差はほぼ一定であるから、トランジスタQ
llのケート・ソース間電圧VGsllは小さくなり、
結果としてトランジスタトランジスタQ11のドレイン
電流I は小さくなる。
1aXは、次式の様になる。
(36)ここて” 12SATはトランジスタQI2の
飽和電圧である。このV12SATは、十分少さな値(
例えば0.2V以下)とすることかiiJ能である。し
たかって、本実施例のドライブ回路によれば、(10)
式で示される第3図の従来回路の最高電圧よりも、かな
り高い電圧まで動作させることかできる。
がある時1こは、トランン・スタQIIの/y’−トs
+nk ・ソースm1電圧V か大きくなる。この場合、5I
I (30)式に示すように、トランジスタQQ の++
’ +2 ゲート間電位差はほぼ一定であるから、トラン。
G5I2なり、結果としてト
ランジスタQ12のトレイン電流I は小さくなる
。
、は、次式の様になる。
(37)ここで、■ はトランジスタQ11の飽和
電圧1sAT である。この■ は、十分少さな値(例えは1sA
T 0.2V以下)とすることか可能である。したかって、
本実施例のドライブ回路によれば、(12)式で示され
る第3図の従来回路の最低電圧よりも、かなり低い電圧
まで動作させることかできる。
のとり得る最大値か(E−0,2) V、最小値か0.
2Vとなり、出力電圧の動作範囲か従来回路に比−・て
十分に広くなるという利点かある。
回路の他の実施例を示す回路図である。
ャネルh、10 S トランジスタQ 、Q より
成るカレントミラー回路および抵抗R−R6から構成さ
れている。トランジスタQ21のケート・1−レインは
共通接続され、その共通接続点は抵抗R6を介してハソ
ファ回路]1内のトランジスタQ3のソースに接続され
ている。トランジスタQ のソースは抵抗R4を介して
接地されている。
トに接続され、トレインは電流−電圧変換回路]3内の
抵抗RとトランジスタQ7のケートとの共通接続点に接
続され、ソースは抵抗R5を介して接地されている。他
の構成は第1図の回路と同様である。
されているトランジスタQ22か、第1図の回路のトラ
ンジスタQ5と比べて、より低い電源電圧で動作可能な
ように、トランジスタQ22のケト電圧を低くてきるよ
うな回路構成となっている。
電圧−電流変換回路12の電流か大きく(小さく)なり
、その電流を受ける電流−電11’変換回路13の出力
電圧によりトランジスタQ12のケート・ソース間電圧
V か小さく (大きく)S12 なるように、電圧−電流変換回路12.電流−電圧変換
回路13の変換特性を設定したか、入力端子か上昇(下
降)すると電圧−電流変換回路12の電流が小さく (
大きく)なり、その電流を受ける電流−電圧変換回路1
3の出力電圧によりトランジスタQ のケート・ソース
間電圧■ か小12 G5
I2さく (大きく)なるように、電圧−電流変換回路
12、電流−電圧変換回路13の変換特性を設定しても
よい。
と接地電位とを逆転することにより、各トラン7スタQ
−Q、Q、Q Q、Q のP3 7 II
12’ 21 22チヤネル7 Nチャネル
の極性を逆転してドライブ回路を構成することもijJ
能である。
出力端r、他方電極か第1の電1IiI端J−に接続さ
れるとともに、制御電極か入力端rに連結されて該制御
電極に入力信号の電圧に応【、た電圧かtjえられ、制
御電極・他方電極間の電位差に応じてその導通か制御さ
れる第1の]・ランシスタと、方電極か出力端子、他方
電極か第2の電源端子こ接続され、制御電極・他方電極
間の電位差に応じてその導通か制御される第1のトラン
ジスタと反対極性の第2のトランジスタと、入力端子に
連結され、入力信号の電圧に応じた電流を生成する電圧
−電流変換回路と、この電圧−電流変換回路の出力と第
2のトランジスタの制御電極との間に接続され、前記電
流を電圧に変換して第2のトランジスタの制?8電極に
tjえる電流−ra u:変換回路とを設け、電圧−7
h流電変換路および電流−電圧変換回路の変換特性を、
第1.第2のトランジスタの制御電極間の電位差か入力
信号の電圧にかかわらず一定となるように設定したので
、第1.第2のトランジスタ導通時の出力端子の電位の
lデ上り、沈み込みか少なくて済み、出力電圧の動f′
[範囲の広いAB級ブッンユブルトライブ回路を得るこ
とかできるという効果かある。
路の一実施例を示す回路図、第2図はこの発明によるA
B8級プッシュプルトライブ路の他の実施例を示す11
j1路図、第3図は従来のAB級プッシュプルドライブ
回路を示す回路図である。 図において、]は入力端子、2は出力端子、3は直流電
源、1]はバッファ回路、12は電圧電流変換回路、1
3は電流−電圧変換回路、QllはPチャネルMOSト
ランンスタ、Q12はNチャネルMOS トランジスタである。 なお、 各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)異なる第1、第2の電源電位をそれぞれ与える第
1、第2の電源端子と、 入力および出力信号がそれぞれ与えられる入力および出
力端子と、 一方電極が前記出力端子、他方電極が前記第1の電源端
子に接続されるとともに、制御電極が前記入力端子に連
結されて該制御電極に前記入力信号の電圧に応じた電圧
が与えられ、制御電極・他方電極間の電位差に応じてそ
の導通が制御される第1のトランジスタと、一方電極が
前記出力端子、他方電極が前記第2の電源端子に接続さ
れ、制御電極・他方電極間の電位差に応じてその導通が
制御される前記第1のトランジスタと反対極性の第2の
トランジスタと、前記入力端子に連結され、前記入力信
号の電圧に応じた電流を生成する電圧−電流変換回路と
、前記電圧−電流変換回路の出力と前記第2のトランジ
スタの制御電極との間に接続され、前記電流を電圧に変
換して前記第2のトランジスタの制御電極に与える電流
−電圧変換回路とを備え、前記電圧−電流変換回路およ
び前記電流−電圧変換回路の変換特性は、前記第1、第
2のトランジスタの制御電極間の電位差が前記入力信号
の電圧にかかわらず一定となるように設定されるAB級
プッシュプルドライブ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2189908A JP2793891B2 (ja) | 1990-07-16 | 1990-07-16 | Ab級プッシュプルドライブ回路 |
US07/717,060 US5148120A (en) | 1990-07-16 | 1991-06-18 | Class-AB push-pull drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2189908A JP2793891B2 (ja) | 1990-07-16 | 1990-07-16 | Ab級プッシュプルドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0477006A true JPH0477006A (ja) | 1992-03-11 |
JP2793891B2 JP2793891B2 (ja) | 1998-09-03 |
Family
ID=16249218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2189908A Expired - Lifetime JP2793891B2 (ja) | 1990-07-16 | 1990-07-16 | Ab級プッシュプルドライブ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5148120A (ja) |
JP (1) | JP2793891B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118520A (ja) * | 1997-06-18 | 1999-01-12 | Toshiba Corp | 増幅回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5221910A (en) * | 1990-10-09 | 1993-06-22 | Sgs-Thomson Microelectronics S.A. | Single-pin amplifier in integrated circuit form |
US5365199A (en) * | 1993-08-02 | 1994-11-15 | Motorola, Inc. | Amplifier with feedback having high power supply rejection |
US5550495A (en) * | 1994-05-12 | 1996-08-27 | Sierra Semiconductor Corporation | All MOS voltage to current converter |
US5504782A (en) * | 1994-07-29 | 1996-04-02 | Motorola Inc. | Current mode transmitter and receiver for reduced RFI |
IT1291676B1 (it) * | 1997-04-28 | 1999-01-19 | Sgs Thomson Microelectronics | Stadio di uscita a cmos esente da fenomeni di deriva |
US6131047A (en) | 1997-12-30 | 2000-10-10 | Ericsson Inc. | Radiotelephones having contact-sensitive user interfaces and methods of operating same |
JP4015405B2 (ja) * | 2001-11-07 | 2007-11-28 | 富士通株式会社 | プッシュプル増幅回路 |
US7839994B1 (en) | 2005-03-01 | 2010-11-23 | Marvell International Ltd. | Class A-B line driver for gigabit Ethernet |
EP2154783B1 (en) * | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
GB2477572B (en) * | 2010-02-09 | 2012-01-04 | Toshiba Res Europ Ltd | High power wideband amplifier and method |
US10177713B1 (en) | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
CN110798199B (zh) * | 2018-08-01 | 2024-04-26 | 联合汽车电子有限公司 | Mos管驱动电路 |
EP4033659B1 (en) | 2020-11-25 | 2023-11-01 | Changxin Memory Technologies, Inc. | Drive circuit and memory chip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153903A (ja) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | 増幅回路 |
JPS63207209A (ja) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | 演算増幅器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4570128A (en) * | 1984-07-05 | 1986-02-11 | National Semiconductor Corporation | Class AB output circuit with large swing |
US5057789A (en) * | 1990-07-31 | 1991-10-15 | At&T Bell Laboratories | Class AB CMOS amplifier |
-
1990
- 1990-07-16 JP JP2189908A patent/JP2793891B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-18 US US07/717,060 patent/US5148120A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153903A (ja) * | 1986-08-13 | 1988-06-27 | Toshiba Corp | 増幅回路 |
JPS63207209A (ja) * | 1987-02-24 | 1988-08-26 | Asahi Kasei Micro Syst Kk | 演算増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118520A (ja) * | 1997-06-18 | 1999-01-12 | Toshiba Corp | 増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
US5148120A (en) | 1992-09-15 |
JP2793891B2 (ja) | 1998-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0477006A (ja) | Ab級プッシュプルドライブ回路 | |
JPH088456B2 (ja) | ドライバ回路 | |
JP2705317B2 (ja) | 演算増幅器 | |
EP0618674B1 (en) | Voltage-to-current conversion circuit | |
JPH04307804A (ja) | 単位利得最終段 | |
JPH05259754A (ja) | Ab級プッシュプルドライブ回路 | |
JPH02224410A (ja) | 低ひずみ電流ミラー回路 | |
JPS5816763B2 (ja) | 信号出力回路 | |
JPH067374Y2 (ja) | 直流高圧安定化電源 | |
JPS5936423A (ja) | 電流切り換え回路 | |
JPS595898Y2 (ja) | アナログスイツチ | |
JPS61131606A (ja) | 差動増幅回路 | |
JPS5951166B2 (ja) | 増巾回路 | |
JPS58196727A (ja) | 論理回路 | |
JPH08115136A (ja) | 電流源回路および電圧源回路 | |
JPH0263219A (ja) | チャージポンプ回路 | |
JPH06268452A (ja) | レベル変換回路 | |
JPH0481109A (ja) | 差動増幅回路 | |
JPH04115397U (ja) | センスアンプ回路 | |
JPH04150314A (ja) | 半導体集積回路 | |
JPS6351721A (ja) | プツシユプル回路 | |
JPH08152445A (ja) | コンパレータ | |
JPS62230219A (ja) | 小振幅信号出力回路 | |
JPS62266917A (ja) | 半導体論理回路 | |
JPS613516A (ja) | インタ−フエ−ス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |