JPH04115397U - センスアンプ回路 - Google Patents

Abstract

(57)【要約】 【目的】メモリセルから読出された相補の微弱論理信号
を５Ｖレベルの相補の論理信号に増幅する従来のセンス
アンプ回路では動作が遅いので、これを改善する。 【構成】相補論理の入力信号ＩＮ，（反転ＩＮ）を入力
しする入力トランジスタとしてのｎチャンネルＭＯＳＦ
ＥＴＱｎ１，Ｑｎ２と夫々直列に出力トランジスタとし
てのｐチャンネルＭＯＳＦＥＴＱｐ１，Ｑｐ２を接続
し、この直列接続点Ａ，Ｂの電位を夫々トランジスタＱ
ｐ２，Ｑｐ１のゲートに与え、接続点Ａ，Ｂから夫々出
力信号（反転ＯＵＴ），ＯＵＴを得る構成で、２つの直
列回路間に正帰還を行わせる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＳ−ＲＡＭなどにおいて、メモリセルから読出された相補の微弱な論 理信号を所定レベルの相補の論理信号に増幅するセンスアンプ回路であって、特 に高速動作の可能なセンスアンプ回路に関する。 なお以下各図において同一の符号は同一もしくは相当部分を示す。

【０００２】

【従来の技術】

従来、周知のようにディジタル回路では、それが扱う信号値の「Ｈ」，「Ｌ」 によって論理状態ないし論理値の１，０を表すことが一般に行われている。ディ ジタル信号が微弱であるとか、それを発生する回路のインピーダンスが非常に高 く、そのままでは他回路を駆動するには適さない場合には、これを所定電圧５Ｖ のディジタル信号に増幅ないし、低インピーダンス信号に変換する必要がある。 例えばＳ−ＲＡＭなどの記憶論理値の微弱な読み出し信号を増幅するセンスアン プ回路は前記の増幅・変換を行う回路の例である。

【０００３】 図２は従来のセンスアンプ回路の構成例を示す。同図においてＩＮ，反転ＩＮ は多数のメモリセルから順次読出される相補論理の微弱な入力信号、ＯＵＴ，反 転ＯＵＴは相補論理の出力信号、ＳＡはこの図２の回路をオン，オフするための センスアンプ制御信号、Ｑｐ１，Ｑｐ２は電源ミラー回路を構成するｐチャンネ ルＭＯＳＦＥＴ、Ｑｎ１，Ｑｎ２はこのミラー回路から電源供給を受けるｎチャ ンネルＭＯＳＦＥＴ、ＶＤＤは電源電圧、Ｇは接地（グランド）、Ｑｎ３はｎチ ャンネルの制御トランジスタである。 この図２の回路は図の上部の左，右に示した増幅回路１１，１２を主体とし、 両増幅回路とも相補な論理状態を表す入力信号ＩＮ，（反転ＩＮ）を受けると、 相補の出力信号（反転ＯＵＴ），ＯＵＴが増幅回路１１，１２のＰチャンネルの 出力トランジスタＱｎ２からそれぞれ発せられる。なおこの相補の出力信号ＯＵ Ｔ，（反転ＯＵＴ）は更に図外の出力バッアァを介して１ビットのＩ／Ｏ端子に 与えられる。そして例えば出力信号ＯＵＴの「Ｈ」，「Ｌ」（従って反転ＯＵＴ の「Ｌ」，「Ｈ」）に応じて、このＩ／Ｏ端子の出力レベルを夫々「Ｈ」，「Ｌ 」とする。

【０００４】 ここで、図２のセンスアンプ回路の動作を説明する。制御トランジスタＱｎ３ のＯＮ状態において、一方の入力信号ＩＮの信号値が上がり、同時に他方の入力 信号（反転ＩＮ）の信号値が下がると、入力信号ＩＮを受けるｎチャンネルトラ ンジスタＱｎ１のＯＮ抵抗が減少するので、このｎチャンネルトランジスタＱｎ １に共通接続ゲートが接続された増幅回路１２側の電流ミラー回路の両トランジ スタＱｐ１，Ｑｐ２の該共通接続ゲートの電位が下がり、そのｐチャンネルトラ ンジスタＱｐ１，Ｑｐ２のオン抵抗が減少する。一方、もう一つの入力信号（反 転ＩＮ）を受けるｎチャンネルトランジスタＱｎ２側ではＯＮ抵抗が増加するの で、このトランジスタＱｎ２に共通接続ゲートが接続された増幅回路１１側の電 流ミラー回路はオフ状態となる。これによりトランジスタＱｎ２とＱｐ２との相 互接続点Ｂから出力される出力信号ＯＵＴはほぼ電源電圧ＶＤＤに近い「Ｈ」の 状態になり、またトランジスタＱｎ１とＱｐ２との相互接続点Ａから出力される 出力信号（反転ＯＵＴ）は接地Ｇに近い「Ｌ」の状態になる。そしてこの出力信 号ＯＵＴ，（反転ＯＵＴ）を受ける負荷に大きな電流が供給される。

【０００５】

【考案が解決しようとする課題】

しかしながら上記のセンスアンプ回路においては、次の問題点がある。即ちデ ィジタル信号が微弱であると、他回路への応答及び反転時間が長く、また遅延時 間も長くなり、信号データが消滅する可能性がある。 そこで本考案はこの問題を解消できるセンスアンプ回路を提供することを課題 とする。

【０００６】

【課題を解決するための手段】

前記の課題を解決するために、請求項１のセンスアンプ回路は、『電界効果ト ランジスタで構成され相補な論理状態を表す１対の入力信号（ＩＮ，反転ＩＮな ど）を相補な論理状態を表す１対の出力信号（ＯＵＴ，反転ＯＵＴなど）に増幅 するセンスアンプ回路であって、 同チャンネル構造の第１，第２の２つの入力トランジスタ（ｎチャンネルＭＯ ＳＦＥＴＱｎ１，Ｑｎ２など）と、この入力トランジスタと逆チャンネル構造の 第１，第２の２つの出力トランジスタ（ｐチャンネルＭＯＳＦＥＴＱｐ１，Ｑｐ ２など）とを備え、 前記第１の入力トランジスタのドレインと第１の出力トランジスタのドレイン とを接続して第１の接続点（Ａなど）とし、 前記第２の入力トランジスタのドレインと第２の出力トランジスタのドレイン とを接続して第２の接続点（Ｂなど）とし、 前記第１の接続点の電位を直接もしくは間接に前記第２の出力トランジスタの ゲートに与え、 前記第２の接続点の電位を直接もしくは間接に前記第１の出力トランジスタの ゲートに与え、 前記第１，第２の入力トランジスタの夫々のソースを共通に接続するとともに 制御トランジスタを介して直流電源の一方の電位を与え、 前記第１，第２の出力トランジスタの夫々のソースを共通に接続してこの共通 のソースに前記直流電源の他方の電位を与え、 前記第１，第２の入力トランジスタのゲートに前記相補の入力信号を与え、 前記第１，第２の接続点から前記相補の出力信号を取出すように構成』するも のとする。

【０００７】

【作 用】

相補論理の入力信号ＩＮ，（反転ＩＮ）を入力する入力トランジスタとしての ｎチャンネルＭＯＳＦＥＴＱｎ１，Ｑｎ２と夫々直列に出力トランジスタとして のｐチャンネルＭＯＳＦＥＴＱｐ１，Ｑｐ２を接続し、この夫々の直列接続点Ａ ，Ｂの電位を夫々互に他方の直列回路の出力トランジスタＱｐ２，Ｑｐ１のゲー トに与え、接続点Ａ，Ｂから夫々相補論理の出力信号（反転ＯＵＴ），ＯＵＴを 得る構成で、２つの直列回路間に正帰還を行わせる。

【０００８】

【実施例】

次に本考案の実施例を添付図面に基づいて説明する。図１は本考案の一実施例 を示すセンスアンプ回路の構成図である。図１の回路はｐチャンネルＭＯＳＦＥ ＴとｎチャンネルＭＯＳＦＥＴとの直列回路の１対からなり、この直列回路の方 ではｎチャンネルのトランジスタとしての入力トランジスタＱｎ１とｐチャンネ ルトランジスタとしての出力トランジスタＱｐ１とが、互にドレインを接続され て直列回路を構成し、また他方の直列回路でも同様にｎチャンネルトランジスタ としての入力トランジスタＱｎ２とｐチャンネルトランジスタとしての出力トラ ンジスタＱｐ１とが互にドレインを接続されて直列回路を構成し、さらにこの２ つの直列回路のトランジスタＱｎ１，Ｑｎ２の夫々のソースは共にｎチャンネル ＭＯＳＦＥＴとしての制御トランジスタＱｎ３のドレインに直列に接続されてい る。そして２つの直列回路のトランジスタＱｐ１，Ｑｐ２の夫々のソースは共に 電源電圧（線）ＶＤＤに接続され、制御トランジスタＱｎ３のソースは接地Ｇに 接続されている。

【０００９】 また一方の直列回路を構成するトランジスタＱｐ１とＱｎ１との相互接続点Ａ の電位は他方の直列回路のトランジスタＱｐ２のゲートに与えられ、同様に他方 の直列回路を構成するトランジスタＱｐ２とＱｎ２との相互接続点Ｂの電位は前 記一方の直列回路のトランジスタＱｐ１のゲートに与えられている。 そしてこの２つの直列回路中のｎチャンネルトランジスタＱｎ１，Ｑｎ２の夫 々のゲートに相補論理の入力信号ＩＮ，（反転ＩＮ）が夫々与えられ、また各相 互接続点Ｂ，Ａから夫々相補論理の出力信号ＯＵＴ，（反転ＯＵＴ）が出力され る。

【００１０】 このような構成において、制御トランジスタＱｎ３のオン時、入力信号ＩＮの レベルが上がり、同時にもう一方の入力信号（反転ＩＮ）のレベルが下がると、 入力信号ＩＮを受けるｎチャンネルトランジスタＱｎ１のＯＮ抵抗が減少して接 続点Ａの電位は下がり、また入力信号（反転ＩＮ）を受けるｎチャンネルトラン ジスタＱｎ２のＯＮ抵抗が増加して接続点Ｂの電位は上がる。 これにより接続点Ａの電位をゲートに受けるｐチャンネルトランジスタＱｐ２ のＯＮ抵抗は下がり、接続点Ｂの電位を更に高める方向に働く。他方、接続点Ｂ の電位をゲートに受けるｐチャンネルトランジスタＱｐ１のＯＮ抵抗は増加し接 続点Ａの電位を更に下げる方向に働く。このようにして急速に接続点Ｂの電位、 つまり出力信号ＯＵＴは電源電圧ＶＤＤに近い「Ｈ」レベルに確立され、同様に 急速に接続点Ａの電位、つまり出力信号（反転ＯＵＴ）は接地Ｇに近い「Ｌ」レ ベルに引き下げられる。 即ち入力信号ＩＮ，（反転ＩＮ）は高速に定レベルの出力信号ＯＵＴ，（反転 ＯＵＴ）に変換される。

【００１１】 なお前述した２つの直列回路間のたすき掛け状の電位賦与、（即ち接続点Ａか らＰチャンネルトランジスタＱｐ２への電位賦与、および接続点Ｂからｐチャン ネルトランジスタＱｐ１への電位賦与）は、両直列回路間の正帰還用であるから 相互接続点Ａ，Ｂの電位そのものでなくてもよく、これに準じたまたは比例する 電位であってもよい。

【００１２】

【考案の効果】

本考案によれば相補論理の入力信号ＩＮ，（反転ＩＮ）を入力する入力トラン ジスタとしてのｎチャンネルＭＯＳＦＥＴＱｎ１，Ｑｎ２と夫々直列に出力トラ ンジスタとしてのｐチャンネルＭＯＳＦＥＴＱｐ１，Ｑｐ２を接続し、この夫々 の直列接続点Ａ，Ｂの電位を夫々互に他方の直列回路の出力トランジスタＱｐ２ ，Ｑｐ１のゲートに与え、接続点Ａ，Ｂから夫々相補論理の出力信号（反転ＯＵ Ｔ），ＯＵＴを得る構成で２つの直列回路間に正帰還を行わせてセンスアンプ回 路を構成するようにしたので、 例えば高速のＳ−ＲＡＭを構成することができる。

【図面の簡単な説明】

【図１】本考案の一実施例としての回路図

【図２】図１に対応する従来の回路図

【符号の説明】

Ｑｎ１ ｎチャンネルＭＯＳＦＥＴ（入力トラン
ジスタ） Ｑｎ２ ｎチャンネルＭＯＳＦＥＴ（入力トラン
ジスタ） Ｑｐ１ ｐチャンネルＭＯＳＦＥＴ（出力トラン
ジスタ） Ｑｐ２ ｐチャンネルＭＯＳＦＥＴ（出力トラン
ジスタ） Ｑｎ３ 制御トランジスタ ＩＮ， 入力信号 反転ＩＮ 入力信号 ＯＵＴ 出力信号 反転ＯＵＴ 出力信号 ＳＡ センスアンプ制御信号 ＶＤＤ 電源電圧 Ｇ 接地

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】電界効果トランジスタで構成され相補な論
   理状態を表す１対の入力信号を相補な論理状態を表す１
   対の出力信号に増幅するセンスアンプ回路であって、同
   チャンネル構造の第１，第２の２つの入力トランジスタ
   と、この入力トランジスタと逆チャンネル構造の第１，
   第２の２つの出力トランジスタとを備え、前記第１の入
   力トランジスタのドレインと第１の出力トランジスタの
   ドレインとを接続して第１の接続点とし、前記第２の入
   力トランジスタのドレインと第２の出力トランジスタの
   ドレインとを接続して第２の接続点とし、前記第１の接
   続点の電位を直接もしくは間接に前記第２の出力トラン
   ジスタのゲートに与え、前記第２の接続点の電位を直接
   もしくは間接に前記第１の出力トランジスタのゲートに
   与え、前記第１，第２の入力トランジスタの夫々のソー
   スを共通に接続するとともに制御トランジスタを介して
   直流電源の一方の電位を与え、前記第１，第２の出力ト
   ランジスタの夫々のソースを共通に接続してこの共通の
   ソースに前記直流電源の他方の電位を与え、前記第１，
   第２の入力トランジスタのゲートに前記相補の入力信号
   を与え、前記第１，第２の接続点から前記相補の出力信
   号を取出すように構成したことを特徴とするセンスアン
   プ回路。
2. 【請求項２】請求項１に記載のものにおいて、前記制御
   トランジスタに信号を与えてアンプ回路の動作の発停を
   制御することを特徴とするセンスアンプ回路。
3. 【請求項３】請求項１に記載のものにおいて、前記制御
   トランジスタは前記入力トランジスタと同チャネルのト
   ランジスタであることを特徴とするセンスアンプ回路。