JPS5936423A - 電流切り換え回路 - Google Patents
電流切り換え回路Info
- Publication number
- JPS5936423A JPS5936423A JP57146158A JP14615882A JPS5936423A JP S5936423 A JPS5936423 A JP S5936423A JP 57146158 A JP57146158 A JP 57146158A JP 14615882 A JP14615882 A JP 14615882A JP S5936423 A JPS5936423 A JP S5936423A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- voltage
- source
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電流切り換え回路に関し、特にその切り換え
スイッチ素子としてMQS−PUTを用いた電流切り換
え回路に関する。
スイッチ素子としてMQS−PUTを用いた電流切り換
え回路に関する。
電流切シ換え回路は、一般に、いくつかの半導体スイッ
チを並列に接続し、所望のタイミングでこれらを切り換
えることによって、動作させてAる。最近では、特にベ
ース電流がない事や、遮断時のインピーダンスが高い事
などから、前記半導体スイップーとしてMQS−FE’
I’が採用されている。
チを並列に接続し、所望のタイミングでこれらを切り換
えることによって、動作させてAる。最近では、特にベ
ース電流がない事や、遮断時のインピーダンスが高い事
などから、前記半導体スイップーとしてMQS−FE’
I’が採用されている。
ここで、従来の電流切り換え回路の一例を第1図に示し
、これについて説明する。同図にお(八て、1け入力端
子、2,9.12はトランジスタ、3゜15は抵抗、4
,5は第1及び第2のMQS−FET、6,7は出力端
子、8は制御端子、1oは負荷抵抗、11.i6は第1
および第2の基準電源、13.14はダイオードである
。
、これについて説明する。同図にお(八て、1け入力端
子、2,9.12はトランジスタ、3゜15は抵抗、4
,5は第1及び第2のMQS−FET、6,7は出力端
子、8は制御端子、1oは負荷抵抗、11.i6は第1
および第2の基準電源、13.14はダイオードである
。
入力端子1からの信号、すなわち入力電圧はトランジス
タ2及び抵抗3VCより電流量、すなわち信号電流に変
換される。第1図の電流切り換え回路では、この信号電
流を、差動構成された第1および第2のMOS−FET
4.5により切り換えて、出力端子6または7から出力
してbる。
タ2及び抵抗3VCより電流量、すなわち信号電流に変
換される。第1図の電流切り換え回路では、この信号電
流を、差動構成された第1および第2のMOS−FET
4.5により切り換えて、出力端子6または7から出力
してbる。
この第1および第2のMOS−F’ET4.5の切り換
えは、制御端子8から供給される制御信号により行なわ
れる。なお、この入力制御信号はトランジスタ9と負荷
抵抗10により反転増幅される。
えは、制御端子8から供給される制御信号により行なわ
れる。なお、この入力制御信号はトランジスタ9と負荷
抵抗10により反転増幅される。
第1図の電流切り換え回路では、第1のMOS・FB’
f’4のゲートが、第1の基準区諒11に接続されてい
る 他方用2のM OS −F’ E T 5のゲート
には、前記トランジスタ9のコレクタ出力電圧より、ト
ランジスタ12、ダイオード13.14によって適当に
レベルシフトを行なわれた電圧が印加されて因る。なお
、このレベルシフト量は、前記ダイオードの個数を増減
することなどにより適当に選ぶことができる。また、抵
抗15は、前記トランジスタ12、ダイオード13.1
4に、適当なバイアス電流を供給するためのものである
。
f’4のゲートが、第1の基準区諒11に接続されてい
る 他方用2のM OS −F’ E T 5のゲート
には、前記トランジスタ9のコレクタ出力電圧より、ト
ランジスタ12、ダイオード13.14によって適当に
レベルシフトを行なわれた電圧が印加されて因る。なお
、このレベルシフト量は、前記ダイオードの個数を増減
することなどにより適当に選ぶことができる。また、抵
抗15は、前記トランジスタ12、ダイオード13.1
4に、適当なバイアス電流を供給するためのものである
。
上述したこと、および第1図から明らかな様に、この電
流切り換え回路では、その切り換え信号として、第1の
基準電源11の電位およびアース電位間の振幅をもち、
かつ必要なだけレベルシフトされた電圧が、第2のMO
S−FET5のゲートに印加されている。
流切り換え回路では、その切り換え信号として、第1の
基準電源11の電位およびアース電位間の振幅をもち、
かつ必要なだけレベルシフトされた電圧が、第2のMO
S−FET5のゲートに印加されている。
第2図は、第1図の第1および第2のMOS・FET4
,5のゲート・ソース間電圧VaS−ドレイン電流工。
,5のゲート・ソース間電圧VaS−ドレイン電流工。
特性図である。
第2図から明らかなように、第1および第2のMOS−
FET4.5は、エンハンスメント型(Vo8= OV
にて遮断状fi)のMOS−F’ETである。また、前
記第1および第2のMOS−FET4,5が、第2図の
ような特性を有することから、前記必要なレベルシフト
量(電圧)は、第2のMOS−FET5のゲート電圧が
「H」レベル時に、このMOS−FET5を完全に遮断
するのに必要な電圧とbうこと建なる。これをより一層
具体的忙述べれば、入力電流(信号電流)量より決まる
第1のMOS−FET4のゲート・ソース間電圧V。s
4と、少なくともほぼ等しb正の電圧が。
FET4.5は、エンハンスメント型(Vo8= OV
にて遮断状fi)のMOS−F’ETである。また、前
記第1および第2のMOS−FET4,5が、第2図の
ような特性を有することから、前記必要なレベルシフト
量(電圧)は、第2のMOS−FET5のゲート電圧が
「H」レベル時に、このMOS−FET5を完全に遮断
するのに必要な電圧とbうこと建なる。これをより一層
具体的忙述べれば、入力電流(信号電流)量より決まる
第1のMOS−FET4のゲート・ソース間電圧V。s
4と、少なくともほぼ等しb正の電圧が。
レベルシフト量として必要となる。なぜならば、前記電
圧V。s4 とほぼ等しい正の電圧を、レベルシフ)
量として第2のMOS−FB’l’5のゲートに印加す
れば、前記MO8−FET5のゲート・ソース間電圧V
。85は、はぼOvとなり完全に遮断されるからである
。すなわち、このような状態では、信号電流は、出力端
子6のみから取り出すことができる。
圧V。s4 とほぼ等しい正の電圧を、レベルシフ)
量として第2のMOS−FB’l’5のゲートに印加す
れば、前記MO8−FET5のゲート・ソース間電圧V
。85は、はぼOvとなり完全に遮断されるからである
。すなわち、このような状態では、信号電流は、出力端
子6のみから取り出すことができる。
ところで、上述したことから明らかなように、必要なレ
ベルシフト量は、入力電流(トランジスタ2のコレクタ
電流)量により変化する。そこで、従来の回路では、充
分なレベルシフトを行なうために、最大の入力電流量を
想定して、それに見合った数の素子(第1図ではダイオ
ード)を設けることとしていた。そのために、従来の電
流切り換え回路では、多数の素子が必要になるという欠
点があった。
ベルシフト量は、入力電流(トランジスタ2のコレクタ
電流)量により変化する。そこで、従来の回路では、充
分なレベルシフトを行なうために、最大の入力電流量を
想定して、それに見合った数の素子(第1図ではダイオ
ード)を設けることとしていた。そのために、従来の電
流切り換え回路では、多数の素子が必要になるという欠
点があった。
またさらに、そればかシではなく、第1及び第2のMO
S−FFjTが、セットごとにばらつくため、従来の電
流切り換え回路では、必要なレベルシフト量もセットご
とに変化するなどの欠点もあった。
S−FFjTが、セットごとにばらつくため、従来の電
流切り換え回路では、必要なレベルシフト量もセットご
とに変化するなどの欠点もあった。
本発明の目的は、上記した従来技術の欠点をなくし、比
較的簡単な回路構成で、入力電流量の変化に応じた最適
なレベルシフト量を自動的に設定し、常に完全な電流切
シ換えを実現できる電流切シ換え回路を提供するにある
。
較的簡単な回路構成で、入力電流量の変化に応じた最適
なレベルシフト量を自動的に設定し、常に完全な電流切
シ換えを実現できる電流切シ換え回路を提供するにある
。
前記目的を達成するために、本発明では、信号電流に比
例した電流がそのソースに供給され、かつそのドレイン
がアースされており、またそのゲート如け、切り換えス
イッチ素子として設けられた第1のMOS−PETのゲ
ートに印加される基準電源の電位またはアース電位のう
ち、制御信号に応じてどちらか一方が印加されて因る第
3のMOS−FB’l’と、前記第1のMOS−FET
と同様、切り換えスイッチ素子として設けられ、かつ前
記第1のMOS−PK’I’と並列に接続された第2の
MOS−FETのゲートおよび前記第5のMOS−FE
Tのソースを接続する手段とを設けることとした。
例した電流がそのソースに供給され、かつそのドレイン
がアースされており、またそのゲート如け、切り換えス
イッチ素子として設けられた第1のMOS−PETのゲ
ートに印加される基準電源の電位またはアース電位のう
ち、制御信号に応じてどちらか一方が印加されて因る第
3のMOS−FB’l’と、前記第1のMOS−FET
と同様、切り換えスイッチ素子として設けられ、かつ前
記第1のMOS−PK’I’と並列に接続された第2の
MOS−FETのゲートおよび前記第5のMOS−FE
Tのソースを接続する手段とを設けることとした。
以下、本発明の一実施例を第3図に示し、これについて
説明する。同図におりて、第1図と同一個所および同等
部分は同一符号で示す。また、17け第3のMOB−F
ET、18けトランジスタ、19は抵抗を示す。
説明する。同図におりて、第1図と同一個所および同等
部分は同一符号で示す。また、17け第3のMOB−F
ET、18けトランジスタ、19は抵抗を示す。
第6図の回路!でおいては、入力端子1より印加される
′電圧により、トランジスタ2に流れる電流が決定され
ること、およびこの電流が切り換えスイッチ素子として
設けられた第1および第2のMOB−FET4またけ5
により切り換えられて、出力端子6または7より取り出
される構成となっていることは、第1図の従来回路と同
様である。
′電圧により、トランジスタ2に流れる電流が決定され
ること、およびこの電流が切り換えスイッチ素子として
設けられた第1および第2のMOB−FET4またけ5
により切り換えられて、出力端子6または7より取り出
される構成となっていることは、第1図の従来回路と同
様である。
また、前記切り換えを行なう念めの制御信号は、制御端
子8より供給されること、およびこの入力制御信号は、
トランジスタ9と負荷抵抗10により反転増幅されるこ
とも、第1図の従来回路と同様である。
子8より供給されること、およびこの入力制御信号は、
トランジスタ9と負荷抵抗10により反転増幅されるこ
とも、第1図の従来回路と同様である。
ところで、本実施例の電流切り換え回路では、前記反転
増幅された出力(トランジスタ9のコレクタ出力)が、
レベルシフト用に設けられた第3F)MOB−FET1
7のゲー)[供給されている。
増幅された出力(トランジスタ9のコレクタ出力)が、
レベルシフト用に設けられた第3F)MOB−FET1
7のゲー)[供給されている。
また、このMOB−FET17のソースには、トランジ
スタ18および抵抗19により、入力端子1から印加さ
れる電圧に応じて変化するバイアス電流が供給されてい
る。
スタ18および抵抗19により、入力端子1から印加さ
れる電圧に応じて変化するバイアス電流が供給されてい
る。
本実施例では、抵抗3と抵抗19とを等しくし、かつト
ランジスタ2とトランジスタ18に流れる電流Jtが、
入力端子1より印加される電圧が変化しても、常に等し
くなるよう建して因る。これにより、制御端子8から供
給される制御信号により、第3のMOB−FET17の
ゲート電圧がr’ HJレベル(第1の基準電源11の
電位)と成った時、すなわち第2のMOB−FEff’
5を遮断しようとした時姉、第6のMOB−FET17
のゲート・ソース間電圧VG8..と、第1のMOB−
FE’l’4のゲート・ソース間電圧V。84は等しく
成る。その結果、第2のMOB−FET5のゲート・ソ
ース間電圧V。85は、OVと成り、完全に遮断状態と
なる。すなわち、この時には、出方端子6から信号電流
が取り出されている状態である。なお、この事は、入力
端子1より印加される電圧が変化しても同様である事は
勿論である。
ランジスタ2とトランジスタ18に流れる電流Jtが、
入力端子1より印加される電圧が変化しても、常に等し
くなるよう建して因る。これにより、制御端子8から供
給される制御信号により、第3のMOB−FET17の
ゲート電圧がr’ HJレベル(第1の基準電源11の
電位)と成った時、すなわち第2のMOB−FEff’
5を遮断しようとした時姉、第6のMOB−FET17
のゲート・ソース間電圧VG8..と、第1のMOB−
FE’l’4のゲート・ソース間電圧V。84は等しく
成る。その結果、第2のMOB−FET5のゲート・ソ
ース間電圧V。85は、OVと成り、完全に遮断状態と
なる。すなわち、この時には、出方端子6から信号電流
が取り出されている状態である。なお、この事は、入力
端子1より印加される電圧が変化しても同様である事は
勿論である。
!た、前記第1ないし第3のMOB−FET4゜5.1
7け、同一の集積回路上に、同一の寸法形状で隣接して
配置することにより、比較的等しい動作特性が得られる
事も、一般によく知られている。
7け、同一の集積回路上に、同一の寸法形状で隣接して
配置することにより、比較的等しい動作特性が得られる
事も、一般によく知られている。
さら忙、例えばトランジスタ2、抵抗3および第1のM
OB−FET 4に対し、トランジスタ18、抵抗19
および第3のMOB−FET17を、同一の寸法形状比
で可変すれば、トランジスタ2とトランジスタ1日に流
れる電流比は異なっても、第2のMOB−FET5のゲ
ートにかかる電圧には何ら影響を及はさな層事は、一般
によく知られている。
OB−FET 4に対し、トランジスタ18、抵抗19
および第3のMOB−FET17を、同一の寸法形状比
で可変すれば、トランジスタ2とトランジスタ1日に流
れる電流比は異なっても、第2のMOB−FET5のゲ
ートにかかる電圧には何ら影響を及はさな層事は、一般
によく知られている。
なお、制御端子8からの制御信号により、第3のMOB
−FET17のゲートがアース電位となれば、第2のM
OB−FE!T5のゲートが、第1のMOB−FET4
のゲート電位に比べて低くなるため、前記第2のMOB
−FET5が導通状態となる。すなわち、この場合には
、出力端子7から信号電流を取り出すことができる。
−FET17のゲートがアース電位となれば、第2のM
OB−FE!T5のゲートが、第1のMOB−FET4
のゲート電位に比べて低くなるため、前記第2のMOB
−FET5が導通状態となる。すなわち、この場合には
、出力端子7から信号電流を取り出すことができる。
以上の説明から明らかなように1本発明では、切り換え
スイッチ素子として設けられた第1および第217)M
OS−FITと同じMOB−FB’I’(第3のMOB
−FB’[’)に、前記第1および第2のMOB−F]
ilTに流す電流量に比例した電流量を流すこととした
たや、比較的簡単な回路構成により、最適なレベルシフ
ト量を自動的に設定することが可能となった。
スイッチ素子として設けられた第1および第217)M
OS−FITと同じMOB−FB’I’(第3のMOB
−FB’[’)に、前記第1および第2のMOB−F]
ilTに流す電流量に比例した電流量を流すこととした
たや、比較的簡単な回路構成により、最適なレベルシフ
ト量を自動的に設定することが可能となった。
また、本発明では、切り換えスイッチ素子として設けら
れた第1および第2のMOB−FETと、レベルシフト
用に設けられた第3のMOB−FETとを、同一の集積
回路土建、一定の寸法形状比で隣接して配置するように
すれば、比較的等しい動作特性が得られるため、各セッ
トごとに、入力電流量の変化に応じた必要にして充分な
レベルシフト量を得ることができる効果もある。
れた第1および第2のMOB−FETと、レベルシフト
用に設けられた第3のMOB−FETとを、同一の集積
回路土建、一定の寸法形状比で隣接して配置するように
すれば、比較的等しい動作特性が得られるため、各セッ
トごとに、入力電流量の変化に応じた必要にして充分な
レベルシフト量を得ることができる効果もある。
第1図は従来の電流切り換え回路の一例を示す回路図、
第2図は第1図の第1および第2のMO8・FET4.
5の特性図、第3図は本発明の雷流切り換え回路の一実
施例を示す回路図である。 1・・・入力端子、 2,18・・・トランジスタ、
3.19・・・抵抗、 4,5.7・・・第1ないし第
3のMO8ψF’ET、 6.7・・・出力端子、8
・・・制御端子、 11・・・第1の基準電源矛1口 葎2同 −Vt;S
第2図は第1図の第1および第2のMO8・FET4.
5の特性図、第3図は本発明の雷流切り換え回路の一実
施例を示す回路図である。 1・・・入力端子、 2,18・・・トランジスタ、
3.19・・・抵抗、 4,5.7・・・第1ないし第
3のMO8ψF’ET、 6.7・・・出力端子、8
・・・制御端子、 11・・・第1の基準電源矛1口 葎2同 −Vt;S
Claims (1)
- (1)信号電流を供給されるそれぞれのソースが相互に
接続され、またそれぞれのドレインを出力端子とする第
1および第2のMQS−F”]lii’I’と、前記第
1のMQS−FETのゲートに接続されている第1の基
準電源とを有し、かつ前記第2のMQS・FETのゲー
トに印加する電圧を制御することにより前記信号電流の
切り換えを行なう電流切り換え回路において、前記信号
電流に比例した電流がそのソースに供給され、かつその
ドレインがアースされており、またそのゲート釦は前記
第1の基準電源の電位およびアース電位のうち、制御信
号に応じてどちらか一方が印加されている第3のMQS
−FETと、前記第3のMQS−FE’I’のソースお
よび前記第2のMQS−FETのゲートを接続する手段
とを具備したことを特徴とする電流切り換え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57146158A JPS5936423A (ja) | 1982-08-25 | 1982-08-25 | 電流切り換え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57146158A JPS5936423A (ja) | 1982-08-25 | 1982-08-25 | 電流切り換え回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5936423A true JPS5936423A (ja) | 1984-02-28 |
JPH027534B2 JPH027534B2 (ja) | 1990-02-19 |
Family
ID=15401438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57146158A Granted JPS5936423A (ja) | 1982-08-25 | 1982-08-25 | 電流切り換え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5936423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0333183A2 (en) * | 1988-03-18 | 1989-09-20 | Kabushiki Kaisha Toshiba | Current switching circuit |
JPH02104026A (ja) * | 1988-06-27 | 1990-04-17 | Analog Devices Inc <Adi> | 高速デジタル・アナログ・コンバータ |
JPH02168727A (ja) * | 1988-12-21 | 1990-06-28 | Nec Corp | ディジタル―アナログ変換回路 |
JPH02179124A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | ディジタル―アナログ変換回路 |
-
1982
- 1982-08-25 JP JP57146158A patent/JPS5936423A/ja active Granted
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0333183A2 (en) * | 1988-03-18 | 1989-09-20 | Kabushiki Kaisha Toshiba | Current switching circuit |
JPH01238313A (ja) * | 1988-03-18 | 1989-09-22 | Toshiba Corp | カレントスイッチ回路 |
JPH02104026A (ja) * | 1988-06-27 | 1990-04-17 | Analog Devices Inc <Adi> | 高速デジタル・アナログ・コンバータ |
JPH02168727A (ja) * | 1988-12-21 | 1990-06-28 | Nec Corp | ディジタル―アナログ変換回路 |
JPH02179124A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | ディジタル―アナログ変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH027534B2 (ja) | 1990-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996443A (en) | Integrated circuit for level shift | |
US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
US4716310A (en) | Logical biMOS gate circuit having low power dissipation | |
US4476428A (en) | Power supply device | |
JP3080793B2 (ja) | インターフェース回路 | |
US20040150434A1 (en) | Low voltage differential signaling driving apparatus | |
JPS5936423A (ja) | 電流切り換え回路 | |
JPS5938773B2 (ja) | レベルシフト回路 | |
JPH06283944A (ja) | 電圧電流変換回路 | |
JP2639350B2 (ja) | 演算増幅器 | |
KR0165986B1 (ko) | BiCMOS 논리 회로 | |
US4947056A (en) | MOSFET for producing a constant voltage | |
JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
JPH02177724A (ja) | 出力バッファ回路 | |
JPH08139531A (ja) | 差動アンプ | |
KR900008521B1 (ko) | 이득제어회로 | |
EP0913930A2 (en) | BTL amplifying circuit | |
JP2754673B2 (ja) | Ecl―ttlレベル変換回路 | |
JPS6348991Y2 (ja) | ||
JPH0476536B2 (ja) | ||
JPH0749722A (ja) | 定電流回路 | |
JPS55130211A (en) | B-class amplifying circuit | |
JPS55130209A (en) | B-class amplifying circuit | |
JPS61157024A (ja) | トランジスタの保護回路 |